CN1632921A - 一种可以减小栅特征尺寸的两步削减刻蚀工艺 - Google Patents

一种可以减小栅特征尺寸的两步削减刻蚀工艺 Download PDF

Info

Publication number
CN1632921A
CN1632921A CN 200410093459 CN200410093459A CN1632921A CN 1632921 A CN1632921 A CN 1632921A CN 200410093459 CN200410093459 CN 200410093459 CN 200410093459 A CN200410093459 A CN 200410093459A CN 1632921 A CN1632921 A CN 1632921A
Authority
CN
China
Prior art keywords
etching
hard mask
photoresist
grid
cut down
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200410093459
Other languages
English (en)
Inventor
薛琳艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Shanghai Huahong Group Co Ltd
Original Assignee
Shanghai Huahong Group Co Ltd
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Group Co Ltd, Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Huahong Group Co Ltd
Priority to CN 200410093459 priority Critical patent/CN1632921A/zh
Publication of CN1632921A publication Critical patent/CN1632921A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明属集成电路工艺技术领域，具体为一种可以减小栅特征尺寸的两步削减刻蚀工艺。其第一步是对光刻胶和有机抗反射层进行削减，再通过各向异性刻蚀形成自对准硬掩膜，然后在光刻胶与有机抗反射层的保护下对硬掩膜进行各向同性的横向刻蚀，完成第二步削减，形成小于90纳米的硬掩膜。本发明解决了光刻胶在长时间的削减工艺中损耗过大带来的一系列尺寸偏移、物理形貌倒塌等工艺问题，并提供了进一步减小栅极尺寸的可行性。两步削减工艺可以得到物理形貌良好的90至30纳米栅极。

Description

一种可以减小栅特征尺寸的两步削减刻蚀工艺
技术领域
本发明属集成电路工艺技术领域，具体涉及一种可以减小栅刻蚀中特征尺寸，提高削减工艺稳定性和削减量的两步削减刻蚀工艺。
背景技术
在半导体制造工艺中，日益增加的需求不断推动半导体制造工艺向着高集成度低功耗的方向发展。栅极特征尺寸的不断减小是半导体制造工艺不断进步的象征之一。
方法之一是使用更先进的光刻技术得到更小的栅尺寸。先进的投影光刻工艺技术可以得到接近120纳米的特征尺寸。但是目前更高的集成度和器件性能的要求使得场效应晶体管的栅特征尺寸已缩小至100纳米到50纳米，或者更低。传统的投影光刻工艺已经无力追上这一趋势。
目前业界使用的一种方法是增加一个额外的光刻胶处理工艺更进一步的减小特征尺寸，既利用现有的设备在不增加成本的条件下得到低于投影光刻最小尺寸的栅。这种方法采用各向同性刻蚀法削减光刻胶的特征尺寸至投影光刻技术无法得到小尺寸栅。如图1所示，首先由投影光刻在一个由有机抗反射层3，栅层5，栅氧层6，硅衬底7组成的多层结构上形成光刻胶掩膜1。光刻胶掩膜1的最小尺寸受限于投影光刻工艺。由图1可以看出如果不进行光刻胶削减，则在经过后继的各向异性的各层刻蚀后，栅的特征尺寸将等于光刻胶掩膜1的特征尺寸。但是当引入适当的各向同性刻蚀对光刻胶进行削减尺寸处理后，将形成一个尺寸削减后的光刻胶掩膜2进而形成尺寸等于光刻胶掩膜2的多晶栅。
光刻胶削减工艺的稳定性和可实施性受诸多因素的影响，对光刻胶的厚度有一定的要求，但对于投影光刻技术而言为得到最小的特征尺寸需要尽可能的减薄光刻胶的厚度，因此局限了光刻胶削减工艺的进一步发展，同时也提出进一步开发特征尺寸削减工艺的要求。
发明内容
本发明的目的在于提出一种工艺稳定性好、可减小栅特征尺寸的两步削减刻蚀工艺。
在传统的特征尺寸削减工艺中由于光刻胶厚度的限制使得特征尺寸在削减至70纳米时，由于削减时间的延长导致光刻胶的大量损失，使得削减后的光刻胶尺寸发生较大偏差，并且在后继的栅刻蚀中出现光刻胶倒塌，光刻胶减薄后抗蚀牲降低等导致栅特征尺寸大幅偏移，栅刻蚀洞等工艺问题。因此本发明引入淀积在栅层上的自对准硬掩膜和两步削减法以得到更小的稳定的适合大量生产的栅特征尺寸。
本发明提出的减少栅特征尺寸的两步削减刻蚀工艺，其第一步是对光刻胶和有机抗反射层进行削减，再通过各向异性刻蚀形成自对准硬掩膜，然后在光刻胶与有机抗反射层前保护下对硬掩膜进行各向同性的横向刻蚀，完成第二步削减，形成小于90纳米的硬掩膜，在此硬掩膜的保护下进行各向异性的栅刻蚀。
上述的硬掩膜材料可为氧化硅、氮化硅、氮氧化硅、碳化硅的材料；上述光刻胶的去除在同一反应室内进行，可在小于90纳米的硬掩膜形成后进行，也可在栅刻蚀开始后进行；上述的硬掩膜将在栅刻蚀后用湿法刻蚀去除。本发明的工艺流程见图2-图5所示。
本发明中，第一步削减使用各向同性刻蚀法刻蚀光刻胶1和有机抗反射层3，得到尺寸小于掩膜1的掩膜2a，掩膜2a由光刻胶和有机抗反射层组成。如图2示。然后通过各向异性刻蚀将经过第一步削减的掩膜2a图形转移到自对准硬掩膜上4。如图，3所示。
第二步削减针对自对准硬掩膜4，用对栅层5有着高选择比的各向同性刻蚀进一步削减自对准硬掩膜4，得到削减后的自对准硬掩膜4a，如图4所示。同时由于自对准硬掩膜4的顶部有掩膜2a保护，刻蚀的方向将只是横向的，意味着经过削减后的自对准硬掩膜4a将有着良好的物理形状，并为接踵而来的栅层5刻蚀提供良好的保护，光刻胶与有机抗反射层组成的掩膜2a将在同一个反应腔室内去除。在硬掩膜4a的保护下经过栅层5刻蚀得到稳定的栅5a。栅刻蚀后的硬掩膜4a用湿法刻蚀的方法去除，去除后如图5所示。图中自对准硬掩膜4材料可以是氧化硅，氮化硅，氮氧化硅或碳化硅材料，栅层5可以是掺N型杂质或掺P型杂质的多晶硅，不掺杂的多晶硅，或者金属栅，栅氧层6可以是氧化硅也可以是高介电常数材料。光刻胶掩膜1特征尺寸在150至120纳米范围内，第一步削减后掩膜2a特征尺寸在110至90纳米范围内。第二步削减后硬掩膜4a的特征尺寸在90至30纳米范围内。最终刻蚀完成后栅的特征尺寸可达到90至30纳米范围内、衬底可以是硅衬底、包含源漏区的硅衬底。
因此，本发明引入淀积在栅层上的自对准硬掩膜和两步削减法以得到更小的稳定的适合大量生产的栅特征尺寸，使得削减后的光刻胶尺寸发生较大偏差，并且在后继的栅刻蚀中出现光刻胶倒塌，光刻胶减薄后抗蚀性降低等导致栅特征尺寸大幅偏移，栅刻蚀洞等工艺问题得到了有效的改进。
附图说明
图1是传统的削减工艺示意图；
图2是本发明中第一步削减工艺示意图；
图3是本发明中各向异性刻蚀硬掩膜示意图；
图4是本发明中第二步削减工艺完成后示意图；
图5是栅刻蚀完成湿法去除硬掩膜后示意图；
附图标号：1为光刻胶、2为削减尺寸后的光刻胶、2a为削减尺寸后的光刻胶与有机抗反射层组成的掩膜、3为有机抗反射涂层、4为自对准硬掩膜层、4a为削减尺寸后的自对准硬掩膜、5为栅层、5a为栅层刻蚀后的栅、6为栅氧层、7为衬底。
具体实施方式
本发明的实施步骤如下：
1、用投影光刻的办法形成初始的光刻胶掩膜1，其特征尺寸在120至150纳米之间；
2、刻蚀有机抗反射层3，第一步削减特征尺寸，得到特征尺寸在110至90纳米之间的光刻胶和有机抗反射掩膜2a。
3、各向异性刻蚀硬掩膜层得到硬掩膜4，其尺寸等于第一步削减后的光刻胶和有机抗反射掩膜2a，即在110至90纳米之间。
4、各向同性刻蚀开始，第二步削减尺寸，得到最终尺寸在30至90纳米之间的硬掩膜4a。
5、干法，(同一反应室)去除光刻胶。
6、各向异性刻蚀得到特征尺寸在30至90纳米之间的栅5a。
7、湿法刻蚀去除硬掩膜4a。

Claims (4)

1、一种减少栅特征尺寸的两步削减刻蚀工艺，其特征是，第一步对光刻胶和有机抗反射层进行削减，再通过各向异性刻蚀形成自对准硬掩膜，然后在光刻胶与有机抗反射层的保护下对硬掩膜进行各向同性的横向刻蚀，完成第二步削减，形成小于90纳米的硬掩膜。
2、根据权利要求1所述的两步削减刻蚀工艺，其特征是，所述的硬掩膜材料为氧化硅、氮化硅、氮氧化硅或碳化硅。
3、根据权利要求1所述的两步削减刻蚀工艺，其特征是，所述光刻胶的去除在小于90纳米的硬掩膜形成后或在栅刻蚀开始后於同一反应室内进行。
4、根据权利要求1所述的两步削减刻蚀工艺，其特征是，所述的硬掩膜在栅刻蚀后用湿法刻蚀去除。
CN 200410093459 2004-12-23 2004-12-23 一种可以减小栅特征尺寸的两步削减刻蚀工艺 Pending CN1632921A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200410093459 CN1632921A (zh) 2004-12-23 2004-12-23 一种可以减小栅特征尺寸的两步削减刻蚀工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200410093459 CN1632921A (zh) 2004-12-23 2004-12-23 一种可以减小栅特征尺寸的两步削减刻蚀工艺

Publications (1)

Publication Number Publication Date
CN1632921A true CN1632921A (zh) 2005-06-29

Family

ID=34847737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200410093459 Pending CN1632921A (zh) 2004-12-23 2004-12-23 一种可以减小栅特征尺寸的两步削减刻蚀工艺

Country Status (1)

Country Link
CN (1) CN1632921A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197257B (zh) * 2006-12-05 2010-06-23 东部高科股份有限公司 在半导体器件中形成微图案的方法
CN101355029B (zh) * 2007-07-27 2010-08-11 中芯国际集成电路制造(上海)有限公司 半导体器件的栅极形成方法
US7910443B2 (en) 2006-12-27 2011-03-22 Hynix Semiconductor Inc. Method involving trimming a hard mask in the peripheral region of a semiconductor device
CN102184852A (zh) * 2011-03-15 2011-09-14 上海集成电路研发中心有限公司 双掺杂多晶硅刻蚀方法
CN102403454A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 一种制作相变存储器元件的方法
CN102890150A (zh) * 2012-09-20 2013-01-23 上海集成电路研发中心有限公司 一种生物芯片中硅纳米线阵列的制造方法
CN102931069A (zh) * 2012-11-28 2013-02-13 上海华力微电子有限公司 栅极的制作方法
CN101908499B (zh) * 2009-06-05 2013-06-19 台湾积体电路制造股份有限公司 集成电路的制造方法
CN103839784A (zh) * 2013-12-31 2014-06-04 北京市润大正兴电子技术有限公司 离子注入掩膜方法及碳化硅肖特基二极管制造方法
CN101490807B (zh) * 2006-07-10 2014-07-16 美光科技公司 在半导体装置形成期间使用的方法
CN107564804A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种自对准双图案化方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101490807B (zh) * 2006-07-10 2014-07-16 美光科技公司 在半导体装置形成期间使用的方法
CN101197257B (zh) * 2006-12-05 2010-06-23 东部高科股份有限公司 在半导体器件中形成微图案的方法
US7910443B2 (en) 2006-12-27 2011-03-22 Hynix Semiconductor Inc. Method involving trimming a hard mask in the peripheral region of a semiconductor device
CN101355029B (zh) * 2007-07-27 2010-08-11 中芯国际集成电路制造(上海)有限公司 半导体器件的栅极形成方法
CN101908499B (zh) * 2009-06-05 2013-06-19 台湾积体电路制造股份有限公司 集成电路的制造方法
CN102403454A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 一种制作相变存储器元件的方法
CN102184852A (zh) * 2011-03-15 2011-09-14 上海集成电路研发中心有限公司 双掺杂多晶硅刻蚀方法
CN102184852B (zh) * 2011-03-15 2016-03-02 上海集成电路研发中心有限公司 双掺杂多晶硅刻蚀方法
CN102890150A (zh) * 2012-09-20 2013-01-23 上海集成电路研发中心有限公司 一种生物芯片中硅纳米线阵列的制造方法
CN102890150B (zh) * 2012-09-20 2016-08-24 上海集成电路研发中心有限公司 一种生物芯片中硅纳米线阵列的制造方法
CN102931069A (zh) * 2012-11-28 2013-02-13 上海华力微电子有限公司 栅极的制作方法
CN103839784A (zh) * 2013-12-31 2014-06-04 北京市润大正兴电子技术有限公司 离子注入掩膜方法及碳化硅肖特基二极管制造方法
CN107564804A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种自对准双图案化方法

Similar Documents

Publication Publication Date Title
US20110059588A1 (en) Mos transistor for reducing short-channel effects and its production
CN101661901B (zh) 制造半导体元件的方法与半导体元件
CN101330053B (zh) 互补金属氧化物半导体器件应力层的形成方法
US20180047613A1 (en) Semiconductor device and fabrication method thereof
CN1632921A (zh) 一种可以减小栅特征尺寸的两步削减刻蚀工艺
CN102347218B (zh) 间距缩减的方法
US20230118901A1 (en) Semiconductor device
TW200428570A (en) Fabrication method for multiple spacer widths
US20150214332A1 (en) Method for manufacturing semiconductor device
CN100517577C (zh) 半导体器件的栅极制造方法
CN102270573A (zh) 栅极制造方法
CN108122844B (zh) 半导体结构的形成方法
CN101207026B (zh) 半导体器件的栅极形成方法
US8592276B2 (en) Fabrication method of vertical silicon nanowire field effect transistor
CN108074798B (zh) 一种自对准曝光半导体结构的制作方法
CN102916043B (zh) Mos-hemt器件及其制作方法
CN102403264B (zh) 金属栅mos器件的接触孔刻蚀方法
US6806154B1 (en) Method for forming a salicided MOSFET structure with tunable oxynitride spacer
CN105489497A (zh) 一种利用辅助结构制备多晶SiGe栅的PMOS控制电路方法
CN1182578C (zh) 利用侧墙和多晶硅固相扩散制作纳米cmos器件的方法
KR100571629B1 (ko) 반도체 소자 제조 방법
CN100499079C (zh) Cmos器件应力膜的形成方法
CN1889236A (zh) 多晶硅栅极掺杂方法
CN1295755C (zh) 一种形成凹槽栅极结构的方法
KR20140097569A (ko) 3차원 구조의 mosfet 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication