CN102270573A - 栅极制造方法 - Google Patents
栅极制造方法 Download PDFInfo
- Publication number
- CN102270573A CN102270573A CN2010101924070A CN201010192407A CN102270573A CN 102270573 A CN102270573 A CN 102270573A CN 2010101924070 A CN2010101924070 A CN 2010101924070A CN 201010192407 A CN201010192407 A CN 201010192407A CN 102270573 A CN102270573 A CN 102270573A
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- production method
- mask
- mask unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明揭露了一种栅极制造方法,该栅极方法包括:提供半导体衬底;在所述半导体衬底上依次形成栅极介质层和栅极导电层;在所述栅极导电层上形成图案化光阻层;在所述图案化光阻层表面形成聚合物层,所述图案化光阻层和所述聚合物层构成第一掩膜单元;以所述第一掩膜单元为掩膜,刻蚀所述栅极导电层和栅极介质层;去除所述第一掩膜单元,以形成栅极。本发明有利于形成表面平滑的栅极,提高半导体器件的稳定性。
Description
技术领域
本发明涉及集成电路制造领域,特别是涉及一种栅极制造方法。
背景技术
随着半导体制造技术的不断发展,作为衡量半导体制造技术工艺水平的栅极的线宽也越来越小。目前,栅极的线宽已经能够做到65nm甚至更小。小的栅极线宽可以减小形成的半导体器件的驱动电压,进而减小功耗;并且,小的栅极线宽也可以使形成的半导体器件的尺寸减小,提高集成度,增加单位面积上的半导体器件的数量,进而降低生产成本。
请参考图1A至图1E,其为现有技术中一种栅极制造方法的各步骤相应结构的剖面示意图。
如图1A所示,首先,提供半导体衬底10,所述半导体衬底10中可以掺入N型杂质或P型杂质。
如图1B所示,在所述半导体衬底10上依次形成栅极介质层11和栅极导电层12,所述栅极介质层11的材质可以是二氧化硅或氮氧化硅,所述栅极导电层12的材质一般为多晶硅。
如图1C所示,在所述栅极导电层12上旋涂光阻层,并利用曝光显影等工艺图案化所述光阻层,从而在所述栅极导电层12上形成图案化光阻层13a,所述图案化光阻层13a的厚度为为了满足栅极线宽缩小的要求,所述图案化光阻层13a的材质优选为深紫外光阻,例如193nm光阻。
如图1D所示,以所述图案化光阻层13a为掩膜,刻蚀所述栅极导电层12和栅极介质层11,以形成图案化栅极导电层12a和图案化栅极介质层11a。
如图1E所示,最后,去除所述图案化光阻层13a,以形成栅极,所述栅极由图案化栅极导电层12a和图案化栅极介质层11a构成。
然而,在实际生产中发现,在上述的栅极制造方法中,由于深紫外光阻不耐显影的原因,导致形成的图案化光阻层13a的表面较为粗糙(roughness),这将导致以图案化光阻层13a为掩膜进行刻蚀工艺时,欲刻蚀的膜层产生图案失真或分辨率降低的问题,使得最终形成的栅极表面较为粗糙,进而导致半导体器件的漏电流增大,稳定性下降;并且,由于所述图案化光阻层13a不耐刻蚀过程中等离子体的高温,因此在刻蚀过程中,所述图案化光阻层13a的轮廓不易维持,极易发生变形或倒塌(Collapse)的现象。
公开号为CN 101290879A的中国专利申请文件公开了另一种栅极制造方法,请参考图2A至图2F,其为所述中国专利申请文件公开的另一种栅极制造方法的各步骤相应结构的剖面示意图。
如图2A所示,首先,提供半导体衬底20,接着在所述半导体衬底20上形成栅极介质层22和多晶硅层24。
如图2B所示,在所述多晶硅层24上形成金属层26。
如图2C所示,在所述金属层26上旋涂光刻胶层,并通过曝光显影工艺图形化所述光刻胶层,以形成栅极的光刻胶图案27。
如图2D所示,刻蚀未被所述光刻胶图案27覆盖的金属层,以在所述金属层26中形成栅极图案26a。
如图2E所示,刻蚀未被所述栅极图案26a覆盖的多晶硅层,在所述刻蚀过程中,在所述栅极图案26a覆盖的多晶硅层侧壁形成聚合物层23。
如图2F所示,接着,去除所述聚合物层23,以形成顶部具有栅极图案26a的多晶硅栅极24a。
如图2G所示,对所述半导体衬底20执行退火工艺,通过退火工艺使栅极图案26a中的部分金属与多晶硅栅极24a顶部的多晶硅反应生成金属硅化物层24b,该金属硅化物层24b和多晶硅栅极24a共同形成半导体器件的栅极。
在所述中国专利申请文件的栅极制造方法中,通过在多晶硅层24上形成金属层26作为硬掩膜层,并在刻蚀过程中形成的多晶硅栅极侧壁形成聚合物层,保护多晶硅栅极24a的侧壁不受影响;但是,该栅极制造方法并未对光刻胶图案27进行表面处理,因此利用该方法形成的光刻胶图案27的表面较为粗糙,这将导致以光刻胶图案27为掩膜形成的栅极图案26a的侧壁也较为粗糙,使得最终形成的栅极表面较为粗糙。
发明内容
本发明的目的在于提供一种栅极制造方法,以有效修复图案化光阻层,防止刻蚀过程中出现图案化光阻层变形或倒塌的现象,避免进行图案转移时产生失真的现象,有利于形成表面平滑的栅极。
为解决上述技术问题,本发明提供一种栅极制造方法,包括:提供半导体衬底;在所述半导体衬底上依次形成栅极介质层和栅极导电层;在所述栅极导电层上形成图案化光阻层;在所述图案化光阻层表面形成聚合物层,所述图案化光阻层和聚合物层构成第一掩膜单元;以所述第一掩膜单元为掩膜,刻蚀所述栅极导电层和栅极介质层;去除所述第一掩膜单元,以形成栅极。
可选的,在所述栅极制造方法中,所述聚合物层是利用第一表面处理工艺形成的,所述第一表面处理工艺使用的反应气体为溴化氢。
可选的,在所述栅极制造方法中,所述第一表面处理工艺中,溴化氢的流量为50~500sccm,源功率为200~1500W,偏压功率为0~200W,腔室压力为3~10mTorr。
本发明还提供一种栅极制造方法,包括:提供半导体衬底;在所述半导体衬底上依次形成栅极介质层、栅极导电层和硬掩膜层;在所述硬掩膜层上形成图案化光阻层;在所述图案化光阻层表面形成聚合物层,所述图案化光阻层和所述聚合物层构成第一掩膜单元;以所述第一掩膜单元为掩膜,刻蚀所述硬掩膜层形成图案化硬掩膜层;在所述第一掩膜单元和图案化硬掩膜层表面形成硬化层,所述第一掩膜单元、图案化硬掩膜层和所述硬化层构成第二掩膜单元;以所述第二掩膜单元为掩膜,刻蚀所述栅极导电层和栅极介质层;去除所述第二掩膜单元,以形成栅极。
可选的,在所述栅极制造方法中,所述聚合物层是利用第一表面处理工艺形成的,所述第一表面处理工艺使用的反应气体为溴化氢。
可选的,在所述栅极制造方法中,所述第一表面处理工艺中,溴化氢的流量为50~500sccm,源功率为200~1500W,偏压功率为0~200W,腔室压力为3~10mTorr。
可选的,在所述栅极制造方法中,所述硬化层是利用第二表面处理工艺形成的,第二表面处理工艺使用的反应气体为溴化氢和氧气。
可选的,在所述栅极制造方法中,所述第二表面处理工艺中,溴化氢的流量为50~500sccm,氧气的流量为5~100sccm,源功率为200~1500W,偏压功率为0~200W,腔室压力为3~10mTorr。
可选的,在所述栅极制造方法中,所述硬掩膜层包括依次形成在栅极导电层上的第一硬掩膜层、第二硬掩膜层和底部抗反射涂层。
可选的,在所述栅极制造方法中,在形成所述硬掩膜层之前在所述栅极导电层上形成刻蚀停止层,并在形成所述第二掩膜单元后刻蚀未被第二掩膜单元覆盖的刻蚀停止层。可选的,在所述栅极制造方法中,所述图案化光阻层的厚度为
与现有技术相比,本发明提供的栅极制造方法具有以下优点:
本发明在形成图案化光阻层后,在所述图案化光阻层表面形成聚合物层,所述图案化光阻层和所述聚合物层构成第一掩膜单元,由于所述聚合物层的存在,使得所述第一掩膜单元的表面较为平滑,粗糙程度降低,并且在刻蚀过程中所述第一掩膜单元不易变形或倒塌,可有效避免进行图案转移时产生失真的现象,有利于形成表面平滑的栅极,提高半导体器件的稳定性;
此外,本发明还形成有硬掩膜层,并在形成第一掩膜单元和图案化硬掩膜层后,在所述第一掩膜单元和图案化硬掩膜层表面形成硬化层,所述第一掩膜单元、图案化硬掩膜层和硬化层构成第二掩膜单元,由于所述硬化层的存在,使得所述第二掩膜单元的表面较为平滑,并且在刻蚀过程中所述第二掩膜单元更加不易变形或倒塌,有利于形成轮廓更为良好的栅极。
附图说明
图1A至图1E为现有技术中一种栅极制造方法的各步骤相应结构的剖面示意图;
图2A至图2G为现有技术中另一种栅极制造方法的各步骤相应结构的剖面示意图;
图3为本发明第一实施例所提供的栅极制造方法的流程图;
图4A至图4F为本发明第一实施例所提供的栅极制造方法的各步骤相应结构的剖面示意图;
图5为本发明第二实施例所提供的栅极制造方法的流程图;
图6A至图6H为本发明第二实施例所提供的栅极制造方法的各步骤相应结构的剖面示意图。
具体实施方式
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
第一实施例
请参考图3,其为本发明第一实施例所提供的栅极制造方法的流程图,结合该图,该栅极制造方法包括以下步骤:
步骤S300,提供半导体衬底;
步骤S310,在所述半导体衬底上依次形成栅极介质层和栅极导电层;
步骤S320,在所述栅极导电层上形成图案化光阻层;
步骤S330,在图案化光阻层表面形成聚合物层,所述图案化光阻层和聚合物层构成第一掩膜单元;
步骤S340,以所述第一掩膜单元为掩膜,刻蚀栅极导电层和栅极介质层;
步骤S350,去除所述第一掩膜单元,以形成栅极。
本发明第一实施例的栅极制造方法在形成图案化光阻层后,在所述图案化光阻层表面形成聚合物层,所述图案化光阻层和所述聚合物层构成第一掩膜单元,由于所述聚合物层的存在,使得所述第一掩膜单元的表面较为平滑,粗糙程度降低,并且在刻蚀过程中所述第一掩膜单元不易变形或倒塌,可有效避免进行图案转移时产生失真的现象,有利于形成表面平滑的栅极,提高半导体器件的稳定性。
具体请参考图4A至图4F,其为本发明第一实施例所提供的栅极制造方法的各步骤相应结构的剖面示意图。
如图4A所示,首先,提供半导体衬底100,所述半导体衬底100的材质可以是单晶硅、多晶硅或非晶硅中的一种,所述半导体衬底100的材质也可以是硅锗化合物,所述半导体衬底100中还可以掺入N型杂质或P型杂质。
如图4B所示,接着,在所述半导体衬底100上依次形成栅极介质层110和栅极导电层120,所述栅极介质层110的材质可以是二氧化硅或氮氧化硅,所述栅极导电层120的材质可以是多晶硅,所述多晶硅中可以掺有杂质,以减小形成的栅极的电阻率。
如图4C所示,在所述栅极导电层120上旋涂光阻层,并利用曝光显影等工艺图案化所述光阻层,从而在所述栅极导电层120上形成图案化光阻层130a,所述图案化光阻层130a的材质优选为深紫外光阻,例如193nm光阻,以满足栅极线宽缩小的要求。由于所述深紫外光阻不耐显影的原因,因此图案化光阻层130a的表面较为粗糙(roughness)。在本发明第一实施例中,所述图案化光阻层130a的厚度为
如图4D所示,本发明的关键步骤是,在所述图案化光阻层130a表面形成聚合物层130b,所述图案化光阻层130a和聚合物层130b构成第一掩膜单元130,由于所述聚合物层130b的存在,使得所述第一掩膜单元130的表面较为平滑,粗糙程度降低,并且,所述聚合物层130b可保护图案化光阻层130a免受等离子体的损伤,有效维持图案化光阻层130a的轮廓,因此在刻蚀过程中所述第一掩膜单元130不易变形或倒塌,可有效避免进行图案转移时产生失真的现象,有利于形成表面平滑的栅极,提高半导体器件的稳定性。
在本发明的第一实施例中,所述聚合物层130b是利用第一表面处理工艺形成的,所述第一表面处理工艺使用的反应气体为溴化氢,然而应当认识到,在本发明的其它具体实施例中,所述第一表面处理工艺使用的反应气体也可以为溴化氢或氯化氢。利用所述反应气体与图案化光阻层130a发生化学反应,从而在图案化光阻层130a表面形成聚合物层130b。
在本发明第一实施例中,所述第一表面处理工艺是在刻蚀反应室中进行,即所述第一表面处理工艺与刻蚀工艺同位进行,也就是说,在进行完所述第一表面处理工艺后,即可在同一刻蚀反应室内,以所述第一掩膜单元130为掩膜,依次刻蚀栅极导电层120和栅极介质层110。较佳的,所述第一表面处理工艺中,所述溴化氢的流量为50~500sccm,源功率为200~1500W,偏压功率为0~200W,腔室压力为3~10mTorr。
如图4E所示,以所述第一掩膜单元130为掩膜,刻蚀栅极导电层120和栅极介质层110,以形成图案化栅极导电层120a和图案化栅极介质层110a。
如图4F所示,最后,可通过湿法腐蚀的方式,去除所述第一掩膜单元130,以形成栅极,所述栅极由图案化栅极导电层120a和图案化栅极介质层110a组成。由于所述第一掩膜单元130的表面较为平滑,有利于形成表面平滑的栅极;并且,所述聚合物层130b可保护图案化光阻层130a免受等离子体的损伤,有效维持图案化光阻层130a的轮廓,使得在刻蚀过程中第一掩膜单元130不易变形或倒塌,可有效避免进行图案转移时产生失真的现象,使得最终形成的栅极的粗糙程度降低,有助于增强栅极开启与关闭导电沟道的灵敏度,减小形成的半导体器件的漏电流,提高半导体器件的稳定性。
第二实施例
请参考图5,其为本发明第二实施例所提供的栅极制造方法的流程图,结合该图,该栅极制造方法包括以下步骤:
步骤S500,提供半导体衬底;
步骤S510,在半导体衬底上依次形成栅极介质层、栅极导电层和硬掩膜层;
步骤S520,在所述硬掩膜层上形成图案化光阻层;
步骤S530,在图案化光阻层表面形成聚合物层,所述图案化光阻层和聚合物层构成第一掩膜单元;
步骤S540,以第一掩膜单元为掩膜,刻蚀硬掩膜层形成图案化硬掩膜层;
步骤S550,在第一掩膜单元和图案化硬掩膜层表面形成硬化层,所述第一掩膜单元、图案化硬掩膜层和硬化层构成第二掩膜单元;
步骤S560,以所述第二掩膜单元为掩膜,刻蚀栅极导电层和栅极介质层;
步骤S570,去除所述第二掩膜单元,以形成栅极。
与本发明第一实施例相比,本发明第二实施例提供的栅极制造方法还形成有硬掩膜层,并在形成第一掩膜单元和图案化硬掩膜层后,在所述第一掩膜单元和图案化硬掩膜层表面形成硬化层,所述第一掩膜单元、图案化硬掩膜层和硬化层构成第二掩膜单元,由于所述硬化层的存在,使得所述第二掩膜单元的表面较为平滑,并且在刻蚀过程中所述第二掩膜单元更加不易变形或倒塌,有利于形成轮廓更为良好的栅极。
具体请参考图6A至图6H,其为本发明第二实施例所提供的栅极制造方法的各步骤相应结构的剖面示意图。
如图6A所示,首先,提供半导体衬底200,所述半导体衬底200的材质可以是单晶硅、多晶硅或非晶硅中的一种,所述半导体衬底200的材质也可以是硅锗化合物,所述半导体衬底200中可以掺入N型杂质或P型杂质。
如图6B所示,在半导体衬底200上依次形成栅极介质层210、栅极导电层220和硬掩膜层。所述栅极介质层210的材质是二氧化硅或氮氧化硅,所述栅极导电层220的材质是多晶硅,所述硬掩膜层包括依次形成在栅极导电层220上的第一硬掩膜层241、第二硬掩膜层242和底部抗反射涂层243。
在本发明第二实施例中,所述第一硬掩膜层241的材质优选为先进图案膜(Advanced Patterning Film,APF),所述先进图案膜是无定形碳和介质抗反射涂层的层叠膜,利用所述先进图案膜与多晶硅的高度选择比,可以获得具有较佳轮廓的栅极;所述第二硬掩膜层242的材质是氮氧化硅,其可起到较佳的抗反射的作用,以提高后续进行的曝光显影工艺的分辨率;所述底部抗反射涂层243也可起到抗反射的作用,并且所述底部抗反射涂层243还可阻挡第二硬掩膜层242中的氮原子与后续形成的光阻接触,避免出现光阻中毒现象。
如图6C所示,在所述硬掩膜层上形成图案化光阻层230a,由于形成了硬掩膜层,因此所述图案化光阻层230a的厚度可以相应的减小,厚度相对较小的图案化光阻层230a在后续的刻蚀过程中更加不易倒塌或变形。在本发明第二实施例中,所述图案化光阻层230a的厚度为
如图6D所示,在所述图案化光阻层230a表面形成聚合物层230b,所述图案化光阻层230a和聚合物层230b构成第一掩膜单元230。
如图6E所示,以所述第一掩膜单元230为掩膜,刻蚀所述硬掩膜层形成图案化硬掩膜层240a。由于聚合物层230b的存在,使得第一掩膜单元230的表面较为平滑,且在刻蚀所述硬掩膜层的过程中,所述聚合物层230b可保护图案化光阻层230a免受等离子体的损伤,有效维持图案化光阻层230a的轮廓,有利于形成表面平滑的图案化硬掩膜层240a。
如图6F所示,在所述第一掩膜单元230和图案化硬掩膜层240a表面形成硬化层240b,所述第一掩膜单元230、图案化硬掩膜层240a和硬化层240b构成第二掩膜单元,由于所述硬化层240b的存在,使得所述第二掩膜单元的表面较为平滑,并且,相比于所述第一掩膜单元230,所述第二掩膜单元在后续刻蚀过程中更加不易变形或倒塌。
在本发明的第二实施例中,所述硬化层240b是利用第二表面处理工艺形成的,所述第二表面处理工艺使用的反应气体为溴化氢和氧气,利用所述反应气体与第一掩膜单元230和图案化硬掩膜层240a发生化学反应,从而在所述第一掩膜单元230和图案化硬掩膜层240a表面形成硬化层240b。在所述第二表面处理工艺中,溴化氢的流量为50~500sccm,氧气的流量为5~100sccm,源功率为200~1500W,偏压功率为0~200W,腔室压力为3~10mTorr。所述第二表面处理工艺是在刻蚀反应室中进行,即所述第二表面处理工艺与刻蚀工艺同位进行,
如图6G所示,以所述第二掩膜单元为掩膜,刻蚀栅极导电层220和栅极介质层210,形成图案化栅极导电层220a和图案化栅极介质层210a。
如图6H所示,去除所述第二掩膜单元,以形成栅极,所述栅极由图案化栅极导电层220a和图案化栅极介质层210a组成。由于所述第二掩膜单元的表面较为平滑,并且在刻蚀过程中,所述硬化层240b可保护第一掩膜单元230和图案化硬掩膜层240a免受等离子体的损伤,使得所述第二掩膜单元更加不易变形或倒塌,有利于形成轮廓更为良好的栅极。
在本发明的其它具体实施例中,所述栅极制造方法还包括以下步骤:在形成所述硬掩膜层之前,在所述栅极导电层220上形成刻蚀停止层(未图示),并在形成所述第二掩膜单元之后,刻蚀未被第二掩膜单元覆盖的刻蚀停止层。所述刻蚀停止层的材质可以是二氧化硅,刻蚀所述硬掩膜层形成图案化硬掩膜层240a的过程中,所述刻蚀停止层可有效监测刻蚀终点。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (12)
1.一种栅极制造方法,包括:
提供半导体衬底;
在所述半导体衬底上依次形成栅极介质层和栅极导电层;
在所述栅极导电层上形成图案化光阻层;
在所述图案化光阻层表面形成聚合物层,所述图案化光阻层和聚合物层构成第一掩膜单元;
以所述第一掩膜单元为掩膜,刻蚀所述栅极导电层和栅极介质层;
去除所述第一掩膜单元,以形成栅极。
2.如权利要求1所述的栅极制造方法,其特征在于,所述聚合物层是利用第一表面处理工艺形成的,所述第一表面处理工艺使用的反应气体为溴化氢。
3.如权利要求2所述的栅极制造方法,其特征在于,所述第一表面处理工艺中,溴化氢的流量为50~500sccm,源功率为200~1500W,偏压功率为0~200W,腔室压力为3~10mTorr。
5.一种栅极制造方法,包括:
提供半导体衬底;
在所述半导体衬底上依次形成栅极介质层、栅极导电层和硬掩膜层;
在所述硬掩膜层上形成图案化光阻层;
在所述图案化光阻层表面形成聚合物层,所述图案化光阻层和所述聚合物层构成第一掩膜单元;
以所述第一掩膜单元为掩膜,刻蚀所述硬掩膜层形成图案化硬掩膜层;
在所述第一掩膜单元和图案化硬掩膜层表面形成硬化层,所述第一掩膜单元、图案化硬掩膜层和所述硬化层构成第二掩膜单元;
以所述第二掩膜单元为掩膜,刻蚀所述栅极导电层和栅极介质层;
去除所述第二掩膜单元,以形成栅极。
6.如权利要求5所述的栅极制造方法,其特征在于,所述聚合物层是利用第一表面处理工艺形成的,所述第一表面处理工艺使用的反应气体为溴化氢。
7.如权利要求6所述的栅极制造方法,其特征在于,所述第一表面处理工艺中,溴化氢的流量为50~500sccm,源功率为200~1500W,偏压功率为0~200W,腔室压力为3~10mTorr。
8.如权利要求5所述的栅极制造方法,其特征在于,所述硬化层是利用第二表面处理工艺形成的,第二表面处理工艺使用的反应气体为溴化氢和氧气。
9.如权利要求8所述的栅极制造方法,其特征在于,所述第二表面处理工艺中,溴化氢的流量为50~500sccm,氧气的流量为5~100sccm,源功率为200~1500W,偏压功率为0~200W,腔室压力为3~10mTorr。
10.如权利要求5所述的栅极制造方法,其特征在于,所述硬掩膜层包括依次形成在栅极导电层上的第一硬掩膜层、第二硬掩膜层和底部抗反射涂层。
11.如权利要求5所述的栅极制造方法,其特征在于,还包括:在形成所述硬掩膜层之前在所述栅极导电层上形成刻蚀停止层,并在形成所述第二掩膜单元后刻蚀未被第二掩膜单元覆盖的刻蚀停止层。
12.如权利要求5所述的栅极制造方法,其特征在于,所述图案化光阻层的厚度为
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101924070A CN102270573A (zh) | 2010-06-04 | 2010-06-04 | 栅极制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101924070A CN102270573A (zh) | 2010-06-04 | 2010-06-04 | 栅极制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102270573A true CN102270573A (zh) | 2011-12-07 |
Family
ID=45052818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010101924070A Pending CN102270573A (zh) | 2010-06-04 | 2010-06-04 | 栅极制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102270573A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104022034A (zh) * | 2013-02-28 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN104253037A (zh) * | 2013-06-30 | 2014-12-31 | 无锡华润上华半导体有限公司 | 一种改善刻蚀糊胶的方法 |
CN104345568A (zh) * | 2013-08-07 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 减小光刻胶图形线宽粗糙度的方法 |
CN104465333A (zh) * | 2013-09-17 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶图形的形成方法、晶体管栅极的形成方法 |
CN105575787A (zh) * | 2014-10-16 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN106158595A (zh) * | 2015-04-20 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1787176A (zh) * | 2004-12-10 | 2006-06-14 | 上海宏力半导体制造有限公司 | 可控制栅极结构长度的刻蚀工艺 |
CN1818799A (zh) * | 2005-02-08 | 2006-08-16 | 联华电子股份有限公司 | 光致抗蚀剂层的表面处理方法及光致抗蚀剂层的形成方法 |
CN101197262A (zh) * | 2006-12-04 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 栅极的制造方法 |
CN101221899A (zh) * | 2007-01-12 | 2008-07-16 | 联华电子股份有限公司 | 修整硬掩模层的方法、形成晶体管栅极的方法和堆叠结构 |
CN101290879A (zh) * | 2007-04-17 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 栅极的制造方法 |
CN101567313A (zh) * | 2009-06-04 | 2009-10-28 | 上海宏力半导体制造有限公司 | 栅极制造方法 |
CN101593770A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 栅极及其形成方法 |
-
2010
- 2010-06-04 CN CN2010101924070A patent/CN102270573A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1787176A (zh) * | 2004-12-10 | 2006-06-14 | 上海宏力半导体制造有限公司 | 可控制栅极结构长度的刻蚀工艺 |
CN1818799A (zh) * | 2005-02-08 | 2006-08-16 | 联华电子股份有限公司 | 光致抗蚀剂层的表面处理方法及光致抗蚀剂层的形成方法 |
CN101197262A (zh) * | 2006-12-04 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 栅极的制造方法 |
CN101221899A (zh) * | 2007-01-12 | 2008-07-16 | 联华电子股份有限公司 | 修整硬掩模层的方法、形成晶体管栅极的方法和堆叠结构 |
CN101290879A (zh) * | 2007-04-17 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 栅极的制造方法 |
CN101593770A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 栅极及其形成方法 |
CN101567313A (zh) * | 2009-06-04 | 2009-10-28 | 上海宏力半导体制造有限公司 | 栅极制造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104022034A (zh) * | 2013-02-28 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN104022034B (zh) * | 2013-02-28 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN104253037A (zh) * | 2013-06-30 | 2014-12-31 | 无锡华润上华半导体有限公司 | 一种改善刻蚀糊胶的方法 |
CN104345568A (zh) * | 2013-08-07 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 减小光刻胶图形线宽粗糙度的方法 |
CN104465333A (zh) * | 2013-09-17 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶图形的形成方法、晶体管栅极的形成方法 |
CN104465333B (zh) * | 2013-09-17 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶图形的形成方法、晶体管栅极的形成方法 |
CN105575787A (zh) * | 2014-10-16 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN105575787B (zh) * | 2014-10-16 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN106158595A (zh) * | 2015-04-20 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN106158595B (zh) * | 2015-04-20 | 2019-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102270573A (zh) | 栅极制造方法 | |
CN102184852B (zh) | 双掺杂多晶硅刻蚀方法 | |
CN101599430B (zh) | 半导体器件栅极的形成方法和栅极刻蚀的控制系统 | |
CN100561675C (zh) | 栅极及半导体器件的制造方法、用于制造栅极的结构 | |
CN102315112B (zh) | 堆栈金属栅极的刻蚀方法 | |
TW200428570A (en) | Fabrication method for multiple spacer widths | |
US20060223266A1 (en) | Method of forming an electronic device | |
CN102201365A (zh) | 用于制造半导体器件的方法 | |
CN102270575A (zh) | 半导体器件的制造方法 | |
CN102315129B (zh) | 一种垂直硅纳米线场效应晶体管的制备方法 | |
CN100517577C (zh) | 半导体器件的栅极制造方法 | |
CN102194678B (zh) | 刻蚀栅极的方法 | |
CN101211783B (zh) | 半导体器件中形成金属图案的方法 | |
US7338906B2 (en) | Method for fabricating semiconductor device | |
US20080233726A1 (en) | Method for Manufacturing Semiconductor Device | |
CN101777485B (zh) | 刻蚀方法 | |
CN108074798B (zh) | 一种自对准曝光半导体结构的制作方法 | |
CN102376627A (zh) | 接触孔的形成方法 | |
KR20080087417A (ko) | 플래시 메모리 소자의 게이트 패턴 형성 방법 | |
CN101958277B (zh) | 金属布线沟槽的形成方法 | |
CN103730344B (zh) | 形成金属硅化钨栅极的氧化硅侧墙的方法 | |
TWI494976B (zh) | 半導體元件及其製作方法 | |
CN102332401B (zh) | Mos器件形成方法 | |
CN103579075A (zh) | 利用等离子体控制特征尺寸的半导体结构及其制造方法 | |
KR100799031B1 (ko) | 플래쉬 메모리 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111207 |