CN104465333B - 光刻胶图形的形成方法、晶体管栅极的形成方法 - Google Patents
光刻胶图形的形成方法、晶体管栅极的形成方法 Download PDFInfo
- Publication number
- CN104465333B CN104465333B CN201310424744.1A CN201310424744A CN104465333B CN 104465333 B CN104465333 B CN 104465333B CN 201310424744 A CN201310424744 A CN 201310424744A CN 104465333 B CN104465333 B CN 104465333B
- Authority
- CN
- China
- Prior art keywords
- offset plate
- photoetching offset
- radio
- power supply
- frequency power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001259 photo etching Methods 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000003851 corona treatment Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000009832 plasma treatment Methods 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 5
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 48
- 239000007789 gas Substances 0.000 description 10
- 229910003481 amorphous carbon Inorganic materials 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 235000013399 edible fruits Nutrition 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000013047 polymeric layer Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种光刻胶图形的形成方法、晶体管栅极的形成方法，光刻胶图形的形成方法包括：在基底上形成光刻胶层；对光刻胶层进行图形化，以形成光刻胶图形；将光刻胶图形暴露于用含H2的气体所形成的第一等离子体环境中，以对光刻胶图形进行第一等离子体处理，在第一等离子体处理步骤中，用于形成第一等离子体的第一射频电源断续地打开；进行第一等离子体处理之后，将光刻胶图形暴露于用含HBr的气体所形成的第二等离子体环境中，以对光刻胶图形进行第二等离子体处理，在第二等离子体处理步骤中，用于形成第二等离子体的第二射频电源断续地打开。本发明能够在保持光刻胶图形基本形貌的同时，有效地减小光刻胶图形的低频线宽粗糙度。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种光刻胶图形的形成方法、以及一种晶体管栅极的形成方法。
背景技术
半导体制造工艺中的缺陷是影响半导体器件的良率以及器件性能的一个主要因素。特别对于如今的半导体制造业，当器件尺寸越来越小时，对于光刻工艺的要求尤为严格。例如，在光刻工艺中，线宽粗糙度（Line Width Roughness，简称LWR）就是较为关注的重要指标。光刻胶图形的线宽粗糙度越大，越无法将图形精确地转移至基底上，影响了半导体器件的性能。
举例来讲，现有晶体管栅极的形成方法包括：在基底上形成栅极材料层；在所述栅极材料层上形成光刻胶图形，所述光刻胶图形定义栅极；以所述光刻胶图形为掩模进行刻蚀，以形成栅极。
但是，由于所述光刻胶图形的低频线宽粗糙度较大，导致所形成晶体管栅极的低频线宽粗糙度也较大，影响了晶体管的性能。
虽然现有技术中有提出减小光刻胶图形低频线宽粗糙度的方法，但是，该方法并不能很有效的减小光刻胶图形的低频线宽粗糙度，另外，该方法会使光刻胶图形的基本形貌发生较大改变，以致无法形成期望形状的晶体管栅极。
发明内容
本发明要解决的问题是：无法在保持光刻胶图形基本形貌的同时，有效地减小光刻胶图形的低频线宽粗糙度。
为解决上述问题，本发明提供了一种光刻胶图形的形成方法，包括：
在基底上形成光刻胶层；
对所述光刻胶层进行图形化，以形成光刻胶图形；
将所述光刻胶图形暴露于用含H2的气体所形成的第一等离子体环境中，以对所述光刻胶图形进行第一等离子体处理，在所述第一等离子体处理步骤中，用于形成所述第一等离子体的第一射频电源断续地打开；
进行所述第一等离子体处理之后，将所述光刻胶图形暴露于用含HBr的气体所形成的第二等离子体环境中，以对所述光刻胶图形进行第二等离子体处理，在所述第二等离子体处理步骤中，用于形成所述第二等离子体的第二射频电源断续地打开。
可选的，所述第一射频电源周期性地打开和关闭。
可选的，所述第二射频电源周期性地打开和关闭。
可选的，所述第一等离子体处理步骤中，向所述第一等离子体施加第一偏置电压。
可选的，所述第二等离子体处理步骤中，向所述第二等离子体施加第二偏置电压。
可选的，所述第一等离子体处理的工艺参数包括：压力为2至100mtorr，第一射频电源的功率为10至1000W，第一偏置电压为0至500V，H2的流量为10至500sccm，所述第一射频电源打开的频率为10至500Hz，所述第一射频电源打开的时间与第一射频电源打开和关闭的时间之和的比为5%至90%，处理时间为10至600s。
可选的，所述第二等离子体处理的工艺参数包括：所述第二等离子体处理的工艺参数包括：压力为2至100mtorr，第二射频电源的功率为10至1000W，第二偏置电压为0至500V，HBr的流量为10至500sccm，所述第二射频电源打开的频率为10至500Hz，所述第二射频电源打开的时间与第二射频电源打开和关闭的时间之和的比为5%至90%，处理时间为10至600s。
可选的，所述含H2的气体还包括：CH2F2、CH3F中的一种或多种。
可选的，所述含HBr的气体还包括：N2、He、Ar中的一种或多种。
在上述光刻胶图形形成方法的基础上，本发明还提供了一种晶体管栅极的形成方法，包括：
提供基底；
在所述基底上形成栅极材料层；
利用上述任一光刻胶图形形成方法，在所述栅极材料层上形成光刻胶图形；
以所述光刻胶图形为掩模进行刻蚀，以形成栅极。
与现有技术相比，本发明的技术方案具有以下优点：
在对光刻胶层进行图形化以形成光刻胶图形之后，先对光刻胶图形进行第一等离子体处理，在第一等离子体处理步骤中，用于产生第一等离子体的第一射频电源断续地打开，使得光刻胶图形在保持基本形貌的前提下，因发生回流而使光刻胶图形的低频线宽粗糙度减小，第一等离子体处理之后，接着对光刻胶图形进行第二等离子体处理，在第二等离子体处理步骤中，用于产生第二等离子体的第二射频电源断续地打开，使得在光刻胶图形表面形成厚度适宜的石墨状碳层，阻止光刻胶图形继续回流，并使光刻胶图形硬化，从而使得光刻胶图形能够保持基本形貌。
附图说明
图1至图3是本发明晶体管栅极形成方法的第一实施例中，晶体管栅极在各个制作阶段的立体剖面结构示意图；
图4至图9是本发明晶体管栅极形成方法的第二实施例中，晶体管栅极在各个制作阶段的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
如图1所示，提供基底100。
基底100可以为硅衬底、锗硅衬底、镓砷衬底等常用的基底。
继续参照图1所示在基底100上形成栅极材料层102
在本实施例中，栅极材料层102的材料为多晶硅，栅极材料层102的形成方法为化学气相沉积。
继续参照图1所示，在栅极材料层102上形成光刻胶图形104。
光刻胶图形104用于定义晶体管栅极。光刻胶图形104的形成方法包括：在栅极材料层102上形成光刻胶层；对所述光刻胶层进行图形化，以形成光刻胶图形104。
在本实施例中，光刻胶图形104基本上呈长方体。
经图形化工艺所形成光刻胶图形104的线宽粗糙度较大，为了确保将图形精确地转移至基底，需对光刻胶图形104进行修整，以减小光刻胶图形104的低频线宽粗糙度。
如图2所示，将光刻胶图形104暴露于用含H2的气体所形成的第一等离子体环境中，以对光刻胶图形104进行第一等离子体处理，在所述第一等离子体处理步骤中，用于形成所述第一等离子体的第一射频电源断续地打开。
进行所述第一等离子体处理之后，继续参照图2所示，将光刻胶图形104暴露于用含HBr的气体所形成的第二等离子体环境中，以对光刻胶图形104进行第二等离子体处理，在所述第二等离子体处理步骤中，用于形成所述第二等离子体的第二射频电源断续地打开。
在本实施例的技术方案中，通过先后对光刻胶图形104进行所述第一等离子体处理及第二等离子体处理，比较图1和图2可知，不仅可以有效地减小光刻胶图形104的低频线宽粗糙度，而且还可以保持光刻胶图形104基本形貌。在本实施例中，进行所述第一等离子体处理及第二等离子体处理之后，光刻胶图形104的基本形貌依然为长方体。经研究发现，本技术方案具有上述有益效果的原因如下：
对光刻胶图形104进行第一等离子体处理的步骤中，由H2所产生的第一等离子体中含有VUV（Vacuum Ultra Violet，真空紫外线）光子，VUV光子会与光刻胶图形104表面一定厚度的光刻胶发生化学反应，使得光刻胶图形104的聚合物链发生重组，而聚合物链重组能够驱使光刻胶图形104发生回流（reflow），使光刻胶图形104的侧壁更为平滑，进而减小了光刻胶图形104的低频线宽粗糙度；
在使光刻胶图形104回流、以减小光刻胶图形104低频线宽粗糙度的同时，用于形成所述第一等离子体的第一射频电源断续地打开，以减少VUV光子的含量，防止光刻胶图形104因回流程度较大，而使光刻胶图形104无法保持基本形貌（例如光刻胶图形的基本形貌由长方体变为上下底面不等的四棱台）；
通过第一等离子体处理步骤使光刻胶图形104回流、以减小光刻胶图形104低频线宽粗糙度之后，接着进行第二等离子体处理，在由HBr所产生第二等离子体的作用下，光刻胶图形104的表面会形成一层石墨状碳层（graphite-like layer），随着第二等离子体处理的进行，该石墨状碳层越来越厚，可以阻止光刻胶图形104继续回流，并使光刻胶图形104硬化，从而使得光刻胶图形104能够保持基本形貌；
在使光刻胶图形104硬化、以保持光刻胶图形104基本形貌的同时，用于形成所述第二等离子体的第二射频电源断续地打开，以防止该石墨状碳层的厚度过大，以致增加光刻胶图形104的低频线宽粗糙度。
在本实施例的第一等离子体处理步骤中，所述第一射频电源周期性地打开和关闭。换句话讲，在第一等离子体处理步骤中，第一射频电源打开，持续时间为t1；然后，第一射频电源关闭，持续时间为t2；然后，第一射频电源打开，持续时间为t1；然后，第一射频电源关闭，持续时间为t2，……，如此周期性地打开和关闭第一射频电源，周期为t1与t2之和。在具体实施例中，所述第一射频电源打开的时间与第一射频电源打开和关闭的时间之和的比为5%至90%（即duty cycle为5%至90%）。例如，所述第一射频电源打开的时间与第一射频电源打开和关闭的时间之和的比可以为10%。
在本实施例的第二等离子体处理步骤中，所述第二射频电源周期性地打开和关闭。在具体实施例中，所述第二射频电源打开的时间与第二射频电源打开和关闭的时间之和的比为5%至90%（即duty cycle为5%至90%）。例如，所述第二射频电源打开的时间与第二射频电源打开和关闭的时间之和的比可以为10%。
在本实施例的第一等离子体处理步骤中，向所述第一等离子体施加第一偏置电压，使得第一等离子体能够沿着垂直于基底表面的方向运动，使得第一等离子体能够沿着垂直于基底表面的方向对光刻胶图形进行轰击，在第一等离子体的轰击作用下，能够对光刻胶图形进行修整，使得光刻胶图形的低频线宽粗糙度进一步减小。
在本实施例的第二等离子体处理步骤中，向所述第二等离子体施加第二偏置电压，使得第二等离子体能够沿着垂直于基底表面的方向运动，使得第二等离子体能够沿着垂直于基底表面的方向对光刻胶图形进行轰击，在第二等离子体的轰击作用下，能够对光刻胶图形进行修整，使得光刻胶图形的低频线宽粗糙度进一步减小。
需说明的是，所述第一等离子体处理步骤中的第一偏置电压、第二等离子体处理步骤中的第二偏置电压不能过大，以避免光刻胶图形会被大幅度减薄。
在具体实施例中，所述第一等离子体处理的工艺参数包括：压力为2至100mtorr，第一射频电源的功率为10至1000W，第一偏置电压为0至500V（包括端点），H2的流量为10至500sccm，所述第一射频电源打开的频率为10至500Hz，所述第一射频电源打开的时间与第一射频电源打开和关闭的时间之和的比为5%至90%，处理时间（第一射频电源打开的时间与关闭的时间之和）为10至600s。
在具体实施例中，在具体实施例中，所述第二等离子体处理的工艺参数包括：压力为2至100mtorr，第二射频电源的功率为10至1000W，第二偏置电压为0至500V（包括端点），HBr的流量为10至500sccm，所述第二射频电源打开的频率为10至500Hz，所述第二射频电源打开的时间与第二射频电源打开和关闭的时间之和的比为5%至90%，处理时间为10至600s（第二射频电源打开的时间与关闭的时间之和）。
经验证发现，当所述第一等离子体处理步骤及第二等离子体处理步骤采用上述工艺参数时，可以使得光刻胶图形104的低频线宽粗糙度降至最小，且光刻胶图形104能够较好地保持基本形貌。
如图3所示，以光刻胶图形104为掩模，对栅极材料层102（如图2所示）进行刻蚀，以形成栅极106。
在本实施例中，所述刻蚀为干法刻蚀。
由于光刻胶图形104的低频线宽粗糙度较小，且光刻胶图形104基本呈长方体，因此，以光刻胶图形104为掩模所形成的晶体管栅极106的低频线宽粗糙度也较小，栅极106的实际形貌与期望形貌相符，进而提高了晶体管的性能。
第二实施例
第二实施例与第一实施例之间的区别在于：在第二实施例中，如图4所示，光刻胶图形104与栅极材料层102之间还形成有：位于栅极材料层102上方的硬掩模层108、位于硬掩模层108上方的无定型碳层（amorphous carbon）110、位于无定型碳层110上方的介电抗反射层（Darc）112、以及位于介电抗反射层112上方的底部抗反射层（Barc）114。
在第一实施例的基础上，第二实施例的技术方案能够带来以下进一步的有益效果：通过在光刻胶图形与栅极材料层之间由下至上依次设置硬掩模层、无定型碳层、介电抗反射层、底部抗反射层，能够减小光刻胶图形的厚度。
在本实施例中，晶体管栅极的形成方法包括：
如图5所示，以光刻胶图形104为掩模，对底部抗反射层114（如图4所示）进行图形化，形成图形化的底部抗反射层113；
如图6所示，以光刻胶图形104为掩模，对介电抗反射层112（如图5所示）进行图形化，形成图形化的介电抗反射层111；
如图7所示，去除光刻胶图形104及图形化的底部抗反射层113（如图6所示）之后，以图形化的介电抗反射层111为掩模，对无定型碳层110（如图6所示）进行图形化，形成图形化的无定型碳层109；
如图8所示，去除图形化的介电抗反射层111（如图7所示）之后，以图形化的无定型碳层109为掩模，对硬掩模层108（如图7所示）进行图形化，形成图形化掩模层107；
如图9所示，去除图形化的无定型碳层109（如图8所示）之后，以图形化掩模层107为掩模，对栅极材料层102（如图8所示）进行刻蚀，以形成栅极106，形成栅极106之后，去除图形化掩模层107。
在具体实施例中，介电抗反射层112的材料为氮氧化硅，硬掩模层108的材料为氧化硅、氮化硅或氮氧化硅。
第三实施例
第三实施例与第一实施例之间的区别在于：在第三实施例中，所述含H2的气体还包括：CH2F2、CH3F中的一种或多种。
在第一实施例的基础上，第三实施例的技术方案能够带来以下进一步地有益效果：在CH2F2、CH3F的作用下，会在光刻胶图形的表面形成一层聚合物层，该聚合物层能够阻止光刻胶图形回流，防止光刻胶图形因回流程度较大，而使光刻胶图形无法保持基本形貌。
在本实施例中，所述含H2的气体还包括CH2F2及CH3F，所述第一等离子体处理的工艺参数包括：压力为2至100mtorr，第一射频电源的功率为10至1000W，第一偏置电压为0至500V（包括端点），H2的流量为10至500sccm，CH2F2及CH3F的流量均为10至100sccm，所述第一射频电源打开的频率为10至500Hz，所述第一射频电源打开的时间与第一射频电源打开和关闭的时间之和的比为5%至90%，处理时间为10至600s。
第四实施例
第四实施例与第一实施例之间的区别在于：在第四实施例中，所述含HBr的气体还包括：N2、He、Ar中的一种或多种。
在第一实施例的基础上，第四实施例的技术方案能够带来以下进一步地有益效果：在N2、He、Ar的作用下，会使光刻胶图形的高频线宽粗糙度减小。
在本实施例中，所述含HBr的气体还包括：N2、He及Ar，所述第二等离子体处理的工艺参数包括：压力为2至100mtorr，第二射频电源的功率为10至1000W，第二偏置电压为0至500V（包括端点），HBr的流量为10至500sccm，N2的流量为10至500sccm，He及Ar的流量均为50至1000sccm，所述第二射频电源打开的频率为10至500Hz，所述第二射频电源打开的时间与第二射频电源打开和关闭的时间之和的比为5%至90%，处理时间为10至600s。
本发明中，各实施例采用递进式写法，重点描述与前述实施例的不同之处，与前述实施例的相同部分可以参照前述实施例。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种光刻胶图形的形成方法，其特征在于，包括：
在基底上形成光刻胶层；
对所述光刻胶层进行图形化，以形成光刻胶图形；
将所述光刻胶图形暴露于用含H2的气体所形成的第一等离子体环境中，以对所述光刻胶图形进行第一等离子体处理，在所述第一等离子体处理步骤中，用于形成所述第一等离子体的第一射频电源断续地打开；
进行所述第一等离子体处理之后，将所述光刻胶图形暴露于用含HBr的气体所形成的第二等离子体环境中，以对所述光刻胶图形进行第二等离子体处理，在所述第二等离子体处理步骤中，用于形成所述第二等离子体的第二射频电源断续地打开；
所述含H2的气体还包括：CH2F2、CH3F中的一种或多种。
2.根据权利要求1所述的形成方法，其特征在于，所述第一射频电源周期性地打开和关闭。
3.根据权利要求1所述的形成方法，其特征在于，所述第二射频电源周期性地打开和关闭。
4.根据权利要求1或2所述的形成方法，其特征在于，所述第一等离子体处理步骤中，向所述第一等离子体施加第一偏置电压。
5.根据权利要求1或3所述的形成方法，其特征在于，所述第二等离子体处理步骤中，向所述第二等离子体施加第二偏置电压。
6.根据权利要求4所述的形成方法，其特征在于，所述第一等离子体处理的工艺参数包括：压力为2至100mtorr，第一射频电源的功率为10至1000W，第一偏置电压为0至500V，H2的流量为10至500sccm，所述第一射频电源打开的频率为10至500Hz，所述第一射频电源打开的时间与第一射频电源打开和关闭的时间之和的比为5％至90％，处理时间为10至600s。
7.根据权利要求5所述的形成方法，其特征在于，所述第二等离子体处理的工艺参数包括：压力为2至100mtorr，第二射频电源的功率为10至1000W，第二偏置电压为0至500V，HBr的流量为10至500sccm，所述第二射频电源打开的频率为10至500Hz，所述第二射频电源打开的时间与第二射频电源打开和关闭的时间之和的比为5％至90％，处理时间为10至600s。
8.根据权利要求1所述的形成方法，其特征在于，所述含HBr的气体还包括：N2、He、Ar中的一种或多种。
9.一种晶体管栅极的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成栅极材料层；
利用权利要求1至8任一项所述的方法，在所述栅极材料层上形成光刻胶图形；
以所述光刻胶图形为掩模进行刻蚀，以形成栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310424744.1A CN104465333B (zh) | 2013-09-17 | 2013-09-17 | 光刻胶图形的形成方法、晶体管栅极的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310424744.1A CN104465333B (zh) | 2013-09-17 | 2013-09-17 | 光刻胶图形的形成方法、晶体管栅极的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465333A CN104465333A (zh) | 2015-03-25 |
| CN104465333B true CN104465333B (zh) | 2017-12-29 |
Family
ID=52911208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310424744.1A Active CN104465333B (zh) | 2013-09-17 | 2013-09-17 | 光刻胶图形的形成方法、晶体管栅极的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465333B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158595B (zh) * | 2015-04-20 | 2019-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN106611699A (zh) * | 2015-10-22 | 2017-05-03 | 中芯国际集成电路制造(上海)有限公司 | 双重构图方法及半导体器件的制造方法 |
| CN108962726B (zh) * | 2017-05-17 | 2022-01-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US10978302B2 (en) * | 2017-11-29 | 2021-04-13 | Lam Research Corporation | Method of improving deposition induced CD imbalance using spatially selective ashing of carbon based film |
| CN110571138A (zh) * | 2018-06-05 | 2019-12-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102089868A (zh) * | 2008-07-17 | 2011-06-08 | 朗姆研究公司 | 利用h2等离子处理对有机线宽粗糙度的改进 |
| CN102270573A (zh) * | 2010-06-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 栅极制造方法 |
| TW201250410A (en) * | 2011-05-03 | 2012-12-16 | Varian Semiconductor Equipment | Method and system for controlling critical dimension and roughness in resist features |
| CN102915922A (zh) * | 2011-08-03 | 2013-02-06 | 中芯国际集成电路制造(北京)有限公司 | 一种制作半导体器件的方法 |
| CN103065946A (zh) * | 2011-10-18 | 2013-04-24 | 中芯国际集成电路制造(上海)有限公司 | 一种光刻方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8329585B2 (en) * | 2009-11-17 | 2012-12-11 | Lam Research Corporation | Method for reducing line width roughness with plasma pre-etch treatment on photoresist |
-
2013
- 2013-09-17 CN CN201310424744.1A patent/CN104465333B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102089868A (zh) * | 2008-07-17 | 2011-06-08 | 朗姆研究公司 | 利用h2等离子处理对有机线宽粗糙度的改进 |
| CN102270573A (zh) * | 2010-06-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 栅极制造方法 |
| TW201250410A (en) * | 2011-05-03 | 2012-12-16 | Varian Semiconductor Equipment | Method and system for controlling critical dimension and roughness in resist features |
| CN102915922A (zh) * | 2011-08-03 | 2013-02-06 | 中芯国际集成电路制造(北京)有限公司 | 一种制作半导体器件的方法 |
| CN103065946A (zh) * | 2011-10-18 | 2013-04-24 | 中芯国际集成电路制造(上海)有限公司 | 一种光刻方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104465333A (zh) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101926298B1 (ko) | 집적 회로 패터닝 방법 | |
| CN104465333B (zh) | 光刻胶图形的形成方法、晶体管栅极的形成方法 | |
| CN106158595B (zh) | 半导体器件的形成方法 | |
| TWI594317B (zh) | 具有減少的邊緣曲率的特徵之積體電路裝置之製造方法 | |
| US10748768B2 (en) | Method for mandrel and spacer patterning | |
| CN107275196A (zh) | 一种利用金属/氧化物双层掩膜结构刻蚀SiC的方法 | |
| CN111627808B (zh) | 半导体结构及其形成方法 | |
| CN108962726B (zh) | 半导体器件的形成方法 | |
| CN104681417B (zh) | 半导体器件和栅极的形成方法 | |
| JP7549437B2 (ja) | 化合物材料を乾式エッチングするための方法 | |
| CN114420629A (zh) | 半导体结构及其制作方法 | |
| US20170194161A1 (en) | High aspect ratio patterning of hard mask materials by organic soft masks | |
| CN104681416B (zh) | 半导体器件和栅极的形成方法 | |
| TWI688013B (zh) | 半導體結構及其製造方法 | |
| US9280051B2 (en) | Methods for reducing line width roughness and/or critical dimension nonuniformity in a patterned photoresist layer | |
| JP2010062212A (ja) | 半導体装置の製造方法 | |
| CN104347511B (zh) | 半导体器件的形成方法 | |
| KR100571629B1 (ko) | 반도체 소자 제조 방법 | |
| TWI850387B (zh) | 乾蝕刻化合物材料的方法 | |
| TWI777299B (zh) | 蝕刻方法 | |
| KR101172358B1 (ko) | 실리콘 나노선 제조 방법 | |
| CN104124138B (zh) | 图形化方法 | |
| CN107527797B (zh) | 一种改善光刻胶线条边缘粗糙度的方法 | |
| US20160099151A1 (en) | Etching Process | |
| CN116153769A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |