CN104681416B - 半导体器件和栅极的形成方法 - Google Patents

半导体器件和栅极的形成方法 Download PDF

Info

Publication number
CN104681416B
CN104681416B CN201310616514.5A CN201310616514A CN104681416B CN 104681416 B CN104681416 B CN 104681416B CN 201310616514 A CN201310616514 A CN 201310616514A CN 104681416 B CN104681416 B CN 104681416B
Authority
CN
China
Prior art keywords
photoetching agent
agent pattern
layer
pattern
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310616514.5A
Other languages
English (en)
Other versions
CN104681416A (zh
Inventor
隋运奇
孟晓莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310616514.5A priority Critical patent/CN104681416B/zh
Publication of CN104681416A publication Critical patent/CN104681416A/zh
Application granted granted Critical
Publication of CN104681416B publication Critical patent/CN104681416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种半导体器件和栅极的形成方法。在半导体器件形成方法中，在光刻胶层经图案化形成光刻胶图案后，对光刻胶图案进行软化处理工艺，降低光刻胶图案表面粗糙度；之后，采用Ar等离子气体处理光刻胶图案，去除在软化处理工艺中，由光刻胶图案侧壁滑落的部分光刻胶而形成于光刻胶侧壁底部的堆叠；之后再对光刻胶图案进行固化处理，强化光刻胶图案结构，并在光刻胶图案的表面形成修饰层，以进一步提高光刻胶图案的表面平整度，优化光刻胶图案结构，确保光刻胶图案的精确度，和后续以该光刻胶图案为掩膜刻蚀硬掩膜层后获得的硬掩膜图案的精确度，以及之后以硬掩膜图案为掩膜刻蚀待刻蚀材料层后，形成的半导体器件的结构精确度。

Description

半导体器件和栅极的形成方法
技术领域
本发明涉及半导体制备领域，尤其是涉及一种半导体器件和栅极的形成方法。
背景技术
随着集成电路制造技术的发展，集成电路的集成度不断增加，集成电路的特征尺寸也不断减小，因而对于集成电路中各电器元件的质量要求也越发严格。
在集成电路制造工艺中，光刻工艺被认为是大规模集成电路制造中的核心步骤。光刻工艺是将掩模板上的图形通过曝光转移到半导体衬底的各薄膜层上，之后刻蚀各薄膜层以形成带有特定图案的薄膜层的工艺。
现代的光刻技术的发展主要是围绕着刻蚀图案的线宽、套刻（overlay）精度等指标展开的。尤其是在进入28nm以及更小制程的集成电路技术后，对于光刻后形成的刻蚀图案的精确度要求越发严格。
参考图1，以MOS晶体管形成工艺中，刻蚀形成多晶硅栅极为例。在多晶硅栅极的形成工艺中，先在半导体衬底10上依次形成多晶硅层11、硬掩膜层12，以及光刻胶层13；在曝光、显影工艺后，在所述光刻胶层13上形成图案，并以图案化后的光刻胶层13为掩膜刻蚀硬掩膜层12，形成硬掩膜图案，并在之后以所述硬掩膜图案为掩膜刻蚀多晶硅层11形成多晶硅栅极。
在上述多晶硅栅极的形成工艺中，作为最终形成的多晶硅栅极的掩膜，曝光后的光刻胶图案对于最终成型的多晶硅栅极的结构具有重要影响。然而继续参考图1所示，在曝光、显影工艺后，形成的光刻胶图案的侧壁的平整度较差，进而影响后续硬掩膜层12以及多晶硅层11的刻蚀工艺，并最终影响形成的多晶硅栅极的结构，如多晶硅栅极的栅线宽度粗糙度（Line Width Roughness）较大，进而降低最终形成多晶硅栅极性能。
因而，如何提高光刻胶图案的结构，是本领域技术人员亟需解决的问题。
发明内容
本发明解决的问题是提供一种半导体器件和栅极的形成方法，可有效提高光刻胶层图案化后形成的光刻胶图案的表面平整度，从而优化光刻胶图案结构，以提高后续各步刻蚀工艺的刻蚀效果。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成待刻蚀材料层，在所述待刻蚀材料层上形成硬掩膜层，在硬掩膜层上形成光刻胶层；
图案化所述光刻胶层，形成光刻胶图案；
对所述光刻胶图案进行软化处理；
以Ar等离子气体处理所述光刻胶图案；
对所述光刻胶图案进行固化处理，在所述光刻胶图案的表面形成修饰层；
以所述光刻胶图案为掩膜刻蚀所述硬掩膜层，形成硬掩膜图案；
以所述硬掩膜图案为掩膜刻蚀所述待刻蚀材料层。
可选地，所述软化处理的工艺包括：在温度为40～60℃，压强为70～100mtorr，偏置功率为50～300W，偏置电压为0～100V条件下，持续通入流量为100～300sccm含有H2的等离子气体30～60s。
可选地，所述的半导体器件的形成方法，还包括：
所述软化处理过程中，采用脉冲式调整偏置电压，所述脉冲式调整偏置电压的频率为20～50Hz。
可选地，所述以Ar等离子气体处理所述光刻胶图案的步骤包括：在温度为40～60℃，压强为5～30mtorr，偏置功率为200～500W，偏置电压为50～150V条件下，持续通入流量为100～300sccm的含有Ar的等离子气体20～40s。
可选地，对所述光刻胶图案进行固化处理的方法为：通入含有HBr的等离子气体，从而在所述光刻胶图案的表面形成所述修饰层。
可选地，所述固化处理的步骤包括：在温度为40～60℃，压强为5～30mtorr，偏置功率为50～200W，偏置电压为0～100V条件下，持续通入流量为100～300sccm的含有HBr的等离子气体30～60s。
可选地，所述的半导体器件的形成方法，还包括：
在形成所述硬掩膜层后，在所述硬掩膜层的上形成Darc层，并在所述Darc层上形成Barc层。
可选地，在所述以Ar等离子气体处理所述光刻胶图案之后，以所述光刻胶图案为掩膜，刻蚀全部或部分的所述Barc层，或是以所述光刻胶图案为掩膜，刻蚀去除所述Barc层，再刻蚀去除全部或部分的所述Darc层；
以Ar等离子气体处理所述光刻胶图案，刻蚀形成的Barc层和Darc层；
并在之后进行所述固化处理的步骤，在所述光刻胶图案，以及所述Barc层和Darc层表面形成所述修饰层。
可选地，以Ar等离子气体处理所述光刻胶图案和刻蚀形成的Barc层和Darc层侧壁底部的工艺包括：在温度为40～60℃，压强为5～30mtorr，偏置功率为200～500W，偏置电压为50～150V条件下，持续通入流量为100～300sccm的含有Ar的等离子气体20～40s。
本发明还提供了一种栅极的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成栅极材料层，在所述栅极材料层上形成硬掩膜层，在硬掩膜层上形成光刻胶层；
图案化所述光刻胶层，形成光刻胶图案；
对所述光刻胶图案进行软化处理；
以Ar等离子气体处理所述光刻胶图案；
对所述光刻胶图案进行固化处理，在所述光刻胶图案的表面形成修饰层；
以所述光刻胶图案为掩膜刻蚀所述硬掩膜层，形成硬掩膜图案；
以所述硬掩膜图案为掩膜刻蚀所述栅极材料层，形成栅极。
可选地，所述栅极材料层为多晶硅层。
与现有技术相比，本发明的技术方案具有以下优点：
在硬掩膜层上方的光刻胶层经图案化形成光刻胶图案，并对所述光刻胶图案进行包括软化处理后，位于所述光刻胶图案表面的部分光刻胶被软化后由光刻胶图案侧壁滑落，从而可有效降低所述光刻胶图案表面粗糙度，提高使得所述光刻胶图案侧壁的平整度；之后采用Ar等离子气体轰击所述光刻胶图案，基于所述Ar较大的离子颗粒，以及携带的能量，其可以有效去除在软化处理工艺中，光刻胶软化后，由光刻胶图案侧壁滑落的部分光刻胶而形成于光刻胶图案侧壁底部的堆叠，以提高光刻胶图案侧壁的整体平整度；并在之后的固化处理光刻胶图案工艺中，固化所述光刻胶图案，强化所述光刻胶图案结构，并在所述光刻胶图案的表面形成修饰层，以进一步提高光刻胶图案的表面平整度，优化光刻胶图案结构，从而确保后续以光刻胶图案为掩膜刻蚀硬掩膜层后获得的硬掩膜图案的精确度，以及之后以硬掩膜图案为掩膜刻蚀待刻蚀材料层后，形成的半导体器件的结构精确度。如在栅极的形成方法中，可有效提高以硬掩膜图案为掩膜刻蚀栅极材料层后获得的栅极的结构的精确度，进而提高栅极的性能。
进一步可选地，所述软化处理的工艺中，包括在70～100mtorr压力下，通入含有H2的等离子气体，从而实现光刻胶图案的软化。其中，在70～100mtorr压力的真空条件下进行所述软化工艺，从而在实现所述光刻胶图案软化的同时，向所述光刻胶图案周边施加适当的压力，避免光刻胶图案过度软化扩张，使得光刻胶图案产生严重变形而影响光刻胶图案的结构，进而影响后续以光刻胶图案为掩膜进行诸如硬掩膜层刻蚀等其他刻蚀工艺步骤的进行。
附图说明
图1是现有技术中的一种多晶硅栅极形成的结构示意图；
图2至图7是本发明一个实施例提供的半导体器件的形成方法的结构示意图；
图8是本发明另一个实施例提供的另一个半导体器件的形成方法形成的半导体器件的结构示意图。
具体实施方式
正如背景技术所述，随着集成电路集成度增大，集成电路的器件尺寸不断减小，对于器件的质量要求越发严格。但现有的光刻技术中，在光刻胶曝光、显影工艺后形成的光刻胶图案的侧壁的平整度较差，进而会影响后续以光刻胶图案为掩膜的诸如硬掩膜层的刻蚀精度，进而影响后续各刻蚀工艺形成的集成电路器件的质量。
为此，业界在形成光刻胶图案后，会采用HBr等气体对质地较软的光刻胶图案进行固化处理（HBr cure），并在光刻胶图案的表面形成聚合物修饰层，以提高光刻胶图案表面（如侧壁）的平整度。
然而在实际操作过程中，即使在光刻胶图案表面形成修饰层，光刻胶图案侧壁的平整度仍然不高，尤其是在光刻胶图案侧壁的底部，相对于侧壁其他位置，其向外延伸。分析其原因，光刻胶的底部直接与位于其下方的材料层（如硬掩膜层等）粘合。为此曝光、显影工艺后，光刻胶图案侧壁的底部无法清除干净，在光刻胶图案侧壁的底部仍然保留有部分光刻胶残留。因而即使在光刻胶图案的侧壁形成修饰层后，在光刻胶图案的侧壁的底部相较于侧壁其他位置宽度较大，破坏了光刻胶图案侧壁的平整度。
上述缺陷在半导体制备工艺中，会直接影响后续以光刻胶图案为掩膜刻蚀硬掩膜层形成的硬掩膜图案的精度，以及以硬掩膜图案为掩膜进行的一系列刻蚀工艺后形成的半导体器件的精度。尤其是在现今半导体器件的尺寸不断减小，对于半导体器件的精度要求越发严格。如在刻蚀栅极材料形成栅极的工艺中，光刻胶图案的精度缺陷直接影响后续形成的栅极的尺寸精度，以及形成的栅极的性能。
针对上述缺陷，本发明提供了一种半导体器件和栅极的形成方法。
所述半导体器件的形成方法包括，在半导体衬底上，由下至上依次形成待刻蚀材料层、硬掩膜层和光刻胶层，并经曝光、显影工艺形成光刻胶图案后，对光刻胶图案进行软化处理，在软化处理过程中，位于光刻胶图案表层的光刻胶被软化后，由光刻胶图案侧壁滑落，以降低光刻胶图案表面粗糙度；之后，采用Ar等离子气体轰击所述光刻胶图案，从而去除在上述软化处理过程中，由光刻胶图案上滑落的光刻胶在光刻胶图案侧壁底部形成的堆叠，从而提高光刻图案侧壁整体的平整度；之后再对所述光刻胶图案进行固化处理，并在所述光刻胶图案的表层形成修饰层，强化光刻胶图案结构同时，提高光刻胶图案表面平整度，从而优化光刻图案的结构。采用上述方案可有效提高光刻胶图案表层的平整度，从而提高后续以光刻胶图案为掩膜刻蚀硬掩膜层形成的硬掩膜图案精度，以及之后以硬掩膜图案为掩膜进行的一系列刻蚀工艺之后形成的半导体器件的结构精度，从而提高形成的半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图，以栅极的形成方法中的刻蚀工艺为例，对本发明的具体实施例做详细的说明。
图2至图7是本发明提供的栅极形成方法的一个实施例的结构示意图。
先参考图2所示，提供半导体衬底100，在所述半导体衬底100上由下至上依此形成栅极材料层200、硬掩膜层300、Darc层（Dielectric Anti-Reflect Coating，介质抗反射层）400、Barc层（Bottom Anti-reflective coating，底部抗反射涂层）500和光刻胶层600。
所述半导体衬底100可以是单晶硅、多晶硅或非晶硅，也可以是硅、锗、砷化镓或硅锗化合物。所述半导体衬底100可具有外延层或绝缘层上硅等结构，现有的半导体衬底皆可作为本发明的半导体衬底，在此不再一一列举。
所述硬掩膜层300可以是氮化硅、氮氧化硅等材料，现有的硬掩膜层材料皆可以为本实施例中的硬掩膜层300的材料，在此不再一一列举。
本实施例中，所述栅极材料层200的材料可为多晶硅，后续形成的栅极为多晶硅栅极。
本实施例中，所述栅极材料层200、硬掩膜层300、Darc层400、Barc层500和光刻胶层600的形成工艺可选为CVD（化学气相沉积工艺）。
值得注意的是，在除本实施例外的其他实施例中，所述Darc层400、Barc层500可择优选择性形成，所述Darc层400、Barc层500可提高后续所述光刻胶层600曝光后获得的光刻胶图案的质量，但不形成所述述Darc层400、Barc层500不会妨碍本发明目的实现。
参考图3所示，进行曝光、显影工艺，图案化所述光刻胶层600，在所述Barc层500上形成光刻胶图案610。
参考图4所示，之后，对所述光刻胶图案610进行软化处理工艺，形成光刻胶图案620。
本实施例中，所述软化处理工艺具体包括：调节反应腔中的温度为40～60℃，压强为70～100mtorr的真空，以及偏置功率为50～300W，偏置电压为0～100V条件，持续通入流量为100～300sccm含有H2的等离子气体30～60s（秒），使得所述光刻胶图案适当软化，以改善光刻胶图案611侧壁的平整度。
在上述软化工艺中，所述光刻胶图案610位于外表层的部分光刻胶被软化后，由所述光刻胶图案610的侧壁滑落，从而有效降低了所述光刻胶图案610的侧壁611的粗糙度（roughness），提高光刻胶图案610表面平整度。
其中，在上述软化工艺在70～100mtorr压力的真空条件下进行，将光刻胶图案放置于较高压力真空条件下进行软化工艺，使得所述光刻胶图案610适当软化同时，包围所述光刻胶图案610施加适当压力，从而可避免光刻胶图案过度扩张，防止光刻胶图案产生严重变形，进而影响后续以光刻胶图案为掩膜进行的刻蚀工艺进行。本实施例中，若压力大于100mtorr，则抑制光刻胶图案软化，且过大的压力可能造成光刻胶图案受压变形，但若压力小于70mtorr则可能导致光刻胶图案受压不够，而导致光刻胶图案610过度扩张，并致使光刻胶图案610产生较严重的形变。
本实施例中通过控制所述含有H2的等离子气体的流量为100～300sccm，以及持续通入的时间（30～60s），以调整软化光刻胶所用的含有H2的等离子气体的量，以使得光刻胶表层的适当软化，避免过量的含有H2的等离子气体使得光刻胶过度软化。但过少量的含有H2的等离子气体无法使得光刻胶表面足量软化而达不到使得光刻胶图案表层平整化目的。本实施例中，通过反应腔中的压强和通入的含有H2的等离子的流量以及时间控制光刻胶表层的软化程度，以达到平整化光刻胶的目的同时，避免光刻胶过度软化而造成严重变形。其具体数值根据实际情况确定。
可选地，本实施例中，在上述软化处理过程中，采用脉冲式调整偏置电压，如所述偏置电压值为第一偏置电压（0≤第一偏置电压≤100V）。通过调整偏置电压的数值，可有效调整含有H2的等离子气体的方向以及能量，以提高光刻胶图案的软化效果。
本实施例中，可选地，在所述软化处理过程中，间接产生所述第一偏置电压（即，偏置电压在第一偏置电压和0V偏置之间转换）。进一步可选地，所述脉冲式调整偏置电压的频率为20～50Hz。在上述状态下，可有效提高H2的等离子气体与光刻胶的反应效果。
本实施例中，通过调整温度（40～60℃）、压力（70～100mtorr），配合特定的含有H2的等离子气体的量、能量，以及方向可适当软化光刻胶图案610，从而提高光刻胶图案表面平整性的同时，避免光刻胶图案610出现过度形变，以确保光刻胶图案精度。
结合参考图3和图4所示，图3中，在曝光、显影工艺后形成的光刻胶图案610侧壁611凹凸现象较为明显，平整度较差；而在图4中，经所述软化处理工艺后，所述光刻胶图案620的侧壁621的侧壁平整性得到适当改善。但在上述软化工艺中，基于光刻胶图案610的侧壁上的部分光刻胶滑落至光刻胶图案侧壁底部，因而在形成的光刻胶图案620的侧壁底部形成堆叠622。
之后，结合参考图5和图6所示，以含有Ar的等离子气630轰击所述光刻胶图案，以去除所述光刻胶图案620侧壁底部所形成的堆叠622，形成光刻胶图案640，从而进一步提高所述光刻胶图案620侧壁整体的平整度。
以含有Ar的等离子气体处理光刻胶图案的具体过程包括：
调整反应腔中的温度为40～60℃，压强为5～30mtorr，偏置功率为200～500W，偏置电压为50～150V的条件下，持续通入流量为100～300sccm的含有Ar的等离子气体20～40s。
本实施例中，以100～300sccm连续通入含有Ar的等离子气体20～40s，以控制通入的含有Ar的等离子气体的量，从而适量地去除位于所述光刻胶图案620侧壁底部的光刻胶的堆叠622。其中通入的含有Ar的等离子气体的量与上述软化工艺中，通入的含有H2的等离子气体量相对应，若通入Ar过多，可能造成光刻胶图案620不必要损伤，若过少，则可能造成堆叠622无法除尽。具体数值根据实际情况确定。
继续参考图6所示，之后，以经含有Ar的等离子气体处理后形成的光刻胶图案640为掩膜，刻蚀所述Barc层500形成新的Barc层510。
在形成Barc层510后，在Barc层510的侧壁的底部，与所述Darc层400的连接处，仍有些许的Barc层材料残余520凸起于Barc层510的侧壁底部。
本实施例中，在形成所述Barc层510后，再以Ar等离子气630轰击所述Barc层510侧壁底部的Barc层材料残余520。
其具体过程包括：
调整反应腔中的温度为40～60℃，压强为5～30mtorr，偏置功率为200～500W，偏置电压为50～150V的条件下，持续通入流量为100～300sccm的含有Ar的等离子气体20～40s。
本实施例中，以100～300sccm连续通入含有Ar的等离子气体20～40s，以控制通入的含有Ar的等离子气体的量，从而适量地去除位于所述Barc层510侧壁底部的Barc层材料残余520。其中，若通入含有Ar的等离子气体量过多，可能造成光刻胶图案640和Barc层510损伤，若通入含有Ar的等离子气体量过少，则无法很好的清除所述Barc层材料残余520。同时，本实施例中，通过调整偏置功率和偏置电压数值，以及调整通入的含有Ar的等离子气体的方向，从而高效清除所述Barc层材料残余520同时，避免造成光刻胶图案640和Barc层510损伤。
参考图7所示，之后，对所述光刻胶图案620进行固化处理，强化所述光刻胶图案640结构。
本实例中，所述固化处理方法为：向反应腔室中通入含有HBr的等离子气体，使所述HBr与光刻胶图案640反应，从而实现所述光刻胶图案640固化，并在所述光刻胶图案640的表面形成聚合物修饰层700，从而进步一步提高所述光刻胶图案640的侧壁表面的平整度。
本实施例中，所述固化处理的具体工艺包括：调整反应腔的温度为40～60℃，压强为5～30mtorr，偏置功率为50～200W，偏置电压为0～100V条件下，持续通入流量为100～300sccm的含有HBr的等离子气体30～60s。从而实现光刻胶图案的固化，同时在光刻胶图案640和Barc层510的表层形成聚合物修饰层700。
之后，在以固化后的光刻胶图案640为掩膜，依此刻蚀所述Darc层400和硬掩膜层300，在所述栅极材料层300上形成硬掩膜图案，并以所述硬掩膜图案为掩膜刻蚀所述栅极材料层200，在所述半导体衬底100上方形成栅极。基于，所述光刻胶图案620侧壁良好的平整度，刻蚀获得的硬掩膜图案尺寸更为精准，因而可有效提高后续以所述硬掩膜图案为掩膜刻蚀所述栅极材料层200后，获得的栅极结构的精确度。
参考图8所示，在本发明的另一个实施例中，在完成对所述光刻胶图案（参考图5所示）的Ar等离子气体处理工艺后、并以Ar等离子气体处理工艺后的获得的光刻胶图案为掩膜刻蚀完所述Barc层500形成新的Barc层510后，继续刻蚀部分或是全部所述Darc层400，之后在以Ar等离子气体去除位于刻蚀后的Darc层侧壁底部的残留物，从而优化所述Darc层侧壁。
在刻蚀完所述Darc层400之后，向反应腔中通入HBr气体，固化所述光刻胶图案640，并在所述光刻胶图案640周边形成修饰层700的同时，同样在刻蚀后的Barc层510和Darc层410周边覆盖所述修饰层700，对所述刻蚀后获得的Darc层410和Barc层510进行修饰，提高所述Barc层510和Darc层410精度。
在进一步可选方案中，若在刻蚀完所述Barc层500形成新的Barc层510后，采用Ar等离子气体去除位于刻蚀后的Barc层侧壁底部形成的残留物，之后，再刻蚀所述Darc层400。上述简单的改变均在本发明的保护范围内。
值得注意的是，上述实施例中，所述Barc层和Darc层具有吸光作用，可以防止反射光与入射光干涉形成的驻波造成光刻胶侧壁“驻波效应”，从而增大光刻工艺窗口、提高光刻条宽控制。但若不形成上述Barc层和Darc层，即直接在硬掩膜层上方形成光刻胶层，并在经曝光、显影工艺形成光刻胶图案后，依次对光刻胶图案进行软化处理、以Ar等离子体轰击光刻胶层图案侧壁底部，以及之后的光刻胶固化工艺（具体过程如上述实施例所示，在此不再赘述）。依然可实现本发明的目的，优化光刻胶图案的结构。这些简单的改变均在本发明的保护范围内。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成待刻蚀材料层，在所述待刻蚀材料层上形成硬掩膜层，在硬掩膜层上形成光刻胶层；
图案化所述光刻胶层，形成光刻胶图案；
对所述光刻胶图案进行软化处理；
以Ar等离子气体处理所述光刻胶图案；
对所述光刻胶图案进行固化处理，在所述光刻胶图案的表面形成修饰层；
以所述光刻胶图案为掩膜刻蚀所述硬掩膜层，形成硬掩膜图案；
以所述硬掩膜图案为掩膜刻蚀所述待刻蚀材料层。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述软化处理的工艺包括：在温度为40～60℃，压强为70～100mtorr，偏置功率为50～300W，偏置电压为0～100V条件下，持续通入流量为100～300sccm含有H2的等离子气体30～60s。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，还包括：
所述软化处理过程中，采用脉冲式调整偏置电压，所述脉冲式调整偏置电压的频率为20～50Hz。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述以Ar等离子气体处理所述光刻胶图案的步骤包括：在温度为40～60℃，压强为5～30mtorr，偏置功率为200～500W，偏置电压为50～150V条件下，持续通入流量为100～300sccm的含有Ar的等离子气体20～40s。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，对所述光刻胶图案进行固化处理的方法为：通入含有HBr的等离子气体，从而在所述光刻胶图案的表面形成所述修饰层。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述固化处理的步骤包括：在温度为40～60℃，压强为5～30mtorr，偏置功率为50～200W，偏置电压为0～100V条件下，持续通入流量为100～300sccm的含有HBr的等离子气体30～60s。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：
在形成所述硬掩膜层后，在所述硬掩膜层的上形成Darc层，并在所述Darc层上形成Barc层。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，在所述以Ar等离子气体处理所述光刻胶图案之后，以所述光刻胶图案为掩膜，刻蚀全部或部分的所述Barc层，或是以所述光刻胶图案为掩膜，刻蚀去除所述Barc层，再刻蚀去除全部或部分的所述Darc层；
以Ar等离子气体处理所述光刻胶图案，刻蚀形成的Barc层和Darc层；
并在之后进行所述固化处理的步骤，在所述光刻胶图案，以及所述Barc层和Darc层表面形成所述修饰层。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，以Ar等离子气体处理所述光刻胶图案和刻蚀形成的Barc层和Darc层侧壁底部的工艺包括：在温度为40～60℃，压强为5～30mtorr，偏置功率为200～500W，偏置电压为50～150V条件下，持续通入流量为100～300sccm的含有Ar的等离子气体20～40s。
10.一种栅极的形成方法，其特征在于，
提供半导体衬底；
在所述半导体衬底上形成栅极材料层，在所述栅极材料层上形成硬掩膜层，在硬掩膜层上形成光刻胶层；
图案化所述光刻胶层，形成光刻胶图案；
对所述光刻胶图案进行软化处理；
以Ar等离子气体处理所述光刻胶图案；
对所述光刻胶图案进行固化处理，在所述光刻胶图案的表面形成修饰层；
以所述光刻胶图案为掩膜刻蚀所述硬掩膜层，形成硬掩膜图案；
以所述硬掩膜图案为掩膜刻蚀所述栅极材料层，形成栅极。
11.如权利要求10所述的栅极的形成方法，其特征在于，所述栅极材料层为多晶硅层。
CN201310616514.5A 2013-11-27 2013-11-27 半导体器件和栅极的形成方法 Active CN104681416B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310616514.5A CN104681416B (zh) 2013-11-27 2013-11-27 半导体器件和栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310616514.5A CN104681416B (zh) 2013-11-27 2013-11-27 半导体器件和栅极的形成方法

Publications (2)

Publication Number Publication Date
CN104681416A CN104681416A (zh) 2015-06-03
CN104681416B true CN104681416B (zh) 2017-11-03

Family

ID=53316312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310616514.5A Active CN104681416B (zh) 2013-11-27 2013-11-27 半导体器件和栅极的形成方法

Country Status (1)

Country Link
CN (1) CN104681416B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564803B (zh) * 2017-08-31 2020-04-17 京东方科技集团股份有限公司 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495843B (en) * 2001-05-11 2002-07-21 Macronix Int Co Ltd Method for reducing photoresist roughness by crosslinking photoresist with deposited material
CN1776523A (zh) * 2005-12-05 2006-05-24 武汉大学 一种低成本简易制作光刻掩膜的方法
CN101071273A (zh) * 2006-05-09 2007-11-14 虹创科技股份有限公司 制造薄膜图案层的方法
CN101197262B (zh) * 2006-12-04 2010-06-09 中芯国际集成电路制造(上海)有限公司 栅极的制造方法
CN101458463B (zh) * 2007-12-13 2011-08-17 中芯国际集成电路制造(上海)有限公司 灰化的方法
CN101777493A (zh) * 2010-01-28 2010-07-14 上海宏力半导体制造有限公司 硬掩膜层刻蚀方法

Also Published As

Publication number Publication date
CN104681416A (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
US10211062B2 (en) Semiconductor structures and fabrication methods thereof
US9472414B2 (en) Self-aligned multiple spacer patterning process
KR100876892B1 (ko) 반도체 소자의 제조방법
US11699591B2 (en) Two-color self-aligned double patterning (SADP) to yield static random access memory (SRAM) and dense logic
US20130217233A1 (en) Methods for Controlling Line Dimensions in Spacer Alignment Double Patterning Semiconductor Processing
KR100720481B1 (ko) 반도체 소자의 제조 방법
US20120238097A1 (en) Method for fabricating fine line
KR100685903B1 (ko) 반도체 소자의 제조 방법
CN104681417B (zh) 半导体器件和栅极的形成方法
CN106158595B (zh) 半导体器件的形成方法
CN111627808B (zh) 半导体结构及其形成方法
CN107731666A (zh) 双重图形化的方法
CN103346119A (zh) 一种减小铜互连沟槽关键尺寸的方法
CN104465333B (zh) 光刻胶图形的形成方法、晶体管栅极的形成方法
CN104681416B (zh) 半导体器件和栅极的形成方法
CN112864094A (zh) 半导体结构及其形成方法
CN106960816B (zh) 双重图形化的方法
KR100571629B1 (ko) 반도체 소자 제조 방법
CN112951718A (zh) 半导体结构及其形成方法
CN104752170B (zh) 双重图形化的形成方法
CN104538360A (zh) 一种闪存的存储单元栅极制备方法
CN108847388A (zh) 一种分裂栅结构下的浮栅隔离刻蚀工艺
CN113948381B (zh) 一种纳米栅的制备方法、纳米栅及应用
KR101172358B1 (ko) 실리콘 나노선 제조 방법
CN117174579A (zh) 一种利用过刻蚀减小半导体器件结构尺寸的工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant