CN104752170B - 双重图形化的形成方法 - Google Patents

双重图形化的形成方法 Download PDF

Info

Publication number
CN104752170B
CN104752170B CN201310745809.2A CN201310745809A CN104752170B CN 104752170 B CN104752170 B CN 104752170B CN 201310745809 A CN201310745809 A CN 201310745809A CN 104752170 B CN104752170 B CN 104752170B
Authority
CN
China
Prior art keywords
layer
photoresist layer
mask
hole
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310745809.2A
Other languages
English (en)
Other versions
CN104752170A (zh
Inventor
胡华勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310745809.2A priority Critical patent/CN104752170B/zh
Publication of CN104752170A publication Critical patent/CN104752170A/zh
Application granted granted Critical
Publication of CN104752170B publication Critical patent/CN104752170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

一种双重图形化的形成方法，包括：提供基底，所述基底表面形成有掩膜层；依次在所述掩膜层表面形成第一光刻胶层和第二光刻胶层；对所述第一光刻胶层和第二光刻胶层进行曝光显影处理，在第一光刻胶层内形成第一通孔，在第二光刻胶层内形成第二通孔，且所述第一通孔的宽度大于第二通孔的宽度；形成填充满所述第一通孔和第二通孔的填充材料层；回刻蚀所述填充材料层，去除位于第二光刻胶层表面的填充材料层，且去除位于第二通孔内、以及第二通孔下方的填充材料层，直至暴露出掩膜层表面；去除第二光刻胶层和第一光刻胶层，剩余的填充材料层为双重图形化的掩膜。本发明提供一种双重图形化的掩膜的形成方法，提高形成的双重图形化的掩膜的图形质量。

Description

双重图形化的形成方法
技术领域
本发明涉及半导体制造领域技术，特别涉及一种双重图形化（DP：Double-Pattern）的形成方法。
背景技术
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。而光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点的不断减小，现有的光源光刻技术已经无法满足半导体制造的需求要，超紫外光光刻技术(EUV)、多波束无掩膜技术和纳米压印技术成为下一代光刻候选技术的研究热点。但是上述的下一代光刻候选技术仍然存在有不便与缺陷，亟待加以进一步的改进。
当摩尔定律继续向前延伸的脚步不可逆转的时候，双重图形化（DP：Double-Patterning）技术无疑成为了业界的最佳选择之一，双重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补更小节点的光刻技术空白，改进相邻半导体图形之间的最小间距（pitch）。双重图形化技术的原理是将一套高密度的图形分解成两套分立的、密度低一些的图形，然后将它们制备到晶圆上。
现有技术的双重图形化技术主要有：自对准双重图形化（SADP：Self-AlignedDouble-Patterning）、二次光刻和刻蚀工艺（LELE：Litho-Eth-Litho-Eth）。由于自对准双重图形化工艺更为简单，成本更低，因此，在半导体器件的形成工艺中多采用自对准双重图形化工艺。
然而，现有技术的半导体器件形成工艺中，存在图形质量（profile）较差的问题，影响形成的半导体器件的良率。
发明内容
本发明解决的问题是提供一种双重图形化的形成方法，提高形成的双重图形化掩膜的图形质量，从而提高半导体器件的良率。
为解决上述问题，本发明提供一种双重图形化的形成方法，包括：提供基底，所述基底表面形成有掩膜层；依次在所述掩膜层表面形成第一光刻胶层和第二光刻胶层，且所述第一光刻胶层对光的敏感度比第二光刻胶层对光的敏感度强；对所述第一光刻胶层和第二光刻胶层进行曝光显影处理，在第一光刻胶层内形成第一通孔，在第二光刻胶层内形成第二通孔，且所述第一通孔的宽度大于第二通孔的宽度；形成填充满所述第一通孔和第二通孔的填充材料层，所述填充材料层还覆盖于第二光刻胶层表面，且刻蚀工艺对所述填充材料层的刻蚀速率大、而对第一光刻胶层和第二光刻胶层的刻蚀速率小；回刻蚀所述填充材料层，去除位于第二光刻胶层表面的填充材料层，且去除位于第二通孔内、以及第二通孔下方的填充材料层，直至暴露出掩膜层表面；去除第二光刻胶层和第一光刻胶层，剩余的填充材料层为双重图形化的掩膜。
可选的，采用旋涂工艺形成所述填充材料层。
可选的，采用旋涂工艺形成所述填充材料层之后，对所述填充材料层进行低温烘烤，所述烘烤温度低于150度。
可选的，所述第一通孔宽度和第二通孔宽度之差的一半为双重图形化的掩膜宽度。
可选的，所述第一通孔宽度和第二通孔宽度比值为2:1至4:1。
可选的，所述第一光刻胶层和第二光刻胶层的材料为正光刻胶。
可选的，所述第一光刻胶层和第二光刻胶层的材料为不含硅的含碳材料，碳原子含量大于70%；所述填充材料层的材料为含硅材料，硅原子含量大于15%。
可选的，所述填充材料层的材料为含硅的抗反射材料、含硅的光刻胶材料或旋涂玻璃。
可选的，所述回刻蚀的工艺为反应离子刻蚀。
可选的，所述反应离子刻蚀工艺的刻蚀气体包括CxFy或CxHyFz。
可选的，所述第一光刻胶层和第二光刻胶层的材料为含硅材料，硅原子含量大于15%；所述填充材料层的材料为不含硅的含碳材料，碳原子含量大于70%。
可选的，所述填充材料层的材料为含碳的抗反射材料、含碳的光刻胶材料或含碳的填孔材料。
可选的，所述回刻蚀的工艺为反应离子刻蚀。
可选的，所述反应离子刻蚀工艺的刻蚀气体包括O2。
可选的，采用灰化工艺或湿法刻蚀工艺去除第二光刻胶层和第一光刻胶层。
可选的，以同一掩膜版为掩膜，对所述第一光刻胶层和第二光刻胶层进行曝光处理。
可选的，所述掩膜层为单层结构或多层结构。
可选的，所述掩膜层为单层结构时，所述掩膜层包括位于基底表面的硬掩膜层；所述掩膜层为多层结构时，所述掩膜层包括位于基底表面的硬掩膜层、以及位于硬掩膜层表面的底部抗反射涂层。
与现有技术相比，本发明的技术方案具有以下优点：
在掩膜层表面依次形成第一光刻胶层和第二光刻胶层，且第一光刻胶层对光的敏感度比第二光刻胶层对光的敏感度强；对所述第一光刻胶层和第二光刻胶层进行曝光显影处理，在第一光刻胶层内形成第一通孔，在第二光刻胶层内形成第二通孔，且所述第一通孔宽度大于第二通孔宽度；形成填充满第一通孔和第二通孔的填充材料层；回刻蚀去除第二通孔内、位于第二通孔下方的填充材料层，直至暴露出掩膜层表面；去除第一光刻胶层和第二光刻胶层，剩余的填充材料层为双重图形化的掩膜。本发明经过一次光刻（曝光显影）以及一次刻蚀工艺，形成双重图形化的掩膜，工艺步骤简单，并且降低了生产成本。
进一步，采用旋涂工艺形成所述填充材料层，所述旋涂工艺的反应温度低于150度；在形成填充材料层的工艺过程中，由于反应温度较低，避免第一光刻胶层和第二光刻胶层发生形变，本发明第一光刻胶层和第二光刻胶层的形貌保持不变，从而使得第一通孔和第二通孔的形貌保持不变，进而形成具有良好形貌的填充材料层；回刻蚀所述填充材料层后，剩余的填充材料层具有良好的图形质量，因此，本发明形成的双重图形化的掩膜具有良好的图形质量，提高了双重图形化的掩膜与设计目标的一致性。
再进一步，本发明中，第一通孔宽度和第二通孔宽度之差的一半为双重图形化的掩膜的宽度，通过控制第一通孔宽度和第二之差，即可控制形成的双重图形化的掩膜的宽度，使得控制形成的双重图形化的掩膜的宽度的方法更为简单，进一步简化了工艺步骤。
更进一步，本发明第一光刻胶层和第二光刻胶层的材料为不含硅的含碳材料时，填充材料层的材料为含硅的抗反射材料、含硅的光刻胶材料或旋涂玻璃；第一光刻胶层和第二光刻胶层的材料为含硅材料时，填充材料层的材料为含碳的抗反射材料、含碳的光刻胶材料或含碳的填孔材料；第一光刻胶层、第二光刻胶层、以及填充材料层的材料选择性较多，降低了工艺难度。并且，第一光刻胶层、第二光刻胶层与填充材料层的材料均为有机材料，抑制了填充材料层与第一光刻胶层和第二光刻胶层材料之间的晶格失配，从而减小了填充材料层、第一光刻胶层和第二光刻胶层受到的应力作用，避免填充材料层、第一光刻胶层和第二光刻胶层的形貌发生变化，从而进一步提高形成的填充材料层的形貌，进一步提高形成的双重图形化的掩膜的图形质量。
附图说明
图1为一实施例提供的双重图形化的形成方法的流程示意图；
图2至图9为本发明另一实施例提供的双重图形化的形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的双重图形化的掩膜图形质量差，影响半导体器件的制造工艺。
为解决上述问题，针对双重图形的形成方法进行研究，双重图形化的形成方法包括以下步骤，请参考图1：步骤S1、提供基底，所基底表面形成有掩膜层；步骤S2、形成覆盖所述掩膜层的初始光刻胶层；步骤S3、对所述初始光刻胶层进行图形化，形成中心图形（PRCore）；步骤S4、形成覆盖所述中心图形的侧墙膜；步骤S5、回刻蚀所述侧墙膜，在所述中心图形两侧形成侧墙；步骤S6、去除所述中心图形，位于掩膜层表面的侧墙即为形成双重图形的掩膜。
上述方法形成的双重图形化的掩膜图形质量差。针对双重图形的形成步骤进一步研究发现，导致双重图形的掩膜图形质量差的原因在于：
一方面，形成所述侧墙膜的工艺为化学气相沉积，所述化学气相沉积工艺在较高温度下进行，而中心图形的材料为PR，在较高温度下，所述中心图形的形貌易发生变化，所述中心图形偏离设定目标，因此在中心图形两侧形成的侧墙的形貌也与设计目标偏离；在去除中心图形后，侧墙的形貌与设定目标不符，因此，上述方法形成的掩膜图形质量差。另一方面，由于中心图形的材料为PR，PR多为有机材料，侧墙的材料为无机材料，所述中心图形和侧墙的材料间的晶格常数相差较大，导致侧墙对中心图形产生应力，中心图形的形貌发生变化，进而导致侧墙的形貌随之改变，同样的，侧墙形貌的变化导致双重图形化的掩膜图形质量差。
为此，本发明提供一种双重图形化的形成方法，形成第一光刻胶层和位于第一光刻胶层表面的第二光刻胶层，且所述第一光刻胶层对光的敏感度比第二光刻胶层对光的敏感度强；对所述第二光刻胶层和第一光刻胶层进行曝光、显影处理，在第二光刻胶层内形成第二通孔，在第一光刻胶层内形成第一通孔，且第一通孔宽度大于第二通孔宽度；形成填充满所述第一通孔和第二通孔的填充材料层；回刻蚀去除第二通孔内、以及位于第二通孔底部的填充材料层，直至暴露出掩膜层表面；去除第二光刻胶层和第一光刻胶层，剩余的填充材料层为双重图形化的掩膜。本发明提供一种双重图形化的形成方法，且提高双重图形化的掩膜的图形质量，提高双重图形化的掩膜与设计目标的一致性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图9为本发明另一实施例提供的双重图形化形成过程的剖面结构示意图。
请参考图2，提供基底200，所述基底200表面形成有掩膜层201。
所述基底200为硅衬底、锗衬底、砷化镓衬底、锗化硅衬底、绝缘体上的硅衬底或绝缘体上的锗衬底。所述基底200内还可以形成一层或多层层间介质层和层间金属层。
所述基底200还可以为包括半导体器件的衬底，例如，包括：PMOS晶体管、NMOS晶体管、电容器或鳍式场效应管。
所述掩膜层201的作用为：作为基底200和后续形成的光刻胶层之间的保护层，防止后续的工艺对基底200造成损伤。
所述掩膜层201为单层结构或多层结构。
所述掩膜层201为单层结构时，所述掩膜层201包括位于基底200表面的硬掩膜层，所述硬掩膜层的材料为氧化硅或氮氧化硅。
所述掩膜层201为多层结构时，所述掩膜层201包括位于基底200表面的硬掩膜层、以及位于硬掩膜层表面的底部抗反射涂层（BARC），所述底部抗反射涂层的材料为氮化钛、氮化硅或有机抗反射材料。
所述底部抗反射涂层的作用为：在硬掩膜层和后续形成的第一光刻胶层之间形成底部抗反射涂层，避免后续在对第一光刻胶层进行曝光处理时，曝光处理的光在硬掩膜层表面发生反射，影响在第一光刻胶层内形成第一通孔的质量，从而使得后续形成的第一通孔的宽度与预定宽度值相吻合。
本实施例中，所述掩膜层201为多层结构，所述硬掩膜层的材料为氮化硅，所述底部抗反射涂层的材料为有机抗反射材料，厚度为100埃至1000埃。采用旋转涂覆工艺形成所述底部抗反射涂层。
请参考图3，依次在所述掩膜层201表面形成第一光刻胶层203和第二光刻胶层204，且所述第一光刻胶层203对光的敏感度比第二光刻胶层204对光的敏感度强。
所述第一光刻胶层203和第二光刻胶层204的材料为正光刻胶。
所述第一光刻胶层203对光的敏感度比第二光刻胶层204对光的敏感度强的好处在于：
后续在对第一光刻胶层203和第二光刻胶层204进行曝光处理时，所述曝光处理对第二光刻胶层204进行曝光，在第二光刻胶层204内形成第二光反应宽度，所述第二光反应宽度对应于后续形成第二通孔宽度；所述曝光处理对第一光刻胶层203进行曝光，在第一光刻胶层203内形成第一光反应宽度，所述第一光反应宽度对应于后续形成第一通孔宽度；由于第一光刻胶层203对光的敏感度比第二光刻胶层204对光的敏感度强，因此，第一光反应宽度大于第二光反应宽度，从而使后续形成的第一通孔宽度大于第二通孔宽度，以利于后续形成双重图形化的掩膜。
由上述分析可知，后续形成的双重图形化的掩膜的宽度与第一光反应宽度和第二光反应宽度之差有关，可根据实际工艺需要形成的双重图形化的掩膜的宽度，确定第一光反应宽度和第二光反应宽度之差，从而确定第一光刻胶层203对光的敏感度和第二光刻胶层204对光的敏感度的比值关系，进而确定第一光刻胶层203和第二光刻胶层204的材料。
本实施例中，所述第一光刻胶层203和第二光刻胶层204的材料为不含硅的含碳材料，其中，碳原子含量大于70%。
在本发明其他实施例中，第一光刻胶层和第二光刻胶层的材料为含硅材料，其中，硅原子含量大于15%。
请参考图4，对所述第二光刻胶层204和第一光刻胶层203进行曝光处理206，在所述第二光刻胶层204内具有第二光反应宽度W2，在所述第一光刻胶层203内具有第一光反应宽度W1。
本实施例中，以同一掩膜版207为掩膜，对所述第二光刻胶层204和第一光刻胶层203进行曝光处理206。
在曝光处理206下，在第二光刻胶层204内具有第二光反应宽度W2，所述第二光反应宽度W2即为第二光刻胶层204在曝光处理下材料发生改变的宽度；在第一光刻胶层203内具有第一光反应宽度W1，所述第一光反应宽度W1为第一光刻胶层203在曝光处理206下材料发生改变的宽度。
所述第二光反应宽度W2与相邻掩膜版207之间的距离相同，而由于第一光刻胶层203对光的敏感度比第二光刻胶层204对光的敏感度强，因此，第一光反应宽度W1大于第二光反应宽度W2。
所述第二光反应宽度W2对应于后续形成的第二通孔宽度，所述第一光反应宽度W1对应于后续形成的第一通孔宽度。
请参考图5，对所述第二光刻胶层204和第一光刻胶层203进行显影处理208，在第二光刻胶层204内形成第二通孔209，在第一光刻胶层203内形成第一通孔210。
对所述第二光刻胶层204和第一光刻胶层203进行显影处理208，在显影处理208下，第二光反应宽度W2（请参考图4）内的第二光刻胶层204被溶解，在第二光刻胶层204内形成第二通孔209，所述第二通孔209宽度W4与第二光反应宽度W2相同；第一光反应宽度W1（请参考图4）内的第一光刻胶层203被溶解，在第一光刻胶层203内形成第一通孔210，所述第一通孔210宽度W3与第一光反应宽度W1相同；因此，所述第一通孔210宽度W3大于第二通孔209宽度W4。
所述第一通孔210宽度W3和第二通孔209宽度W4的宽度之差的一半，即为后续形成的双重图形化的掩膜宽度。
所述第一通孔210宽度W3和第二通孔209宽度W4比值为2:1至4:1。本实施例中，以所述第一通孔210宽度W3为第二通孔209宽度W4的3倍做示范性说明，由上述分析可知，后续形成的双重图形化的掩膜的宽度与第二通孔209宽度W4相同。
请参考图6，形成填充满所述第一通孔210（请参考图5）和第二通孔209（请参考图5）的填充材料层211，所述填充材料层211还覆盖于第二光刻胶层204表面，且刻蚀工艺对所述填充材料层211的刻蚀速率大、而对第一光刻胶层203和第二光刻胶层204的刻蚀速率小。
所述填充材料层211为后续形成双重图形化的掩膜提供工艺基础，后续回刻蚀所述填充材料层211后，剩余的填充材料层211为双重图形的掩膜。
为了提高后续回刻蚀工艺对第二光刻胶层204、第一光刻胶层203与填充材料层211之间的刻蚀选择比，所述填充材料层211的材料与第一光刻胶层203和第二光刻胶层204的材料不同，以保证后续回刻蚀工艺对第二光刻胶层204和第一光刻胶层203的刻蚀速率小；并且，为了防止填充材料层211和第一光刻胶层203和第二光刻胶层204之间产生应力，应该尽量减小填充材料层211与第一光刻胶层203、第二光刻胶层204的材料的晶格常数差值，防止在形成填充材料层211时，第一光刻胶层203和第二光刻胶层204的形貌发生变化。
综合上述考虑，本实施例中，所述第一光刻胶层203和第二光刻胶层204的材料为不含硅的含碳材料，所述填充材料层211的材料为含硅材料，且硅原子含量大于15%；所述填充材料层211的材料为含硅的抗反射材料、含硅的光刻胶材料或旋涂玻璃（SOG：Spin onGlass）。
本实施中，填充材料层211与第一光刻胶层203、第二光刻胶层204之间的刻蚀选择比高，并且填充材料层211和第一光刻胶层203、第二光刻胶层204均为有机材料，抑制了填充材料层211与第一光刻胶层203和第二光刻胶层204之间的晶格失配，从而减小了填充材料层211与第一光刻胶层203和第二光刻胶层204之间的应力，使得填充材料层211具有良好的形貌。
采用旋涂（spin on coating）工艺形成所述填充材料层211，在采用旋涂工艺形成所述填充材料层211之后，对所述填充材料层211进行低温烘烤，所述烘烤温度低于150度。采用旋涂工艺形成所述填充材料层211的好处在于：
第一光刻胶层203和第二光刻胶层204在较高温度的条件下，容易产生形变；而本实施例中，在低温条件（低于150度）下形成填充材料层211，防止第一光刻胶层203和第二光刻胶层204产生形变，保证在形成填充材料层211的过程中，第一通孔210和第二通孔209的侧壁形貌保持不变，从而提高形成的填充材料层211的形貌，进而提高后续形成的双重图形化的掩膜的图形质量。
若在高温下形成填充材料层，则所述高温易导致第一光刻胶层和第二光刻胶层产生形变，进而导致第一通孔和第二通孔的形貌产生变化，填充第一通孔和第二通孔的填充材料层形貌发生变化，后续去除第一光刻胶层和第二光刻胶层后，剩余的填充材料层的侧壁与基底表面不垂直且侧壁形貌不规则，从而使得后续形成的双重图形化的掩膜的图形质量差。
需要说明的是，在本发明其他实施例中，第一光刻胶层和第二光刻胶层的材料为含硅材料时，填充材料层的材料为不含硅的含碳材料，其中，碳原子含量大于70%。具体的，所述填充材料层的材料为含碳的抗反射材料、含碳的光刻胶材料或含碳的填孔材料（gapfilling material）。
请参考图7，回刻蚀所述填充材料层211，去除位于第二光刻胶层204表面的填充材料层211，且去除位于第二通孔209（请参考图5）内、以及第二通孔209下方的填充材料层211，直至暴露出掩膜层201表面。
去除上述区域的填充材料层211后，剩余的填充材料层211为双重图形化的掩膜。
所述回刻蚀工艺需满足：对填充材料层211的刻蚀速率大，而对第一光刻胶层203和第二光刻胶层204的刻蚀速率小的要求，从而防止回刻蚀工艺对第一光刻胶层203和第二光刻胶层204造成刻蚀损伤，进而避免暴露出不期望去除区域的填充材料层211，提高回刻蚀后剩余的填充材料层211的图形质量。
本实施例中，所述第一光刻胶层203和第二光刻胶层204的材料为含碳材料，所述填充材料层211的材料为含硅材料。采用反应离子刻蚀进行所述回刻蚀工艺，所述反应离子刻蚀工艺的刻蚀气体包括CxFy或CxHyFz。
作为一个实施例，所述反应离子刻蚀工艺的刻蚀气体包括CF4，所述反应离子刻蚀工艺的工艺参数为：反应气体为H2、N2和CF4，其中，H2流量为100sccm至200sccm，N2流量为10sccm至200sccm，CF4流量为10sccm至100sccm，反应腔室压强为100毫托至1托，腔室温度为200度至350度，射频源功率为100瓦至500瓦。
在本发明其他实施例中，第一光刻胶层和第二光刻胶层的材料为碳硅材料，填充材料层的材料为不含硅的含碳材料；则采用湿法去除工艺或反应离子刻蚀进行所述回刻蚀工艺，所述反应离子刻蚀工艺的刻蚀气体包括O2。
请参考图8，去除第二光刻胶层204和第一光刻胶层203，剩余的填充材料层211为双重图形化的掩膜，剩余的填充材料层211宽度W即为双重图形化的掩膜宽度W。
采用灰化工艺或湿法去除工艺去除所述第二光刻胶层204和第一光刻胶层203。
本实施例中，采用灰化工艺去除所述第二光刻胶层204和第一光刻胶层203，所述灰化工艺的工艺参数为：灰化气体为O2，O2流量为20sccm至200sccm，灰化温度为200度至550度。
本实施例中，第一通孔210宽度W3为第二通孔209宽度W4的3倍，而双重图形化的掩膜宽度W为：第一通孔210宽度W3与第二通孔209宽度W4之差的一半，因此，本实施例形成的双重图形化的掩膜宽度W与第二通孔209宽度W4相同。
在本发明其他实施例中，可以通过改变第一光刻胶层和第二光刻胶层的材料，来改变第一光刻胶层对光的敏感度和第二光刻胶层对光的敏感度的比例关系，进而改变形成的第一通孔和第二通孔的宽度之差，以此改变形成的双重图形化的掩膜的宽度，因此控制形成的双重图形化的掩膜的宽度的方法简单。
本实施例中，由于填充材料层211和第一光刻胶层203以及第二光刻胶层204之间的应力小，填充材料层211的形貌受到应力因素的影响小，避免了填充材料层211由于应力作用而产生形貌变化，使得剩余的填充材料层211的图形质量好；并且，本实施例采用旋涂工艺形成填充材料层211，第一光刻胶层203和第二光刻胶层204的形貌保持不变，进一步避免由于第一光刻胶层203和第二光刻胶层204的形貌而造成填充材料层211形貌发生变化，从而进一步提高形成的填充材料层211的图形质量。
因此，本实施例形成的填充材料层211具有良好的形貌，从而使得回刻蚀后剩余的填充材料层211的图形质量好，提高双重图形化的掩膜的图形质量。
请参考图9，以所述剩余的填充材料层211为掩膜，刻蚀所述掩膜层201，形成图形化的掩膜层201，直至暴露出基底200表面。
采用干法刻蚀工艺刻蚀所述掩膜层201，将双重图形化的掩膜的图形转移到掩膜层201中。
由于本实施例剩余的填充材料层211具有良好的图形质量，因此本发明形成的图形化的掩膜层201也具有良好的图形质量。
综上，本发明提供的技术方案具有以下优点：
首先，在掩膜层表面依次形成第一光刻胶层和第二光刻胶层，且第一光刻胶层对光的敏感度比第二光刻胶层对光的敏感度强；对所述第一光刻胶层和第二光刻胶层进行曝光显影处理，在第一光刻胶层内形成第一通孔，在第二光刻胶层内形成第二通孔，且所述第一通孔宽度大于第二通孔宽度；形成填充满第一通孔和第二通孔的填充材料层；回刻蚀去除第二通孔内、位于第二通孔下方的填充材料层，直至暴露出掩膜层表面；去除第一光刻胶层和第二光刻胶层，剩余的填充材料层为双重图形化的掩膜。本发明提供了一种形成双重图形化的掩膜的方法，并且工艺步骤简单。
其次，本发明采用旋涂工艺形成所述填充材料层，所述旋涂工艺的反应温度低于150度；在形成填充材料层的工艺过程中，由于反应温度较低，防止第一光刻胶层和第二光刻胶层发生形变，本发明第一光刻胶层和第二光刻胶层的形貌保持不变，从而使得第一通孔和第二通孔的形貌保持不变，进而形成具有良好形貌的填充材料层；回刻蚀所述填充材料层后，剩余的填充材料层具有良好的图形质量，因此，本发明形成的双重图形化的掩膜具有良好的图形质量，提高了双重图形化的掩膜与设计目标的一致性。
再次，本发明第一光刻胶层和第二光刻胶层的材料为含碳材料时，填充材料层的材料为含硅的抗反射材料、含硅的光刻胶材料或旋涂玻璃；第一光刻胶层和第二光刻胶层的材料为含硅材料时，填充材料层的材料为含碳的抗反射材料或含碳的光刻胶材料；第一光刻胶层、第二光刻胶层与填充材料层的材料均为有机材料，抑制了填充材料层与第一光刻胶层和第二光刻胶层材料之间的晶格失配，从而减小了填充材料层、第一光刻胶层和第二光刻胶层受到的应力作用，避免填充材料层、第一光刻胶层和第二光刻胶层的形貌发生变化，从而进一步提高形成的填充材料层的形貌，进一步提高形成的双重图形化的掩膜的图形质量。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种双重图形化的形成方法，其特征在于，包括：
提供基底，所述基底表面形成有掩膜层；
依次在所述掩膜层表面形成第一光刻胶层和第二光刻胶层，且所述第一光刻胶层对光的敏感度比第二光刻胶层对光的敏感度强，通过改变第一光刻胶层和第二光刻胶层的材料，来控制形成的掩膜的宽度，根据如下方式来确定第一光刻胶层和第二光刻胶层的材料：根据需要形成的掩膜的宽度，来确定第一光刻胶层对光的敏感度和第二光刻胶层对光的敏感度的比值关系，从而确定第一光刻胶层和第二光刻胶层的材料；
对所述第一光刻胶层和第二光刻胶层进行曝光显影处理，在第一光刻胶层内形成第一通孔，在第二光刻胶层内形成第二通孔，且所述第一通孔的宽度大于第二通孔的宽度；
形成填充满所述第一通孔和第二通孔的填充材料层，所述填充材料层还覆盖于第二光刻胶层表面，且刻蚀工艺对所述填充材料层的刻蚀速率大、而对第一光刻胶层和第二光刻胶层的刻蚀速率小；
回刻蚀所述填充材料层，去除位于第二光刻胶层表面的填充材料层，且去除位于第二通孔内、以及第二通孔下方的填充材料层，直至暴露出掩膜层表面；
去除第二光刻胶层和第一光刻胶层，剩余的填充材料层为双重图形化的掩膜。
2.根据权利要求1所述的双重图形化的形成方法，其特征在于，采用旋涂工艺形成所述填充材料层。
3.根据权利要求2所述的双重图形化的形成方法，其特征在于，采用旋涂工艺形成所述填充材料层之后，对所述填充材料层进行低温烘烤，所述烘烤温度低于150度。
4.根据权利要求1所述的双重图形化的形成方法，其特征在于，所述第一通孔宽度和第二通孔宽度之差的一半为双重图形化的掩膜宽度。
5.根据权利要求1所述的双重图形化的形成方法，其特征在于，所述第一通孔宽度与第二通孔宽度比值为2:1至4:1。
6.根据权利要求1所述的双重图形化的形成方法，其特征在于，所述第一光刻胶层和第二光刻胶层的材料为正光刻胶。
7.根据权利要求1所述的双重图形化的形成方法，其特征在于，所述第一光刻胶层和第二光刻胶层的材料为不含硅的含碳材料，碳原子含量大于70％；所述填充材料层的材料为含硅材料，硅原子含量大于15％。
8.根据权利要求7所述的双重图形化的形成方法，其特征在于，所述填充材料层的材料为含硅的抗反射材料、含硅的光刻胶材料或旋涂玻璃。
9.根据权利要求7所述的双重图形化的形成方法，其特征在于，所述回刻蚀的工艺为反应离子刻蚀。
10.根据权利要求9所述的双重图形化的形成方法，其特征在于，所述反应离子刻蚀工艺的刻蚀气体包括CxFy或CxHYFZ。
11.根据权利要求1所述的双重图形化的形成方法，其特征在于，所述第一光刻胶层和第二光刻胶层的材料为含硅材料，硅原子含量大于15％；所述填充材料层的材料为不含硅的含碳材料，碳原子含量大于70％。
12.根据权利要求11所述的双重图形化的形成方法，其特征在于，所述填充材料层的材料为含碳的抗反射材料、含碳的光刻胶材料或含碳的填孔材料。
13.根据权利要求11所述的双重图形化的形成方法，其特征在于，所述回刻蚀的工艺为反应离子刻蚀。
14.根据权利要求13所述的双重图形化的形成方法，其特征在于，所述反应离子刻蚀工艺的刻蚀气体包括O2。
15.根据权利要求1所述的双重图形化的形成方法，其特征在于，采用灰化工艺或湿法刻蚀工艺去除第二光刻胶层和第一光刻胶层。
16.根据权利要求1所述的双重图形化的形成方法，其特征在于，以同一掩膜版为掩膜，对所述第一光刻胶层和第二光刻胶层进行曝光处理。
17.根据权利要求1所述的双重图形化的形成方法，其特征在于，所述掩膜层为单层结构或多层结构。
18.根据权利要求17所述的双重图形化的形成方法，其特征在于，所述掩膜层为单层结构时，所述掩膜层包括位于基底表面的硬掩膜层；所述掩膜层为多层结构时，所述掩膜层包括位于基底表面的硬掩膜层、以及位于硬掩膜层表面的底部抗反射涂层。
CN201310745809.2A 2013-12-30 2013-12-30 双重图形化的形成方法 Active CN104752170B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310745809.2A CN104752170B (zh) 2013-12-30 2013-12-30 双重图形化的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310745809.2A CN104752170B (zh) 2013-12-30 2013-12-30 双重图形化的形成方法

Publications (2)

Publication Number Publication Date
CN104752170A CN104752170A (zh) 2015-07-01
CN104752170B true CN104752170B (zh) 2017-11-03

Family

ID=53591687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310745809.2A Active CN104752170B (zh) 2013-12-30 2013-12-30 双重图形化的形成方法

Country Status (1)

Country Link
CN (1) CN104752170B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783555B (zh) * 2017-01-03 2019-12-03 京东方科技集团股份有限公司 一种多层膜层图案、多层膜层图案的制作方法及阵列基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988130A (zh) * 2005-12-24 2007-06-27 国际商业机器公司 制备双镶嵌结构的方法
CN102881567A (zh) * 2012-10-22 2013-01-16 上海集成电路研发中心有限公司 一种双重图形化方法
CN103309164A (zh) * 2012-03-09 2013-09-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103365094A (zh) * 2012-04-09 2013-10-23 中芯国际集成电路制造(上海)有限公司 双重光刻胶结构及其处理方法
CN103365092A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 双重光刻胶及其处理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288366B2 (en) * 2003-10-24 2007-10-30 Chartered Semiconductor Manufacturing Ltd. Method for dual damascene patterning with single exposure using tri-tone phase shift mask

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988130A (zh) * 2005-12-24 2007-06-27 国际商业机器公司 制备双镶嵌结构的方法
CN103309164A (zh) * 2012-03-09 2013-09-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103365092A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 双重光刻胶及其处理方法
CN103365094A (zh) * 2012-04-09 2013-10-23 中芯国际集成电路制造(上海)有限公司 双重光刻胶结构及其处理方法
CN102881567A (zh) * 2012-10-22 2013-01-16 上海集成电路研发中心有限公司 一种双重图形化方法

Also Published As

Publication number Publication date
CN104752170A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
US10825690B2 (en) Semiconductor structures
TW201937575A (zh) 半導體製程中之間隔物限定的直接圖案化方法
US9653315B2 (en) Methods of fabricating substrates
TWI554848B (zh) 為半導體裝置形成薄膜圖案的方法及其設備
KR100720481B1 (ko) 반도체 소자의 제조 방법
KR102650776B1 (ko) 반도체 패터닝 및 형성된 구조
US11417526B2 (en) Multiple patterning processes
TW201923834A (zh) 半導體結構的形成方法
KR100685903B1 (ko) 반도체 소자의 제조 방법
CN107731666A (zh) 双重图形化的方法
US9564342B2 (en) Method for controlling etching in pitch doubling
CN108574010B (zh) 半导体结构及其形成方法
CN106935484A (zh) 半导体装置的制造方法
CN111627808B (zh) 半导体结构及其形成方法
CN104752170B (zh) 双重图形化的形成方法
CN106960816B (zh) 双重图形化的方法
TW202002000A (zh) 設計成使線寬粗糙度及線邊緣粗糙度最小化的臨界尺寸修整方法
TWI793908B (zh) 具有埋入字元線的半導體結構的其製備方法
TW202147398A (zh) 半導體裝置的形成方法
US8524608B1 (en) Method for fabricating a patterned structure of a semiconductor device
KR100995829B1 (ko) 반도체 소자 및 그의 제조방법
US7501679B2 (en) Flash memory device and method for fabricating the same
CN104681416B (zh) 半导体器件和栅极的形成方法
CN107785252A (zh) 双重图形化的方法
TWI847701B (zh) 具有抗背濺鍍層的半導體元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant