CN1988130A - 制备双镶嵌结构的方法 - Google Patents

制备双镶嵌结构的方法 Download PDF

Info

Publication number
CN1988130A
CN1988130A CNA2006101444734A CN200610144473A CN1988130A CN 1988130 A CN1988130 A CN 1988130A CN A2006101444734 A CNA2006101444734 A CN A2006101444734A CN 200610144473 A CN200610144473 A CN 200610144473A CN 1988130 A CN1988130 A CN 1988130A
Authority
CN
China
Prior art keywords
photoresist
layer
photoresist layer
light
lamination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101444734A
Other languages
English (en)
Other versions
CN100590842C (zh
Inventor
M·E·科尔伯恩
D·L·戈德法布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1988130A publication Critical patent/CN1988130A/zh
Application granted granted Critical
Publication of CN100590842C publication Critical patent/CN100590842C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094Multilayer resist systems, e.g. planarising layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

一种用于制备双镶嵌结构的方法,所述方法包括:提供包括第一光致抗蚀剂层和第二光致抗蚀剂层的多层光致抗蚀剂叠层,其中每个光致抗蚀剂层具有独特的清晰剂量值;将所述光致抗蚀剂叠层曝露在一个或多个预定光线图形下;以及显像所述光致抗蚀剂层以在所述光致抗蚀剂层中形成多层结构。

Description

制备双镶嵌结构的方法
技术领域
本发明主要涉及超大规模集成(VLSI)或甚大规模集成(ULSI)电路的制备,并且更具体地说,涉及使用多层光致抗蚀剂叠层结合多级曝光来制备双镶嵌结构。
背景技术
超大规模集成(VLSI)或甚大规模集成(ULSI)电路的制备包括使用将半导体芯片中的单独器件相互连接的金属布线。电路的布线互连网络包括两种部件:在芯片内穿过一段距离的线部件,以及将不同层中的线连接在一起的过孔部件。从历史上看,两层均由像二氧化硅(SiO2)或由等离子体增强化学气相淀积(PECVD)所淀积的氟化硅薄膜之类的无机玻璃来制成。
产生这样小规模的布线网络的一种方法被称为图1a-1g中示意性地示出的双镶嵌(DD)工艺。在标准的DD工艺中,如图1a所示,在衬底1-100上形成示为两层的层间电介质(ILD),即过孔级电介质1-110和线级电介质1-120。为了工艺流程描述的清晰,两个层1-110、1-120被分别示出。这两个层可以由相同或不同的绝缘薄膜制成,并且在前一种情况中可以应用为单个整体层。如本领域中所公知的,可选地使用硬掩模层1-130以有助于蚀刻选择性并可以将其用作抛光停止层。
在双镶嵌工艺中,如图1b和1d所示,可以在光致抗蚀剂层1-140中通过光刻确定线1-150和过孔1-170的位置,并且可以使用反应离子蚀刻工艺将其转移到硬掩模1-130和ILD层1-110、1-120中。图1a-1g中示出的工艺顺序被称为“线优先”方法,因为如图1c所示,首先蚀刻容纳线部件的沟槽1-160。参考图1d,在沟槽形成之后,使用光刻在光致抗蚀剂层1-140中确定过孔图形1-170,其在电介质层1-110、1-120中形成以产生过孔开口1-180。
图1e中示出了去除光致抗蚀剂层1-140之后的双镶嵌过孔结构1-190和沟槽结构191。结构1-190、1-191涂覆有导电衬里材料或材料叠层1-200,其可以保护导体金属线和过孔并且可以用作导体与ILD之间的粘合层。然后在构图的衬底表面上使用导电填充材料1-210填充凹槽。填充1-210可以通过电镀铜实现,尽管也可以使用诸如化学气相淀积(CVD)的其他方法和诸如铝或金的其他材料。填充1-210和衬里材料1-200然后被化学-机械抛光(CMP),以便与硬掩模1-130的表面位于同一平面,如图1f所示。
如图1g中所示,将覆盖材料或覆盖薄膜1-220淀积于金属1-210之上,以便钝化暴露的金属表面1-210并用作金属1-210与将淀积在薄膜1-220上的任何附加ILD层之间的扩散阻挡。由PECVD淀积的二氧化硅氮化物、二氧化硅碳化物以及二氧化硅碳氮化物薄膜通常被用作覆盖材料1-220。为器件上互连的每一级重复此工艺顺序。因为由单个抛光步骤确定两个互连部件以形成绝缘体内的导体镶嵌,所以图1a-1g的工艺被称为双镶嵌工艺。
以上用于双镶嵌结构的制造方法通常包括最少两次光刻曝光和两次反应离子蚀刻的步骤,还包括如图1a-1g中示出的那些淀积步骤。通常需要两个光刻步骤。对于每个光刻步骤,可能需要若干反应离子蚀刻步骤来打开任何抗反射涂层、硬掩模叠层以及电介质材料本身。
图2示出了使用多透明度标板在单个灰色(gray tone)光致抗蚀剂中产生多层结构的常规方法。如图2所示,将标板2-90(包括三种材料2-92、2-94、2-96,分别具有为0%、30%、100%的三种不同透明区域)曝露于产生天线状(aerial)图像2-100的单次曝光2-98,以便处于显像的光致抗蚀剂2-102留下具有三种不同厚度2-104、2-106、2-108的多层结构。此工艺在灰色抗蚀剂中采用了涂覆-曝光-显像的顺序。灰色抗蚀剂通常具有线性的厚度-剂量对比曲线。这对标板制备设置了不适当的工艺宽容度响应度。
图3a-3c示出了使用多层抗蚀剂结构在衬底中产生多层结构的常规方法。如图3a所示,将抗蚀剂3-81涂覆在预先显像的抗蚀剂3-71上,然后通过掩模3-83将其曝露在光线3-82下。抗蚀剂3-71、3-81被显像从而在具有要构图的材料3-52的衬底3-51上形成多层结构3-162,如图3b所示。在图3c中,根据本领域中公知的工艺来将多层结构3-162转移到材料3-52中,以产生与最初的多层图形3-162相称的最终结构3-163。此工艺采用了使用两次抗蚀剂的涂覆-曝光-显像-涂覆-曝光-显像的顺序。此工艺需要第一抗蚀剂层3-71和第二抗蚀剂层3-81不相混合,并且为了在第一抗蚀剂层3-71中预先成像的图形的底部实现完全显像,需要第二抗蚀剂层3-81具有极好的抗蚀剂对比度和分解特性。在顺序地涂覆、曝光和显像抗蚀剂时,此工艺需要两个掩模。它仅减少了工艺的一个蚀刻步骤,但却增加了再加工的复杂度。
发明内容
文中所描述的本发明的示例性实施例主要包括使用N级标板和N级光致抗蚀剂叠层来制备多层结构的方法,并且更具体地说,是使用N级标板和N级光致抗蚀剂叠层来制备双镶嵌结构的方法。
根据本发明的一个方面,提供了一种用于制备双镶嵌结构的方法,所述方法包括:提供光致抗蚀剂叠层,所述光致抗蚀剂叠层包括在半导体衬底上形成的多个光致抗蚀剂层,其中每个光致抗蚀剂层都具有独特的清晰剂量(dose-to-clear)值;将所述光致抗蚀剂叠层曝露在第一预定光线图形下;以及显像所述光致抗蚀剂层以在光致抗蚀剂层中形成多层结构。
在本发明的另一方面,所述方法还包括将所述多层结构转移到所述半导体衬底的层间电介质层中。
在本发明的另一方面,所述光致抗蚀剂叠层还包括顶部抗反射层和底部抗反射层。
在本发明的另一方面,每个所述光致抗蚀剂层都对相同波长的光线敏感,每个所述光致抗蚀剂层都具有不同的独特的清晰剂量值,并且所述第一预定光线图形包括所述相同波长的光线。
在本发明的另一方面,所述第一预定光线图形包括包含线间距图形和过孔图形的图像。
在本发明的另一方面,所述方法还包括提供具有多个独特透明度区域的标板,其中曝露所述光致抗蚀剂叠层包括将光线通过所述标板以产生所述第一预定光线图形。
在本发明的另一方面,所述标板包括光学邻近校正图形、辅助部件以及相移图形中的一个或多个。
在本发明的另一方面,所述光致抗蚀剂层是不相混合的。
在本发明的另一方面,所述光致抗蚀剂层是正性抗蚀剂,并且其中每个光致抗蚀剂层的阈值曝光剂量从顶部光致抗蚀剂层到底部光致抗蚀剂层单调地递增,其中所述顶部光致抗蚀剂层最靠近光源。
在本发明的另一方面,所述光致抗蚀剂层是负性抗蚀剂,并且其中每个光致抗蚀剂层的阈值曝光剂量从顶部光致抗蚀剂层到底部光致抗蚀剂层单调地递减,其中所述顶部光致抗蚀剂层最靠近光源。
在本发明的另一方面,每个所述光致抗蚀剂层对不同波长的光线敏感,并且还包括将所述光致抗蚀剂叠层曝露在多个预定光线图形下,其中每个光线图形包括所述不同光线波长中的一个波长的光线。
根据本发明的另一方面,提供了一种用于制备双镶嵌结构的系统,所述系统包括:光致抗蚀剂叠层,所述光致抗蚀剂叠层包括在半导体衬底上形成的多个光致抗蚀剂层,其中每个光致抗蚀剂层都具有独特的清晰剂量值;以及标板,所述标板具有多个独特透明度区域,其中光线通过所述标板以将所述光致抗蚀剂叠层曝露于包括线间距图形和过孔图形的预定光线图形。
根据本发明的另一方面,提供了一种用于制备双镶嵌结构的方法,所述方法包括:提供包括第一光致抗蚀剂层的光致抗蚀剂叠层,所述第一光致抗蚀剂层在半导体衬底的顶部上形成的第二光致抗蚀剂层的顶部之上,其中所述第一光致抗蚀剂层对第一波长的光线敏感并且所述第二光致抗蚀剂层对第二波长的光线敏感;将所述光致抗蚀剂叠层曝露在包括所述第一波长的光线的第一预定图形下;将所述光致抗蚀剂叠层曝露在包括所述第二波长的光线的第二预定图形下;以及显像所述光致抗蚀剂层以在所述光致抗蚀剂层中形成多层结构。
在本发明的另一方面,所述方法还包括将所述多层结构转移到所述半导体衬底的层间电介质层中,其中所述层间电介质层在所述第二光致抗蚀剂层之下。
在本发明的另一方面,所述第一和第二预定光线图形形成包括线间距图形和过孔图形的图像。
在本发明的另一方面,所述方法还包括:在所述第一和第二光致抗蚀剂层之间提供不透明层;在所述曝露于所述第一预定光线图形之后,将所述不透明层曝露在覆盖曝光之下以便使所述不透明层变得透明。
根据本发明的另一方面,提供了一种用于制备双镶嵌结构的方法,所述方法包括:提供包括第一光致抗蚀剂层的光致抗蚀剂叠层,所述第一光致抗蚀剂层在半导体衬底的顶部上形成的第二光致抗蚀剂层的顶部之上,其中所述第一和第二光致抗蚀剂层对相同波长的光线敏感,并且所述第一和第二光致抗蚀剂层各自具有不同的独特的清晰剂量值;将所述光致抗蚀剂叠层曝露在包括所述波长的光线的第一预定光线图形下;以及显像所述光致抗蚀剂层以在所述光致抗蚀剂层中形成多层结构。
在本发明的另一方面,所述方法还包括将所述多层结构转移到所述半导体衬底的层间电介质层中,其中所述层间电介质层在所述第二光致抗蚀剂层之下。
在本发明的另一方面,所述第一光致抗蚀剂层和所述第二光致抗蚀剂层具有显著不同的曝光敏感度,并且其中提供第一掩模以产生所述第一预定光线图形;并且还包括:将所述光致抗蚀剂叠层曝露在具有与所述第一预定图形显著不同的强度的第二预定光线图形下;使用第二掩模来产生所述第二预定图形。
在本发明的另一方面,所述第二光致抗蚀剂层是线级抗蚀剂,并且还包括在所述曝光之后除去(bleaching)所述第二光致抗蚀剂层。
在本发明的另一方面,所述方法还包括:在所述第一和第二光致抗蚀剂层之间提供不透明层;在所述曝露于所述第一预定光线图形之后,将所述不透明层曝露在覆盖曝光之下以便使所述不透明层变得透明;以及将所述光致抗蚀剂叠层曝露在第二预定光线图形下。
在本发明的另一方面,所述方法还包括提供具有不透明区域、半透明区域以及开口区域的标板,其中光线通过所述标板以便将所述光致抗蚀剂叠层曝露在所述第一预定光线图形下。
在本发明的另一方面,所述光致抗蚀剂层是正性抗蚀剂,并且其中所述第二光致抗蚀剂层的阈值曝光剂量大于所述第一光致抗蚀剂层。
在本发明的另一方面,所述光致抗蚀剂层是负性抗蚀剂,并且其中所述第二光致抗蚀剂层的阈值曝光剂量小于所述第一光致抗蚀剂层。
在本发明的另一方面,所述第一预定光线图形形成包括线间距图形和过孔图形的图像。
附图说明
图1a-1g示出了常规的双镶嵌制备工艺;
图2示出了使用单一抗蚀剂的常规双层成像工艺;
图3a-3c示出了使用两次涂覆、两次曝光以及两次显像顺序的常规双层成像工艺;
图4a-4e是示出根据本发明的示例性实施例的光刻工艺的示意图;
图5a-5d是示出根据本发明的另一示例性实施例的光刻工艺的示意图;
图6a-6b是示出根据本发明的另一示例性实施例的光刻工艺的示意图。
具体实施方式
文中所描述的本发明的示例性实施例主要包括使用N级标板和N级抗蚀剂涂覆产生双镶嵌的方法。尽管存在许多可能的实施例,但是此处详述了子集。为了清楚起见,文中并未详细描述本领域技术人员所公知的实际实现的全部特征。
根据本发明的实施例,利用不同光刻光致抗蚀剂的光学特性。通常,短波长光致抗蚀剂在较短的和较长的波长均是透明的,而长波长光致抗蚀剂在较短波长趋向于是吸收的。例如,酚醛树脂在248纳米处是相对透明的,但是在193纳米处是吸收的,而基于降冰片烯(norborene-based)的抗蚀剂在248纳米和193纳米处都趋向于是透明的。许多可用作光致抗蚀剂层的材料都具有可调整的吸收峰。一个实例是类似于蒽的发色团,它可以使峰值吸收率调整为小于400纳米。蒽在365纳米的区域内会强吸收并且也可在诸如193纳米的较短波长处吸收。
根据本发明的另一实施例,利用不同光刻光致抗蚀剂的清晰剂量值。清晰剂量值是对光致抗蚀剂完全显像所需的曝光量的度量。具有独特的清晰剂量响应的材料通常将具有陡峭的曝光-显像曲线,并且对于少于清晰剂量值的曝光将不会形成潜像。可以通过一个或多个以下项来调整抗蚀剂的敏感度:光酸浓度的差异、基底填料(base loading)的差异、聚合物结构的差异、分解机制的差异、分解抑制剂的数量或有效性的差异,以及在负性抗蚀剂的情况下,交联剂浓度的差异。
依照本发明实施例的多层标板将能够投射与双镶嵌结构中的线间距和过孔图形相称的天线状图像。如本领域中公知的,这样的多层标板将包括光学邻近校正图形、辅助部件,以及相移图形中的一个或多个。
图4a-4e是示出根据本发明的示例性实施例的光刻工艺的示意图。更具体地说,图4a-4e中示出的光刻工艺采用了两次涂覆、两次曝光,以及单次显像的顺序,其相对于图3a-3d中所示的光刻工艺将工艺减少了一个步骤。通过采用具有独特的清晰剂量值而不是连续的灰色对比度曲线的多层光致抗蚀剂叠层,图4a-4e中示出的工艺相对于图2中所示的工艺改进了工艺宽容度。为了清楚起见,图4a-4e没有示出可选的中间层,所述中间层可用于诸如混合之类的相容性问题以及潜像分布增强。
现在参考图4a,示出的半导体器件4-99包括涂覆有层间电介质(ILD)4-110的衬底4-100以及含有对第一波长的光线敏感的第一光致抗蚀剂4-120和对第二波长的光线敏感的第二光致抗蚀剂4-130的光致抗蚀剂叠层。在本发明的一个实施例中,第一光致抗蚀剂4-120是248纳米的抗蚀剂并且第二光致抗蚀剂4-130是193纳米的抗蚀剂。这些波长敏感性是示例性的,并且其他波长敏感性的光致抗蚀剂也在本发明实施例的范围之内。
现在参考图4b,使用第二波长的光线将器件4-99曝露在投射图像4-140下。光线投射到第二光致抗蚀剂4-130中但被在相对较薄的层中的第一光致抗蚀剂4-120吸收。在第二光致抗蚀剂4-130是193纳米的抗蚀剂的实施例中,所述光线将是193纳米的波长。现在参考图4c,第二投射的第一波长的光线图形4-150可以穿透第二光致抗蚀剂4-130的已曝光部分并且进入第一光致抗蚀剂4-120中,在第一光致抗蚀剂4-120中产生类似的潜像。在第一光致抗蚀剂4-120是248纳米的抗蚀剂的实施例中,所述光线将是248纳米的波长。
在进行短暂的曝光后烘培之后,投射光线的潜像将产生使得层4-120、4-130内的区域4-190可在显像剂中溶解的化学反应,如图4d中所示。然后可以以单个步骤在常规显像剂中显像两个光致抗蚀剂层4-120、4-130,以便在抗蚀剂中形成如图4e所示的双镶嵌图形4-200。根据本发明的一个实施例的典型显像剂是0.26M富含水的显像剂,虽然也可以采用本领域中公知的其他显像剂。然后可以使用公知的方法将得到的图形4-200转移到下面的层间电介质4-110或其他用于需要多层结构的其他应用的材料(未示出)中。可选地,如果光致抗蚀剂4-120、4-130满足标准的电介质的要求,则此双镶嵌图像将是最终的结构。
图5a-5d是示出根据本发明的另一示例性实施例的光刻工艺的示意图。更具体地说,图5a-5d中所示的光刻工艺采用了使用两次涂覆、单次曝光以及单次显像顺序的两层叠层。此外,图5a-5d中所示的工艺相比于图2所示的工艺中使用的灰色成像具有改进的工艺宽容度,并且相对于图3a-3d中所示的光刻工艺少了两个工艺步骤。
参考图5a,半导体器件5-99包括衬底5-100,其上淀积了ILD5-110,并且所述ILD5-110涂覆有包括第一光致抗蚀剂5-120和第二光致抗蚀剂5-130的光致抗蚀剂叠层。光致抗蚀剂5-120和5-130对相同的波长敏感但具有不同的、独特的清晰剂量值。如图5b所示,标板5-140包括不透明区域5-160、半透明区域5-170以及开口区域5-150。当光线被投射通过标板时,将观察到强度分布5-180。如图5c所示,此分布被投射到双层抗蚀剂叠层5-120、5-130中,产生可显像抗蚀剂的区域5-190。区域5-190可能需要曝光后烘培以便发生显像。在显像时就形成了双镶嵌图形5-200,如图5d所示。此外,然后可以使用公知的方法将此图形5-200转移到下面的ILD5-110中。可选地,如果抗蚀剂5-120、5-130可以被用作电介质层,则此双镶嵌图形5-200将是最终的结构。
参考图5a-5d描述的针对两级示出的方法可以被扩展到N级图形的形成。图6a-6b是示出根据本发明的另一示例性实施例的光刻工艺的示意图。更具体地说,图6a-6b中示出的光刻工艺是使用N次涂覆、单次曝光以及单次显像顺序的N级成像工艺。
图6a示出了包括涂覆在ILD6-110和衬底6-100上的N层光致抗蚀剂叠层6-120的半导体器件6-99。叠层6-120中的每个层对相同的波长敏感但具有不同的、独特的清晰剂量值。另外,叠层6-120中标为k=1,…,N的每个层应在它上面的和下面的层中不相混合。例如,在图6a中,光致抗蚀剂层k=1在涂覆在它上面的光致抗蚀剂层k=2中不相混合,并且在它下面的电介质6-110或衬底6-100中也不相混合。同样地,在图6a中,光致抗蚀剂叠层6-120中的第i层在涂覆在它上面的第i+1层中不相混合并且在涂覆在它下面的第i-1层中也不相混合。在光致抗蚀剂叠层6-120中的第i-1和第i+1层之间的可混合性并不代表构造多层半导体器件6-99的阻碍。
具有多个独特透明区域的多层标板6-140可用于将如图6b中所示的多层天线状图像分布6-180投射到光致抗蚀剂叠层6-120上。可以通过如所示出的那样显像来形成多层抗蚀剂图形6-200。此外,可以将此图形6-200转移到下面的ILD6-110中。可选地,如果光致抗蚀剂6-120满足标准的电介质的要求,则此双镶嵌图形6-200将是最终的结构。
图6a-6b所代表的实施例假设使用正性抗蚀剂系统的实现。注意对于正性抗蚀剂系统,上面的层(即,那些较靠近光源的层)应对光线更敏感,而对于负性抗蚀剂系统,情况相反。
在本发明的另一示例性实施例中,图5a-5d中示出的方法可被改变为其中提供两层光致抗蚀剂叠层,在该光致抗蚀剂叠层中,顶层和底层对相同波长的光线敏感,但是作为第一次曝光或第一次应用后烘培的结果,顶层除去,变得较少吸收。在此实施例中,线级曝光应首先被曝露,接着是导致除去的工艺,例如曝光或曝光后烘培。
在本发明的另一示例性实施例中,图4a-4e或图5a-5d中示出的方法可以被改变为其中可以采用对无图形覆盖曝光敏感的除去层。光化学除去是基于偶氮萘醌(DNQ)的i-线(i-line)抗蚀剂中经常使用的普遍现象。在此实施例中,层是不透明的,直到发生导致透射期望波长的化学转换。例如,可以将层置于第一光致抗蚀剂与第二光致抗蚀剂之间以防止下面的光致抗蚀剂曝光上面的光致抗蚀剂,直到发生转换过程为止。一旦介于中间的层已变得透明,就可以曝露下面的光致抗蚀剂。
根据本发明的另一示例性实施例,光致抗蚀剂包括光成像层间电介质。例如,如果图4a-4b中所示的光致抗蚀剂能够作为层间电介质实现,则显像之后的抗蚀剂图形中的形貌将是双镶嵌结构的形貌,在其内部可以根据本领域中公知的工艺来淀积金属。通过消除将所述结构反应离子蚀刻转移到传统的非光成像层间电介质中的需要,可以增强根据本发明的实施例的多层多次曝光工艺的所有优点。
本发明的另一实施例包括图4a-6b中所示的方法的置换。这些方法使用线优先、过孔优先和/或混合色调的光致抗蚀剂的组合。使用单一波长、两层掩模和两次曝光,具有显著不同的敏感度的光致抗蚀剂也可以用于产生类似于图4e中示出的结构。在i-线(365纳米)的光致抗蚀剂或g-线(412纳米)的光致抗蚀剂上使用248纳米的光致抗蚀剂也可以实现图4a-4e中所示的实施例。使用具有不同波长敏感度的光致抗蚀剂层也可以实现图6a-6b中所示的实施例,其中光致抗蚀剂叠层6-120将被曝露在多个与光致抗蚀剂层的敏感度对应的波长的光线图形下。可以采用中间层来优化总体结构,并且可以包括其他层来改进工艺宽容度,例如顶部抗反射层或底部抗反射层。为了清楚起见,附图中没有示出这些附加的层。
在所有上面描述的示例性实施例中,一旦诸如4-200、5-200、6-200之类的抗蚀剂图形被转移到电介质4-110、5-110、6-110中,就可以根据公知的方法使用诸如钽、钌、钨和TaN等常规衬里以及诸如铜之类的导电籽晶层来对由抗蚀剂图形在电介质4-110、5-110、6-110中形成的结构加衬。可以使用铜来电镀在电介质4-110、5-110、6-110中形成的结构并将其抛光以露出双镶嵌互连结构。
备选地,如果已显像的抗蚀剂图形4-200、5-200、6-200可以用作电介质,或者如果光致抗蚀剂叠层不包括ILD,则可以将通过显像形成的抗蚀剂图形转移到诸如铝、铜、银或其合金之类的金属中以形成结构。可以将电介质淀积在由此形成的结构之上并将其抛光以露出金属的互连结构。
根据以上披露的本发明实施例的工艺应用的实例包括衍射光栅、微流体阵列和光通信结构,包括但不限于波分复用器、波分去复用器、波长路由器、波长选择器以及波导器。
文中所描述的这些特定实施例说明了多级、多波长方法的多面性和灵活性。此外,通过采用单次显像步骤,可以减轻特定级的聚焦深度和平面化。
以上所公开的特定实施例仅是示例性的,并不包括将对本领域的技术人员显而易见的所有可行的置换。可以以对受益于本文的教导的本领域技术人员显而易见的不同但等效的方式来修改和实施本发明。此外,除了如以下权利要求中所描述的,并未旨在对文中所示的构造或设计的细节进行限制。因此,显而易见的是可以更改或修改以上公开的特定实施例,并且所有此类改变都被看作在本发明的范围和精神之内。因此,在下面的权利要求中提出了文中所寻求的保护。

Claims (26)

1.一种用于制备双镶嵌结构的方法,所述方法包括:
提供光致抗蚀剂叠层,所述光致抗蚀剂叠层包括在半导体衬底上形成的多个光致抗蚀剂层,其中每个光致抗蚀剂层都具有独特的清晰剂量值;
将所述光致抗蚀剂叠层曝露在第一预定光线图形下;以及
显像所述光致抗蚀剂层以在所述光致抗蚀剂层中形成多层结构。
2.根据权利要求1所述的方法,还包括将所述多层结构转移到所述半导体衬底的层间电介质层中。
3.根据权利要求1所述的方法,其中所述光致抗蚀剂叠层还包括顶部抗反射层和底部抗反射层。
4.根据权利要求1所述的方法,其中每个所述光致抗蚀剂层都对相同波长的光线敏感,每个所述光致抗蚀剂层都具有不同的独特的清晰剂量值,并且所述第一预定光线图形包括所述相同波长的光线。
5.根据权利要求1所述的方法,其中所述第一预定光线图形包括包含线间距图形和过孔图形的图像。
6.根据权利要求5所述的方法,还包括提供具有多个独特透明度区域的标板,其中曝露所述光致抗蚀剂叠层包括将光线通过所述标板以产生所述第一预定光线图形。
7.根据权利要求6所述的方法,其中所述标板包括光学邻近校正图形、辅助部件以及相移图形中的一个或多个。
8.根据权利要求1所述的方法,其中所述光致抗蚀剂层是不相混合的。
9.根据权利要求1所述的方法,其中所述光致抗蚀剂层是正性抗蚀剂,并且其中每个光致抗蚀剂层的阈值曝光剂量从顶部光致抗蚀剂层到底部光致抗蚀剂层单调地递增,其中所述顶部光致抗蚀剂层最靠近光源。
10.根据权利要求1所述的方法,其中所述光致抗蚀剂层是负性抗蚀剂,并且其中每个光致抗蚀剂层的阈值曝光剂量从顶部光致抗蚀剂层到底部光致抗蚀剂层单调地递减,其中所述顶部光致抗蚀剂层最靠近光源。
11.根据权利要求1所述的方法,其中每个所述光致抗蚀剂层对不同波长的光线敏感,并且还包括将所述光致抗蚀剂叠层曝露在多个预定光线图形下,其中每个光线图形包括所述不同光线波长中的一个波长的光线。
12.一种用于制备双镶嵌结构的系统,所述系统包括具有多个独特透明度区域的标板,其中通过所述标板的光线形成包括线间距图形和过孔图形的预定光线图形。
13.根据权利要求12所述的系统,还包括光致抗蚀剂叠层,所述光致抗蚀剂叠层包括在半导体衬底上形成的多个光致抗蚀剂层,其中每个光致抗蚀剂层都具有独特的清晰剂量值,并且其中将所述光致抗蚀剂叠层曝露在通过所述标板的所述预定光线图形下,以便在所述光致抗蚀剂层中形成所述线间距图形和过孔图形的潜像。
14.一种用于制备双镶嵌结构的方法,所述方法包括:
提供包括第一光致抗蚀剂层的光致抗蚀剂叠层,所述第一光致抗蚀剂层在半导体衬底的顶部上形成的第二光致抗蚀剂层的顶部之上,其中所述第一光致抗蚀剂层对第一波长的光线敏感并且所述第二光致抗蚀剂层对第二波长的光线敏感;
将所述光致抗蚀剂叠层曝露在包括所述第一波长的光线的第一预定图形下;
将所述光致抗蚀剂叠层曝露在包括所述第二波长的光线的第二预定图形下;以及
显像所述光致抗蚀剂层以在所述光致抗蚀剂层中形成多层结构。
15.根据权利要求14所述的方法,还包括将所述多层结构转移到所述半导体衬底的层间电介质层中,其中所述层间电介质层在所述第二光致抗蚀剂层之下。
16.根据权利要求14所述的方法,其中所述第一和第二预定光线图形形成包括线间距图形和过孔图形的图像。
17.根据权利要求14所述的方法,还包括:在所述第一和第二光致抗蚀剂层之间提供不透明层;在所述曝露于所述第一预定光线图形之后,将所述不透明层曝露在覆盖曝光之下以便使所述不透明层变得透明。
18.一种用于制备双镶嵌结构的方法,所述方法包括:
提供包括第一光致抗蚀剂层的光致抗蚀剂叠层,所述第一光致抗蚀剂层在半导体衬底的顶部上形成的第二光致抗蚀剂层的顶部之上,其中所述第一和第二光致抗蚀剂层对相同波长的光线敏感,并且所述第一和第二光致抗蚀剂层各自具有不同的独特的清晰剂量值;
将所述光致抗蚀剂叠层曝露在包括所述波长的光线的第一预定光线图形下;以及
显像所述光致抗蚀剂层以在所述光致抗蚀剂层中形成多层结构。
19.根据权利要求18所述的方法,还包括将所述多层结构转移到所述半导体衬底的层间电介质层中,其中所述层间电介质层在所述第二光致抗蚀剂层之下。
20.根据权利要求18所述的方法,其中所述第一光致抗蚀剂层和所述第二光致抗蚀剂层具有显著不同的曝光敏感度,并且其中提供第一掩模以产生所述第一预定光线图形;并且还包括:将所述光致抗蚀剂叠层曝露在具有与所述第一预定图形显著不同的强度的第二预定光线图形下;使用第二掩模来产生所述第二预定图形。
21.根据权利要求18所述的方法,其中所述第二光致抗蚀剂层是线级抗蚀剂,并且还包括在所述曝光之后除去所述第二光致抗蚀剂层。
22.根据权利要求18所述的方法,还包括在所述第一和第二光致抗蚀剂层之间提供不透明层;在所述曝露于所述第一预定光线图形之后,将所述不透明层曝露在覆盖曝光之下以便使所述不透明层变得透明;以及将所述光致抗蚀剂叠层曝露在第二预定光线图形下。
23.根据权利要求18所述的方法,还包括提供具有不透明区域、半透明区域以及开口区域的标板,其中光线通过所述标板以便将所述光致抗蚀剂叠层曝露在所述第一预定光线图形下。
24.根据权利要求18所述的方法,其中所述光致抗蚀剂层是正性抗蚀剂,并且其中所述第二光致抗蚀剂层的阈值曝光剂量大于所述第一光致抗蚀剂层。
25.根据权利要求18所述的方法,其中所述光致抗蚀剂层是负性抗蚀剂,并且其中所述第二光致抗蚀剂层的阈值曝光剂量小于所述第一光致抗蚀剂层。
26.根据权利要求18所述的方法,其中所述第一预定光线图形形成包括线间距图形和过孔图形的图像。
CN200610144473A 2005-12-24 2006-11-08 制备双镶嵌结构的方法 Expired - Fee Related CN100590842C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/317,089 2005-12-24
US11/317,089 US7579137B2 (en) 2005-12-24 2005-12-24 Method for fabricating dual damascene structures

Publications (2)

Publication Number Publication Date
CN1988130A true CN1988130A (zh) 2007-06-27
CN100590842C CN100590842C (zh) 2010-02-17

Family

ID=38184857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610144473A Expired - Fee Related CN100590842C (zh) 2005-12-24 2006-11-08 制备双镶嵌结构的方法

Country Status (3)

Country Link
US (2) US7579137B2 (zh)
JP (1) JP5379346B2 (zh)
CN (1) CN100590842C (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750884A (zh) * 2008-12-19 2010-06-23 通用汽车环球科技运作公司 具有不同敏感度的分层辐射敏感材料
CN101876793A (zh) * 2009-04-28 2010-11-03 国际商业机器公司 形成包括屏蔽区的形状阵列的图形的方法
CN102903629A (zh) * 2011-07-27 2013-01-30 台湾积体电路制造股份有限公司 光敏化合物梯度光刻胶
CN104155844A (zh) * 2013-05-14 2014-11-19 台湾积体电路制造股份有限公司 利用单次曝光形成多层图案的具有三种状态的光掩模
CN104155846A (zh) * 2013-05-14 2014-11-19 台湾积体电路制造股份有限公司 采用单次曝光限定多层图案的方法
CN104671191A (zh) * 2013-11-27 2015-06-03 北京嘉岳同乐极电子有限公司 微纳结构及其制作方法
CN104752170A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 双重图形化的形成方法
CN105190870A (zh) * 2013-03-19 2015-12-23 友立材料株式会社 半导体元件搭载用基板的制造方法
CN106468859A (zh) * 2015-08-21 2017-03-01 台湾积体电路制造股份有限公司 用以使用二次曝光界定多个层图案的方法
US9601348B2 (en) 2014-03-13 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
CN106887388A (zh) * 2017-02-14 2017-06-23 上海华虹宏力半导体制造有限公司 金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7056916B2 (en) * 2002-11-15 2006-06-06 Boehringer Ingelheim Pharma Gmbh & Co. Kg Medicaments for the treatment of chronic obstructive pulmonary disease
US20050255050A1 (en) * 2004-05-14 2005-11-17 Boehringer Ingelheim International Gmbh Powder formulations for inhalation, comprising enantiomerically pure beta agonists
US7220742B2 (en) 2004-05-14 2007-05-22 Boehringer Ingelheim International Gmbh Enantiomerically pure beta agonists, process for the manufacture thereof and use thereof as medicaments
MX2008001976A (es) * 2005-08-15 2008-03-25 Boehringer Ingelheim Int Procedimiento para la preparacion de betamimeticos.
TW200728929A (en) * 2006-01-27 2007-08-01 Nanya Technology Corp Exposure method of forming three dimensional lithographic pattern
US7867693B1 (en) * 2006-03-03 2011-01-11 Kla-Tencor Technologies Corp. Methods for forming device structures on a wafer
US7636135B2 (en) * 2006-09-11 2009-12-22 Beijing Boe Optoelectronics Technology Co., Ltd TFT-LCD array substrate and method for manufacturing the same
US7883835B2 (en) * 2006-09-22 2011-02-08 Tokyo Electron Limited Method for double patterning a thin film
US20080073321A1 (en) * 2006-09-22 2008-03-27 Tokyo Electron Limited Method of patterning an anti-reflective coating by partial etching
US7858293B2 (en) * 2006-09-22 2010-12-28 Tokyo Electron Limited Method for double imaging a developable anti-reflective coating
US7811747B2 (en) * 2006-09-22 2010-10-12 Tokyo Electron Limited Method of patterning an anti-reflective coating by partial developing
US7862985B2 (en) * 2006-09-22 2011-01-04 Tokyo Electron Limited Method for double patterning a developable anti-reflective coating
US7767386B2 (en) * 2007-01-15 2010-08-03 Tokyo Electron Limited Method of patterning an organic planarization layer
US7932017B2 (en) * 2007-01-15 2011-04-26 Tokyo Electron Limited Method of double patterning a thin film using a developable anti-reflective coating and a developable organic planarization layer
US20080318153A1 (en) * 2007-06-19 2008-12-25 Qimonda Ag Photosensitive layer stack
US20090162797A1 (en) * 2007-12-19 2009-06-25 Canon Kabushiki Kaisha Method of manufacturing liquid ejection head
US20110031650A1 (en) * 2009-08-04 2011-02-10 Molecular Imprints, Inc. Adjacent Field Alignment
EP2284610A1 (en) * 2009-08-14 2011-02-16 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO A method of fabricating an imprinted substrate having regions with modified wettability
JP5440071B2 (ja) * 2009-09-28 2014-03-12 凸版印刷株式会社 パターン形成方法、パターン形成体
JP2011081326A (ja) * 2009-10-10 2011-04-21 Hoya Corp 多階調フォトマスクの製造方法及び多階調フォトマスク用ブランク、並びに電子デバイスの製造方法
US8536031B2 (en) * 2010-02-19 2013-09-17 International Business Machines Corporation Method of fabricating dual damascene structures using a multilevel multiple exposure patterning scheme
JP5561192B2 (ja) * 2010-02-26 2014-07-30 信越化学工業株式会社 高分子化合物及びこれを用いた化学増幅ポジ型レジスト組成物並びにパターン形成方法
JP5349404B2 (ja) * 2010-05-28 2013-11-20 株式会社東芝 パターン形成方法
JP5505371B2 (ja) 2010-06-01 2014-05-28 信越化学工業株式会社 高分子化合物、化学増幅ポジ型レジスト材料、及びパターン形成方法
JP5278406B2 (ja) * 2010-11-02 2013-09-04 信越化学工業株式会社 パターン形成方法
JP5601309B2 (ja) 2010-11-29 2014-10-08 信越化学工業株式会社 ポジ型レジスト材料並びにこれを用いたパターン形成方法
JP2012208350A (ja) * 2011-03-30 2012-10-25 Lapis Semiconductor Co Ltd レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法
JP5601286B2 (ja) 2011-07-25 2014-10-08 信越化学工業株式会社 レジスト材料及びこれを用いたパターン形成方法
US8455312B2 (en) * 2011-09-12 2013-06-04 Cindy X. Qiu Fabrication methods for T-gate and inverted L-gate structure for high frequency devices and circuits
US8647991B1 (en) * 2012-07-30 2014-02-11 United Microelectronics Corp. Method for forming dual damascene opening
JP5988151B2 (ja) * 2012-08-31 2016-09-07 学校法人関東学院 3次元多層構造体の製造方法
JP2013169001A (ja) * 2013-05-02 2013-08-29 Fujitsu Ltd 線路導体の製造方法
KR102215782B1 (ko) 2013-12-16 2021-02-17 삼성디스플레이 주식회사 표시기판의 제조방법 및 이를 이용한 표시장치의 제조방법
JP6296972B2 (ja) 2014-02-17 2018-03-20 富士フイルム株式会社 パターン形成方法、エッチング方法、及び、電子デバイスの製造方法
KR20150100046A (ko) * 2014-02-24 2015-09-02 삼성전자주식회사 절연막 구조물 형성 방법 및 이를 이용한 금속 배선 제조 방법
JP6681165B2 (ja) * 2014-12-27 2020-04-15 マクセルホールディングス株式会社 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
JP6427452B2 (ja) * 2015-03-30 2018-11-21 株式会社Screenホールディングス 露光データ生成方法、製造方法、露光データ生成装置、露光データ生成プログラム、および、製造システム
DE102016217929A1 (de) * 2016-09-20 2018-03-22 Carl Zeiss Smt Gmbh Projektionsbelichtungsverfahren und Projektionsbelichtungsanlage für die Mikrolithographie
US11764062B2 (en) * 2017-11-13 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
US10914954B2 (en) * 2018-08-03 2021-02-09 Facebook Technologies, Llc Rainbow reduction for waveguide displays
JP7270506B2 (ja) * 2019-05-14 2023-05-10 富士フイルム株式会社 パターン形成方法、回路基板の製造方法、電子デバイス、転写材料、及び積層体
US20210247691A1 (en) * 2020-02-12 2021-08-12 Hutchinson Technology Incorporated Method For Forming Components Without Adding Tabs During Etching
WO2023076222A1 (en) * 2021-10-26 2023-05-04 Geminatio Inc. Local shadow masking for multi-color exposures

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58204532A (ja) * 1982-05-24 1983-11-29 Hitachi Ltd パタ−ン形成方法
JPS62276552A (ja) * 1986-05-26 1987-12-01 Hitachi Micro Comput Eng Ltd パタ−ン形成用マスク及びそれを用いた電子装置の製造方法
JPS6318351A (ja) * 1986-07-11 1988-01-26 Hitachi Micro Comput Eng Ltd パタ−ン形成用マスク
JPH02124574A (ja) * 1987-10-20 1990-05-11 Matsushita Electric Ind Co Ltd パターン形成方法
JPH02268416A (ja) * 1989-04-11 1990-11-02 Matsushita Electron Corp 半導体装置の製造方法及びそれに使用するフオトマスク
JPH03223760A (ja) * 1990-01-29 1991-10-02 Mitsubishi Electric Corp レジストパターン形成方法
JPH0553322A (ja) * 1991-08-22 1993-03-05 Kawasaki Steel Corp パターン形成方法
JPH0566568A (ja) * 1991-09-06 1993-03-19 Kawasaki Steel Corp 多重コントラストレジストパターンの製造方法、及び多層レジスト
JP2723405B2 (ja) * 1991-11-12 1998-03-09 松下電器産業株式会社 微細電極の形成方法
JPH05275316A (ja) * 1992-03-30 1993-10-22 Oki Electric Ind Co Ltd レジストパターン形成方法
US5288660A (en) * 1993-02-01 1994-02-22 Avantek, Inc. Method for forming self-aligned t-shaped transistor electrode
JPH07135170A (ja) * 1994-04-20 1995-05-23 Hitachi Ltd 半導体装置の製造方法
JPH09146259A (ja) * 1995-08-29 1997-06-06 Ricoh Opt Ind Co Ltd グラデーションマスクとその製造方法およびグラデーションマスクを用いた特殊表面形状の創成方法
JP2000012541A (ja) * 1998-06-19 2000-01-14 Toshiba Corp 半導体装置の製造方法
JP2000199968A (ja) * 1999-01-06 2000-07-18 Sony Corp 多層レジスト構造およびこれを用いた3次元微細構造の作製方法
JP2000208521A (ja) * 1999-01-08 2000-07-28 Seiko Epson Corp 半導体装置の配線形成方法
US6436587B1 (en) * 2000-09-18 2002-08-20 Sharp Laboratories Of America, Inc. Method of making a multi-level reticle using bi-level photoresist, including a phase-shifted multi-level reticle
JP2005217023A (ja) * 2004-01-28 2005-08-11 Sharp Corp 半導体装置の製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750884A (zh) * 2008-12-19 2010-06-23 通用汽车环球科技运作公司 具有不同敏感度的分层辐射敏感材料
CN101876793A (zh) * 2009-04-28 2010-11-03 国际商业机器公司 形成包括屏蔽区的形状阵列的图形的方法
CN101876793B (zh) * 2009-04-28 2013-06-19 国际商业机器公司 形成包括屏蔽区的形状阵列的图形的方法
US8492079B2 (en) 2009-04-28 2013-07-23 International Business Machines Corporation Method of forming a pattern of an array of shapes including a blocked region
CN102903629B (zh) * 2011-07-27 2015-10-28 台湾积体电路制造股份有限公司 光敏化合物梯度光刻胶
CN102903629A (zh) * 2011-07-27 2013-01-30 台湾积体电路制造股份有限公司 光敏化合物梯度光刻胶
US9859206B2 (en) 2011-07-27 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Photoactive compound gradient photoresist
CN105190870B (zh) * 2013-03-19 2018-02-27 友立材料株式会社 半导体元件搭载用基板的制造方法
CN105190870A (zh) * 2013-03-19 2015-12-23 友立材料株式会社 半导体元件搭载用基板的制造方法
CN104155844A (zh) * 2013-05-14 2014-11-19 台湾积体电路制造股份有限公司 利用单次曝光形成多层图案的具有三种状态的光掩模
CN104155846A (zh) * 2013-05-14 2014-11-19 台湾积体电路制造股份有限公司 采用单次曝光限定多层图案的方法
CN104671191B (zh) * 2013-11-27 2017-09-29 北京嘉岳同乐极电子有限公司 微纳结构及其制作方法
CN104671191A (zh) * 2013-11-27 2015-06-03 北京嘉岳同乐极电子有限公司 微纳结构及其制作方法
CN104752170A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 双重图形化的形成方法
CN104752170B (zh) * 2013-12-30 2017-11-03 中芯国际集成电路制造(上海)有限公司 双重图形化的形成方法
US9601348B2 (en) 2014-03-13 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
US10269632B2 (en) 2014-03-13 2019-04-23 Taiwan Semiconductor Manufacturing Company Semiconductor device and method
US10755974B2 (en) 2014-03-13 2020-08-25 Taiwan Semiconductor Manufacturing Company Interconnect structure and method of forming same
CN106468859A (zh) * 2015-08-21 2017-03-01 台湾积体电路制造股份有限公司 用以使用二次曝光界定多个层图案的方法
CN106468859B (zh) * 2015-08-21 2020-09-11 台湾积体电路制造股份有限公司 用以使用二次曝光界定多个层图案的方法
CN106887388A (zh) * 2017-02-14 2017-06-23 上海华虹宏力半导体制造有限公司 金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构

Also Published As

Publication number Publication date
US20080214011A1 (en) 2008-09-04
US20070148598A1 (en) 2007-06-28
CN100590842C (zh) 2010-02-17
JP5379346B2 (ja) 2013-12-25
JP2007173826A (ja) 2007-07-05
US7579137B2 (en) 2009-08-25
US7727708B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
CN100590842C (zh) 制备双镶嵌结构的方法
US7527920B2 (en) Active hardmask for lithographic patterning
US10802393B2 (en) Extreme ultraviolet (EUV) lithography mask
CN1327292C (zh) 制作自对准部件的方法
CN103969962B (zh) 远紫外线光刻处理方法
US11086215B2 (en) Extreme ultraviolet mask with reduced mask shadowing effect and method of manufacturing the same
JP2007133102A (ja) 反射防止膜を有する光学素子及びそれを有する露光装置
JP2006332679A (ja) 極紫外線露出用の反射マスク及びその製造方法
US6509137B1 (en) Multilayer photoresist process in photolithography
CN104155844A (zh) 利用单次曝光形成多层图案的具有三种状态的光掩模
DE102014119153A1 (de) Verfahren zum Ausbilden verschiedener Strukturen in einer Halbleiterstruktur unter Verwendung einer einzelnen Maske
CN1483157A (zh) 衰减极端紫外相移掩模的制造方法
TWI278013B (en) Self-aligned pattern formation using dual wavelengths
KR100998670B1 (ko) 극자외선리소그래피에 사용되는 마스크 및 제조 방법, 노광방법
CN107367904B (zh) 极紫外光的光刻光罩
CN106353962A (zh) 具有多层结构的掩模和通过使用掩模的制造方法
US9280046B2 (en) Method of fabricating mask
JP2004096063A (ja) 極短紫外光の位相シフトマスクおよびその製造方法並びに半導体装置の製造方法
US20090325081A1 (en) Exposure mask and manufacturing method of a semiconductor using the same
US20090011370A1 (en) Pattern forming method using two layers of resist patterns stacked one on top of the other
US10854455B2 (en) Methods and apparatus for fabricating IC chips with tilted patterning
TWI312533B (en) A system and method for photolithography in semiconductor manufacturing
US7462426B2 (en) Method for producing a phase mask
JPH0992599A (ja) X線露光用マスクの作製方法及び該x線露光用マスクを用いたx線露光方法、及びx線露光装置、及びこれ等を用いた半導体ディバイスの製造方法及びそれで作られた半導体ディバイス
Suhm et al. Contact printing to the 45-nm node using a binary mask and 248-nm lithography

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100217

Termination date: 20181108