JPH07135170A

JPH07135170A - 半導体装置の製造方法

Info

Publication number: JPH07135170A
Application number: JP8081794A
Authority: JP
Inventors: Hidekazu Murakami; 英一村上; Shinichiro Kimura; 紳一郎木村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-04-20
Filing date: 1994-04-20
Publication date: 1995-05-23

Abstract

(57)【要約】【目的】一度のパターン転写プロセスでチップ内に多種
類の量の不純物ドーピングを行うことができる多値不純
物ドーピング方法。【構成】シリコン基板２０上に感光特性の異なるポジ型
レジスト２３ａ，２３ｂを続けて塗布した多層レジスト
膜２３を形成し、透過率の大きさがＡ＜Ｂ＜Ｃの３通り
に設定されたレチクル２６を用い、紫外光２７を照射す
る（ａ）。現像処理し、レチクル２６の透過率に対応し
て異なるレジスト膜厚を得る（ｂ）。この異なる残厚を
有するレジストをマスクにしてイオン打ち込みを行う
（ｃ）。シリコン基板２０中に３通りの不純物量（ゼロ
も１通りと数える）がドーピングされる（ｄ）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に同一チップ内に多種類の不純物ドーピング量
の設定を一度の転写プロセスで容易に実現することがで
きる半導体装置の製造方法に関する。

【０００２】

【従来の技術】シリコンＬＳＩは、これまで加工寸法の
微細化により素子サイズを小さくして高集積化を実現し
てきた。更にシリコンＬＳＩは、高集積化を図ることに
よりメモリの大容量化はもとより、１チップにシステム
機能を搭載した、いわゆるシステムＬＳＩへと益々発展
し続けている。ところが、加工寸法の微細化と共に素子
構造も複雑となってきており、例えばメモリＬＳＩ（Ｄ
ＲＡＭ）で言えば、１Ｍビットから４Ｍビットへ、４Ｍ
ビットから１６Ｍビットへと世代が変わるごとに、製造
プロセスの工程数が約１．２倍づつ増加している。この
工程数の増加は、微細化限界とともに、プロセスコスト
増大の問題として近年クローズアップされて来た。

【０００３】メモリの工程数増加の原因は、蓄積容量の
立体化、配線の多層化、及び、ＭＯＳＦＥＴ(Metal-Oxi
de-Semiconductor Field Effect Transistor）のしきい
電圧の種類の増加など、素子構造が複雑化したためであ
る。特にシステムＬＳＩでは、後の２つの要因、すなわ
ち配線の多層化及びＭＯＳＦＥＴのしきい電圧の種類の
増加はメモリ以上に工程数の増加に与える影響が大き
く、プロセスコストの対策上では重要な問題となる。蓄
積容量の簡略化には強誘電体キャパシタが検討され、多
層配線の簡略化には研磨による平坦化技術が開発されて
いる。

【０００４】しかしながら、ＭＯＳＦＥＴのしきい電圧
の種類の増加に対しては、従来のしきい電圧制御用の工
程を、しきい電圧の種類の数だけ繰り返すだけで、なん
ら対策が打たれていないのが現状である。しかもＬＳＩ
の高集積化・高性能化に伴い、ＬＳＩ内のメモリ部と周
辺回路部とで動作電圧が相違してきている。このため、
ＬＳＩ内で使用されるＭＯＳＦＥＴに要求されるしきい
電圧も相違し、現在では３乃至５種類のしきい電圧を使
用するに至っている。一般に、このしきい電圧制御のた
めのチャネルドーピング方法としては、微量の不純物を
制御する必要があるため、不純物量を精度良く制御でき
るイオン打込み法が使用されている。

【０００５】また、将来的には、ＭＯＳＦＥＴの微細化
及び高性能化のために、従来のイオン打込み法では実現
出来ない数ｎｍ〜数十ｎｍ程度という極めて浅いチャネ
ルドーピング工程が必要になると考えられている。この
ような将来の要求に答えるチャネルドーピング方法とし
て、例えば、ボロンドープ酸化膜からの固相拡散を制御
して、ｐチャネルＭＯＳＦＥＴを試作した例が、１９９
３シンポジウムオンＶＬＳＩテクノロジー（1993
Symposium on VLSI Technology, Digest of Technical
Papers, p. 99)において報告されている。

【０００６】

【発明が解決しようとする課題】しかしながら、前述し
たイオン打込み法を用いてチャネルドーピングを行う方
法によれば、局所的にイオン打込みを行なうことが難し
いため、選択的なドーピングを行なうのにホトレジスト
工程を用いる必要がある。このイオン打込みのためのホ
トレジスト工程は、ホトレジスト塗布、露光、現像、イ
オン打込み、レジストアッシング、洗浄等、多くの処理
工程からなっている。従って、ＬＳＩ内で使用するＭＯ
ＳＦＥＴのしきい電圧の種類が増えれば、その分これら
の処理工程の繰り返しが必要となり、プロセスコストが
増加するという問題点がある。

【０００７】また、ボロン酸化膜からの固相拡散法を用
いてチャネルドーピングを行う方法によれば、選択ドー
ピングを行なうためには、ボロンドープ酸化膜をパター
ン状に加工しておくか、あるいは、ドーピングしない領
域を酸化膜でマスクしておく必要がある。このため、ホ
トレジスト工程に加えて、さらに、酸化膜堆積及びエッ
チング等の工程が増えてしまう上に、この場合もしきい
電圧の種類が増えれば増えただけホトレジスト工程が増
加し、プロセスコストが上昇するという問題点がある。

【０００８】上述した問題は、現在のリソグラフィー技
術が白黒の２値情報のみを転写する技術であることに起
因している。従って、同時に３値以上の多値情報を転写
できる多値リソグラフィ技術を用い、一度に多種類の不
純物量のドーピングを行うことができる多値ドーピング
技術を実現することが有効な解決策となる。

【０００９】そこで、本発明の目的は、多種類のしきい
電圧制御等を一度の転写プロセスで設定できる多値不純
物ドーピング技術を用いた半導体装置の製造方法を提供
することにある。

【００１０】

【課題を解決するための手段及び作用】本発明に係る半
導体装置の製造方法によれば、半導体チップ上に光エネ
ルギをマスキング材を介して照射し、この照射された光
エネルギの強度に対応した情報を前記半導体チップ上に
転写し、該転写情報に基づいて半導体チップ上で所望の
不純物ドーピングを行う半導体装置の製造方法におい
て、前記マスキング材として光エネルギの透過率がｎ＋
１通り（ｎ≧２）の値を有するマスク又はレチクルを使
用する。このマスキング材を介して得られるｎ＋１通り
（ｎ≧２）の強度の分布を有する光エネルギを前記半導
体チップ上に同時に照射することによって前記半導体チ
ップ内でｎ＋１通りの不純物ドーピング量を設定するた
めの多値情報が、前記半導体チップ上に転写される。従
って、この転写多値情報に基づいて同一半導体チップ内
に多値不純物ドーピングを行うことができる。

【００１１】前記半導体装置の製造方法において、前記
ｎ＋１通りの不純物ドーピング量を設定するための多値
情報は、半導体チップ上に積層した感光特性の異なるｎ
通り（ｎ≧２）のレジスト膜を用いて紫外光などの光エ
ネルギを、ｎ＋１通りの透過率を有するマスク又はレチ
クルなどのマスキング材を介して照射することにより、
現像後に得られるｎ＋１通りのレジスト膜の残厚として
転写される。このｎ＋１通りの厚さのレジスト膜を介し
て一度のイオン打込みで同時にｎ＋１通りの多値ドーピ
ングを行うことができる。

【００１２】また、前記ｎ＋１通りの不純物ドーピング
量を設定するための多値情報は、シリコン表面を酸化性
雰囲気中にさらした状態で、ｎ＋１通りの透過率を有す
るマスキング材を介してエキシマレーザ光などの光エネ
ルギを照射することにより、ｎ＋１通り（ｎ≧２）の値
の膜厚を有する酸化膜厚として転写される。この酸化膜
厚の薄いものから順に酸化膜の昇華と、この昇華除去さ
れた部分への所定量の不純物の吸着とを交互に繰り返す
ことにより、一度の光エネルギの照射だけでｎ＋１通り
の多値不純物ドーピングを行うことができる。なお、こ
こで上記不純物の吸着は、酸化膜をマスキング材とした
選択吸着を用いる。

【００１３】さらに、前記ｎ＋１通りの不純物ドーピン
グ量を設定するための多値情報は、シリコン表面に被着
した不純物を含むシリコン酸化膜にエキシマレーザ光を
ｎ＋１通りの透過率を有するマスク又はレチクルを介し
て照射することにより、転写と同時に直接シリコン表面
上にｎ＋１通りの多値不純物ドーピングを行うことがで
きる。

【００１４】またさらに、前記ｎ＋１通りの不純物ドー
ピング量を設定するための多値情報は、シリコン表面に
被着した不純物にエキシマレーザ光をｎ＋１通りの透過
率を有するマスク又はレチクルを介して照射することに
より、前記被着不純物を選択的に脱離してシリコン表面
上に直接ｎ＋１通りの値の残留被着不純物として転写す
ることができる。この場合、この残留被着不純物にキャ
ップ層として、シリコン単結晶膜の選択エピタキシャル
成長層或いは低温堆積酸化膜層を設けて拡散することに
より多値不純物ドーピングを行えば好適である。

【００１５】また、前記ｎ＋１通りの不純物ドーピング
量を設定するための多値情報は、弗酸洗浄してシリコン
表面を水素終端した後、超真空中又は不活性ガス中でｎ
＋１通りの透過率を有するマスク又はレチクルを介して
紫外光をシリコン表面に照射することにより、前記水素
原子のｎ＋１通りの脱離量として転写される。この水素
原子の脱離により残った残留水素が、不純物原子又はこ
の不純物原子を吸着する選択吸着マスクとして作用す
る。これにより、シリコン表面にｎ＋１通りの値の量の
不純物が吸着するので、ｎ＋１通りの多値不純物ドーピ
ングを行うことができる。この場合も、この吸着不純物
にキャップ層として、シリコン単結晶膜の選択エピタキ
シャル成長層或いは低温堆積酸化膜層を設けて拡散する
ことにより多値不純物ドーピングを行えば好適である。

【００１６】このように、上記多値リソグラフィー技術
を用いた本発明に係る半導体装置の製造方法によれば、
一度の転写プロセスで３通り以上の濃度の多値不純物ド
ーピングが可能となり、工程の大幅簡略化を実現するこ
とができる。

【００１７】

【実施例】まず、本発明に係る半導体装置の製造方法の
原理について、図１を用いて以下説明する。なお、ここ
では３種類の値の不純物量を一度の露光でドーピングす
る場合を例に説明する。図１の（ａ）はイオン打込み法
を用いる場合、図１の（ｂ）は固相拡散法を用いる場合
の原理を説明するための処理工程の概略を示す断面図で
ある。

【００１８】図１の（ａ）に示すイオン打込み法を用い
る場合について説明する。同図の（ａ-1）において、参
照符号１０はシリコン基板を示し、このシリコン基板１
０の表面には感光特性の異なる多層レジスト膜１１を形
成する。この場合、多層レジスト膜１１は、ポジ型レジ
スト１１ａとこれより感度の高いポジ型レジスト１１ｂ
とを積層して形成する。（ａ-1）は、この多層レジスト
膜１１に対し、透過率が面内で３種類の値を持つレチク
ル１４を介して、紫外光１５を照射した状態を示したも
のである。同図に示したレチクル１４の領域Ａ，Ｂ，Ｃ
は、それぞれ透過率がＡ＜Ｂ＜Ｃの順で高いものとす
る。従って、多層レジスト膜１１は、光エネルギの強度
がそれぞれＡ＜Ｂ＜Ｃの順で大きい異なる３種類の紫外
光１５によって露光されることとなる。

【００１９】（ａ-2）は、このように露光された多層レ
ジスト膜１１の現像処理後の状態を示している。現像後
には、レチクル１４の透過率の最も低い領域Ａに対応す
る部分の多層レジスト膜１１はレジスト１１ａ，１１ｂ
とも残存し、領域Ｂでは低感度のレジスト１１ａだけが
残り、領域Ｃではレジスト１１ａ，１１ｂ共に除去され
る。すなわち、言い替えれば面内で異なる透過率で表さ
れたレチクル１４上の多値情報が、多層レジスト膜１１
に転写されたとこととなる。従って、一度の露光によ
り、多種類の不純物ドーピングを設定するための多値情
報として、膜厚の異なるレジストマスクがシリコン基板
１０のウエハ内で形成される。

【００２０】（ａ-3）は、このレジストマスクを使用し
て不純物イオン１６をイオン打込みした状態を示してい
る。同図に示されるように、イオン打込みによる不純物
イオン１６は、レジスト膜厚の厚い領域Ａでは不純物イ
オン１６の全てがレジスト膜中に留まるのに対して、膜
厚の薄い領域Ｂでは不純物イオン１６の分布する裾の部
分がシリコン基板１０内に打ち込まれ、レジスト膜の無
い領域Ｃでは全ての不純物イオン１６がシリコン基板１
０中に打ち込まれる。

【００２１】（ａ-4）は、レジスト除去後を示したもの
である。シリコン基板１０上には、不純物ドーピング量
の異なる３種類（但し、不純物量ゼロも１種類と数え
る）の領域Ａ´，Ｂ´，Ｃ´が形成されている。

【００２２】従って、上記したような面内で透過率の異
なるレチクル１４と感光特性の異なるレジスト１１ａ，
１１ｂを積層した多層レジスト膜１１とを用いることに
より、一度のイオン打込み工程により多種類の値の不純
物量をイオン打込みできる。すなわち、少ない処理工程
により多値不純物ドーピングを行うことができる。

【００２３】次に、固相拡散法を用いる場合の原理を図
１の（ｂ）を用いて説明する。同図（ｂ-1）は、シリコ
ン基板１０上にＣＶＤ法などにより形成された不純物ド
ープ膜１７に対して、図１の（ａ）と同様に面内で透過
率が異なるレチクル１２を介して照射した状態を示した
図である。図１の（ａ）の場合と異なり、照射光として
通常のランプからの紫外光でなく、光エネルギの大きな
エキシマレーザ光１８を使用する。これは、エキシマレ
ーザ光の熱によるアニール効果を利用して、熱拡散を局
所的に生じさせるためである。レチクル１２を介して光
強度が多値にされたエキシマレーザ光１８が不純物ドー
プ膜１７に照射されると、レーザ強度の強い領域Ｃで
は、不純物ドープ膜１７からシリコン基板１０中へ、よ
り多くの不純物が固相拡散を生じＢ，Ａの順に固相拡散
層１９の不純物量が少なくなる。

【００２４】（ｂ-2）は、不純物ドープ膜１７を除去し
た状態を示す。シリコン基板１０上には、それぞれ異な
る不純物量のドーピング領域Ａ´，Ｂ´，Ｃ´が形成さ
れている。すなわち、面内で異なる透過率で表されたレ
チクル１２上の多値情報が、固相拡散により生じる異な
る不純物量という形で直接シリコン基板上に転写された
と言える。従って、レジストを用いない場合でも、面内
で透過率の異なるレチクル１２と、不純物ドープ膜１７
と、エキシマレーザ光１８とを用いることにより、一度
の露光処理で多種類の不純物ドーピングを行うことがで
きる。

【００２５】このように、本発明に係る半導体装置の製
造方法の原理は、シリコン基板上にｎ＋１通り（ｎ≧
２）の強度を有する紫外光やエキシマレーザ光などの光
エネルギを照射することにより、多種類の不純物ドーピ
ング量を設定するための多値情報をシリコン基板上に転
写し、この転写情報に基づいて多値不純物ドーピングを
実現するものである。

【００２６】以下、更に本発明に係る半導体装置の製造
方法の具体的な実施例を、図２乃至図６を用いて詳細に
説明する。

【００２７】＜実施例１＞まず、図２を用いて本発明に
係る半導体装置の製造方法の一実施例について説明す
る。図２の（ａ）乃至（ｄ）は、通常のホトレジスト工
程とイオン打ち込み法を用いて、しきい電圧制御用のボ
ロンを多値ドーピングした実施例の主要処理工程を順に
模式的に示した断面構造図である。以下、工程順に説明
する。

【００２８】図２の（ａ）は、イオン打込み用ホトレジ
スト工程での露光処理を示している図である。シリコン
基板２０の表面は、素子分離用酸化膜２１をＬＯＣＯＳ
酸化により形成した後、更に膜厚が約１０ｎｍ程度の薄
い熱酸化膜２２を形成してある。このシリコン基板２０
上に、感光特性の異なる紫外線用ポジ型レジスト２３
ａ，２３ｂを続けて塗布し多層レジスト膜２３を形成す
る。このとき、レジスト２３ｂはレジスト２３ａよりも
高感度なものを使用する。すなわち、最上面のレジスト
は弱い光で感光するように構成する。一方、レチクル２
６はガラス基板にクロム蒸着したものを使用するが、領
域Ａ，Ｂ，Ｃの透過率を、例えば、それぞれ０％，５０
％，１００％に設定する。尚、透過率を制御する方法と
しては、クロム蒸着膜を極めて薄くしたり、ハーフミラ
ー用のコーティングを行うなどの方法を用いても良い
し、透過率が変われば他の方法を用いても良い。この３
種類の透過率を有するレチクル２６を介して、紫外光２
７を多層レジスト膜２３が塗布されたシリコン基板２０
上に照射する。

【００２９】図２の（ｂ）は、上記露光処理したシリコ
ン基板２０の現像処理後の状態を示す図である。紫外光
の透過率が０％の領域Ａに対応する多層レジスト膜２３
の部分は感光せず、透過率が５０％の領域Ｂに対応する
部分は多層レジスト膜２３の中のレジスト２３ｂのみ感
光し、透過率が１００％の領域Ｃに対応する部分は多層
レジスト膜２３を構成するレジスト２３ａ，２３ｂの両
方共に感光した。従って、１回の紫外光露光を行うだけ
で、現像処理後のレジスト膜の残厚は、レチクルの３種
類の透過率に対応して３種類のレジスト膜厚（但し、残
厚ゼロも１種類と数える。）を得ることができた。

【００３０】図２の（ｃ）は、イオン打込み工程を示す
図である。この残厚が異なるレジストパターンをイオン
打込み用のマスクにして、例えば、ボロンイオン（Ｂ
+）を１５ｋｅＶ，３×１０¹²/ｃｍ²の条件でイオン打
込みを行う。レジスト残厚が大きな部分では打ち込まれ
たボロン２５は多層レジスト膜２３中に留まり、レジス
ト残厚が薄い部分ではボロン２５の分布の裾の部分がシ
リコン基板表面に打ち込まれ、レジスト残厚がゼロの部
分は薄い熱酸化膜２２を介してボロン２５が全部打ち込
まれている。

【００３１】図２の（ｄ）は、レジスト除去を行い、更
に薄い熱酸化膜２２も除去した状態を示す図である。レ
チクル２６の透過率の異なる領域Ａ，Ｂ，Ｃにそれぞれ
対応して、ボロンドープされない領域Ａ´，ドープ量の
少ない領域Ｂ´，ドープ量の多い領域Ｃ´が形成されて
いる。各領域を２次イオン質量分析法で測定した結果、
領域Ｂ´には１×１０¹²/ｃｍ²、領域Ｃ´には３×１０
¹²/ｃｍ²のボロンドーピングが行われていることが確認
できた。

【００３２】従って、本実施例によれば、感光特性の異
なる多層レジスト膜２３および面内で透過率の異なるレ
チクル２６を用いることにより、一度の露光処理と一度
のイオン打込み処理を行うだけで、シリコン基板２０上
に多値ドーピング、すなわち不純物ドーピング量の異な
る領域を同時に形成することができる。なお、有機レジ
ストの代わりに、ポリシランなどの無機レジストを用い
ることも可能である。また、本実施例ではポジ型レジス
トを用いた場合を例に説明したが、ネガ型レジストも使
用できることは勿論である。

【００３３】この本実施例の方法をダイナミックメモリ
素子の製造工程に適用した結果、従来３回以上行われて
いたボロンのしきい電圧制御用イオン打ち込み工程は、
１回に削減された。

【００３４】＜実施例２＞次に、本発明に係る半導体装
置の製造方法の別の実施例について、図３を用いて説明
する。図３の（ａ）乃至（ｄ）は、エキシマレーザ酸化
による極薄酸化膜を用いた選択吸着法によって、しきい
電圧制御用のボロンを多値ドーピングする場合の一実施
例を主要処理工程順に模式的に示した断面構造図であ
る。以下、工程順に説明する。

【００３５】図３の（ａ）は、エキシマレーザ光の照射
を行い、シリコン基板表面に極薄酸化膜を形成する状態
を示す図である。なお、ここでシリコン基板３０は、既
に素子分離用酸化膜３１がＬＯＣＯＳ酸化により形成さ
れている。レチクル３２は、合成石英基板上にクロム蒸
着して作られたものを用いる。この場合、レチクル３２
は面内に、例えば、透過率０％の領域Ａ，５０％の領域
Ｂ，９９％の領域Ｃが設けられている。このレチクル３
２を介して、例えば、波長２４８ｎｍ，光エネルギ１５
０ｍＪ/ｃｍ²・パルスのエキシマレーザ光３３を１ｋＨ
ｚで１秒間シリコン基板３０の表面に照射した。なお、
雰囲気は酸素１気圧であった。このエキシマレーザ光３
３の照射により、シリコン基板３０の表面にはレチクル
３２の透過率の異なる領域Ａ，Ｂ，Ｃに対応して、それ
ぞれ膜厚が０．２ｎｍ，０．４ｎｍ，０．６ｎｍの酸化
膜３４，３５，３６が成長した。すなわち、透過率の異
なるレチクル上のパターン情報が、厚さが異なる極薄酸
化膜のパターン情報として転写されたことになる。

【００３６】図３の（ｂ）は、上記エキシマレーザ光３
３の照射により成長した最も薄い酸化膜３４の領域のシ
リコン基板３０上だけにボロン３７を選択的に吸着させ
た状態を示す図である。ここでは、極薄酸化膜を形成し
た前記シリコン基板３０を、超高真空（１０~⁹Torr程
度）チャンバ内に入れ、７００℃，１０分間加熱し、
０．２ｎｍの酸化膜３４を昇華させる。次いで、メタホ
ウ酸ＨＢＯ₂をクヌーセンセルから蒸発させ、１×１０
¹²/ｃｍ²のＨＢＯ₂を酸化膜３４が昇華してシリコンが
露出した部分に吸着させる。これはＨＢＯ₂が酸化膜上
には吸着しないという性質を利用して、酸化膜をマスク
に選択的に吸着させることができるからである。この選
択吸着処理により、０．４ｎｍの酸化膜３５は０．３ｎ
ｍとなったが、０．６ｎｍの酸化膜３６の膜厚変化は無
視できる程度であった。

【００３７】図３の（ｃ）は、その次に薄い酸化膜３５
を除去して再びボロン３７を選択吸着させた状態を示す
図である。同図の（ｂ）の処理と同様に超高真空チャン
バ内に入れて、７５０℃，１０分間の加熱によって０．
３ｎｍの酸化膜３５を昇華させ、再びＨＢＯ₂を同量吸
着させた。この選択吸着処理で、０．６ｎｍの酸化膜３
６は０．５ｎｍとなった。

【００３８】図３の（ｄ）は、残りの薄い酸化膜３６を
除去してさらにボロン３７を選択吸着させた状態を示す
図である。ここでも超真空チャンバ内に入れて８００
℃、２０分間の加熱によって、０．５ｎｍの酸化膜３６
を昇華させ、再び、ＨＢＯ₂を同量吸着させた。

【００３９】以上の一連の選択吸着処理の結果、レチク
ル３２の３種類の透過率Ａ，Ｂ，Ｃに対応する領域Ａ
´，Ｂ´，Ｃ´のボロン濃度は、それぞれ３×１０¹²/
ｃｍ²、２×１０¹²/ｃｍ²、１×１０¹²/ｃｍ²となっ
た。すなわち、面内で異なる透過率を有するレチクルを
用い、一度のエキシマレーザ光による露光処理と、一連
の選択吸着処理により、不純物ドーピング量の異なる領
域を形成できた。なお、本実施例ではボロンソースとし
てＨＢＯ₂を用いたが、代わりにＢ₂Ｏ₃，Ｂ₂Ｈ₆ガスを
用いてもよい。

【００４０】さらに、この選択吸着結果を不純物源とし
て拡散を行い、相補型ＭＯＳＦＥＴを作成したところ、
しきい電圧はｎＭＯＳ，ｐＭＯＳ共に３通りに制御でき
ることを確認できた。またさらに、極めて浅い接合を形
成することによって、ゲート長０．１５μｍのＣＭＯＳ
も高速動作することが確認された。これにより、ＣＭＯ
Ｓ用の極めて浅い１０ｎｍ程度の接合を有するチャネル
ドーピングを、少ない工程数で実現することができた。

【００４１】＜実施例３＞本発明に係る半導体装置の製
造方法の更に別の実施例について、図４を用いて説明す
る。図４の（ａ）乃至（ｃ）は、不純物ドープ膜を用い
た選択拡散法によって、しきい電圧制御用のボロンおよ
びリンをそれぞれ多値ドーピングする場合の一実施例を
主要処理工程順に模式的に示した断面構造図である。以
下、工程順に説明する。

【００４２】図４の（ａ）は、エキシマレーザアニール
によりシリコン基板表面にボロンを選択拡散させる状態
を示す図である。なお、ここでシリコン基板４０は、既
に素子分離用酸化膜４１がＬＯＣＯＳ酸化により形成さ
れ、更に基板表面にボロンドープ酸化膜４２がＣＶＤ法
により堆積されている。レチクル４３は、実施例２と同
様に合成石英基板上にクロム蒸着して作られたものを用
いる。この場合、レチクル４３は面内に、例えば、透過
率０％の領域Ａ，Ｂと、５０％の領域Ｃと、９９％の領
域Ｄとが設けられている。このレチクル４３を介してエ
キシマレーザ光４４を照射すると、エキシマレーザ光４
４の局所的なアニール効果によって、レチクル４３の領
域Ｃ，Ｄに対応する部分のボロンドープ酸化膜４２から
シリコン基板４０の表面へボロン４５がドーピングされ
る。このときボロンドーピング領域の不純物濃度は、対
応するレチクル４３の領域Ｃ，Ｄの透過率の大きさの順
に高濃度となる。透過率０％の領域Ａ，Ｂに対応するシ
リコン基板４０上の部分にはボロン４５がドーピングさ
れなかった。すなわち、透過率の異なるレチクル４３を
介してボロンドーピング酸化膜４２に対しエキシマレー
ザ光４４の照射を１回行うことにより、同時に３種類の
不純物濃度（但し、不純物濃度ゼロも１種類と数え
る。）のボロン４５の選択拡散を行うことができた。

【００４３】図４の（ｂ）は、同図の（ａ）で処理した
シリコン基板４０に、更にリンを選択拡散させる状態を
示す図である。ボロンドープ酸化膜４２を除去後、リン
ドープ酸化膜４６をＣＶＤ法により堆積し、レチクル４
７を用いてエキシマレーザ光４４を照射する。今度は、
レチクル４７の領域Ａの透過率は９９％、領域Ｂは５０
％、Ｃ，Ｄは０％と設定した。その結果、エキシマレー
ザ光４４の局所的なアニール効果によって、レチクル４
７の領域Ａ，Ｂに対応する部分はリンドープ酸化膜４６
からシリコン基板４０の表面へリン４８がドーピングさ
れる。このときリンドーピング領域の不純物濃度は、対
応するレチクル４７の領域Ａ，Ｂの透過率の大きさの順
に高濃度となる。従って、領域Ｂ，Ａの順に高濃度にリ
ン４８がドーピングされ、透過率０％の領域Ｃ，Ｄに対
応するシリコン基板４０上の部分にはリン４８がドーピ
ングされなかった。図４の（ａ）と同様に、透過率の異
なるレチクル４７を介してリンドープ酸化膜４６に対し
エキシマレーザ光４４の照射を１回行うことにより、同
時に３種類の不純物濃度（但し、不純物濃度ゼロも１種
類と数える。）のリン４８の選択拡散を行うことができ
た。

【００４４】図４の（ｃ）は、リンドープ酸化膜４６の
除去後の状態を示す図である。レチクル４７の異なる透
過率の領域Ａ，Ｂに対応するシリコン基板４０の表面Ａ
´，Ｂ´には不純物濃度の異なるリン４８がドープさ
れ、レチクル４３の異なる透過率の領域Ｃ，Ｄに対応す
るシリコン基板４０の表面Ｃ´，Ｄ´には不純物濃度の
異なるボロン４５がドープされている。

【００４５】従って、本実施例によれば、透過率の異な
るレチクルの多値不純物ドーピング量を設定するための
マスクパターン、言い替えれば多値情報が、エキシマレ
ーザ照射を行うことにより転写されると同時に、直接シ
リコン基板上に多値不純物ドーピングを行うことができ
る。このため、ＣＭＯＳ用の多種類の浅接合チャネルド
ーピングを極めて少ない工程で実現できた。なお、ボロ
ンドープ酸化膜４２の代わりに単体ボロンを堆積しても
良い。この場合には、エキシマレーザアニール後に表面
を薄く酸化し、残留ボロンを酸化膜中に取り込んでか
ら、この酸化膜ごと残留ボロンを除去する工程を付加す
ると好適である。また、Ｂ₂Ｈ₆，ＰＨ₃，ＡｓＨ₃，Ｓｂ
Ｈ₃などのガス中でエキシマレーザ照射を行っても同様
の多値不純物ドーピングを行うことができる。

【００４６】＜実施例４＞次に、本発明に係る半導体装
置の製造方法の更に別の実施例について、図５を用いて
説明する。図５の（ａ）乃至（ｃ）は、吸着不純物原子
の選択脱離法を利用して多値不純物ドーピングを行う場
合の一実施例を主要処理工程順に模式的に示した断面構
造図である。以下、工程順に説明する。

【００４７】図５の（ａ）は、シリコン基板５０上にア
ンチモン原子を吸着させた状態を示す図である。シリコ
ン基板５０は、既にＬＯＣＯＳ酸化を行い素子分離用酸
化膜５１が形成されている。このシリコン基板５０を超
高真空チャンバに入れ、８００℃、１０分加熱して、自
然酸化膜を除去し清浄化した後、アンチモン原子５２を
クヌーセンセルから蒸発させ吸着させた。この際、基板
温度を６００℃に保っておくと１原子層のみの吸着、す
なわち６．８×１０¹⁴/ｃｍ²のアンチモン原子５２の吸
着が実現できる。

【００４８】図５の（ｂ）は、面内で透過率の異なるレ
チクル５３を介して、上記シリコン基板５０にエキシマ
レーザ光５４を照射した状態を示す図である。ここでレ
チクル５３は実施例２と同様に合成石英基板上にクロム
蒸着したものを用い、面内に例えば、透過率２０％の領
域Ａと、５０％の領域Ｂと、９９％の領域Ｃとを設け
た。このレチクル５３を介してエキシマレーザ光５４を
照射すると、エキシマレーザ光５４のアニール効果によ
り加熱されたアンチモン原子５２がシリコン基板５０の
表面より熱脱離する。このとき、エキシマレーザ５４の
アニール効果は、レチクル５３の透過率の大きさの順に
大きく、従ってアンチモン原子５２の熱脱離量もＡ，
Ｂ，Ｃの順に大きくなる。この結果、エキシマレーザ光
照射による加熱によってアンチモン原子５２が熱脱離し
てシリコン基板５０の表面に残留した量は、以下の通り
であった。すなわち、レチクル５３の透過率２０％の領
域Ａに対応する部分の領域Ａ´には５×１０¹²/ｃｍ²，
透過率５０％の領域Ｂに対応する部分の領域Ｂ´には１
×１０¹²/ｃｍ²，透過率９９％の領域Ｃに対応する部分
の領域Ｃ´には５×１０¹¹/ｃｍ²のアンチモン原子５２
がシリコン基板５０の表面に残留した。

【００４９】図５の（ｃ）は、このシリコン基板５０上
にシリコン単結晶膜５５を設けた状態を示す図である。
アンチモン原子５２は加熱によりシリコン基板表面から
脱離しやすいため、これを阻止するキャップ層としてシ
リコン単結晶膜５５を選択エピタキシャル成長する。こ
の選択エピタキシャル成長したシリコン単結晶膜５５に
被覆された残留アンチモン原子５２を不純物源として、
シリコン基板中にアンチモンをドーピングする。

【００５０】以上の一連の処理を行うことにより、３種
類の不純物濃度のｎ形ドーピングが１回のエキシマレー
ザ光照射による転写プロセスで実現できた。なお、アン
チモン原子の代わりに、Ａｓ原子，Ｐ原子あるいはＰＨ
₃，ＡｓＨ₃，ＳｂＨ₃などのガス分子を用いても良い。
また、シリコン単結晶膜５５の代わりに、低温堆積酸化
膜をキャップ層として用い、不純物原子をシリコン基板
５０中に熱拡散させても良い。さらに、本実施例では、
最初にアンチモンを１原子層のみ吸着させた例を示した
が、例えば、加熱せずにアンチモン原子をクヌーセンセ
ルから蒸発させて多量に吸着させた後に、シリコン基板
を６００℃に加熱して１原子層を吸着させても良い。

【００５１】＜実施例５＞更に、本発明に係る半導体装
置の製造方法の別の実施例について、図６を用いて説明
する。図６の（ａ）乃至（ｄ）は、シリコン表面での水
素終端を利用した不純物原子の選択吸着法により多値不
純物ドーピングを行う場合の一実施例を主要処理工程順
に模式的に示した断面構造図である。以下、工程順に説
明する。

【００５２】図６の（ａ）は、シリコン基板６０の表面
を水素原子６２で終端した状態を示す図である。既にＬ
ＯＣＯＳ酸化をして素子分離用酸化膜６１を形成したシ
リコン基板６０に対し弗酸洗浄を行うことによって、シ
リコン表面は水素原子６２で終端される。

【００５３】図６の（ｂ）は、面内で透過率の異なるレ
チクル６３を介して、上記シリコン基板６０に紫外光６
４を照射した状態を示す図である。ここでレチクル６３
は実施例１と同様にガラス基板上にクロム蒸着して作ら
れたものを用い、面内に例えば、透過率０％の領域Ａ
と、５０％の領域Ｂと、１００％の領域Ｃとを設けた。
このレチクル６３を介して紫外光６４を、シリコン表面
が酸化しないように超高真空中または高純度窒素中でシ
リコン基板６０に照射する。この紫外光６４の照射によ
り、シリコン表面を終端していた水素原子６２は、レチ
クル６３の透過率が０％の領域Ａに対応する部分Ａ´で
は１００％水素原子６２が残留し、５０％の領域Ｂに対
応する部分Ｂ´および１００％の領域Ｃに対応する部分
Ｃ´では、それぞれ５０％および０％の水素原子６２が
残留した状態となった。

【００５４】図６の（ｃ）は、上記処理を行った状態の
シリコン基板６０にアンチモン原子６５を選択吸着させ
た状態を示す図である。紫外光６４を照射したシリコン
基板６０は、そのまま大気にさらすこと無く超高真空チ
ャンバ内へ導入し、クヌーセンセルからの蒸発量をシャ
ッタの開閉により制御してアンチモン原子６５を２×１
０¹²/ｃｍ²吸着させた。この結果、１００％水素終端さ
れている領域Ａ´ではアンチモン６５は全く吸着せず、
領域Ｂ´およびＣ´ではそれぞれ１×１０¹²/ｃｍ²，２
×１０¹²/ｃｍ²吸着した。

【００５５】図６の（ｄ）は、このシリコン基板６０上
にシリコン単結晶膜６６を設けた状態を示す図である。
前述した実施例４と同様にアンチモン原子６５は加熱に
よりシリコン基板表面から脱離しやすいため、これを阻
止するキャップ層としてシリコン単結晶膜６６を選択エ
ピタキシャル成長する。この選択エピタキシャル成長し
たシリコン単結晶膜６６に被覆されたアンチモン原子６
５を不純物源として、シリコン基板中にアンチモンをド
ーピングする。

【００５６】以上の一連の処理を行うことにより、３種
類の不純物濃度（但し、不純物濃度ゼロも１種類と数え
る。）のｎ形ドーピングが１回の紫外光照射による転写
プロセスで実現できた。なお、アンチモン原子６５の代
わりに、Ａｓ原子，Ｐ原子あるいはＰＨ₃，ＡｓＨ₃，Ｓ
ｂＨ₃などのガス分子を用いても良い。また、シリコン
単結晶膜６６の代わりに、低温堆積酸化膜をキャップ層
として用い、不純物原子をシリコン基板６０中に熱拡散
させても良い。

【００５７】

【発明の効果】本発明によれば、一度の転写プロセスで
多種類の不純物濃度のドーピングが可能となり、工程数
を大幅に削減できる。このため、プロセスコスト増加の
抑制に顕著な効果を奏する。また、原子層レベルで制御
されたドーピング層を形成できるため、極めて浅い１０
ｎｍ程度の接合を有するチャネルドーピングも容易に実
現でき、ゲート長０．１５μｍ以下の相補型ＦＥＴの高
速動作が可能となる。

【００５８】以上、本発明の好適な実施例について説明
したが、本発明は前記実施例に限定されることなく、本
発明の精神を逸脱しない範囲内において種々の変更をな
し得ることは勿論である。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の製造方法の原理を説
明する図であり、（ａ）はイオン打ち込み法を用いる場
合、（ｂ）は固相拡散法を用いる場合の処理工程の概略
断面図。

【図２】本発明に係る半導体装置の製造方法の一実施例
であるイオン打ち込み法による多値不純物ドーピングを
示す断面図。

【図３】本発明に係る半導体装置の製造方法の別の実施
例である極薄酸化膜を用いた選択吸着法による多値不純
物ドーピングを示す断面図。

【図４】本発明に係る半導体装置の製造方法の更に別の
実施例である不純物ドープ膜を用いた選択拡散法による
多値不純物ドーピングを示す断面図。

【図５】本発明に係る半導体装置の製造方法のまた別の
実施例である吸着不純物原子の選択脱離法による多値不
純物ドーピングを示す断面図。

【図６】本発明に係る半導体装置の製造方法のまた更に
別の実施例である水素終端を用いた不純物原子の選択吸
着法による多値不純物ドーピングを示す断面図。

【符号の説明】

１０…シリコン基板１１…多層レジスト膜１１ａ…ポジ型ホトレジスト１１ｂ…高感度ポジ型ホトレジスト１２…エキシマレーザ光用レチクル１４…紫外光用レチクル１５…紫外光１６…不純物イオン１７…不純物ドープ膜１８…エキシマレーザ光１９…固相拡散層２１…素子分離用酸化膜２５…ボロンイオン３４，３５，３６…極薄酸化膜３７…ボロン原子４２…ボロンドープ酸化膜４６…リンドープ酸化膜５２…アンチモン原子５５…シリコン単結晶膜６２…水素原子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/266

Claims

【特許請求の範囲】

【請求項１】半導体チップ上に光エネルギをマスキング
材を介して照射し、この照射された光エネルギに対応し
た情報を前記半導体チップ上に転写し、該転写情報に基
づいて前記半導体チップ上に所望の不純物ドーピングを
行う半導体装置の製造方法において、前記マスキング材
として光エネルギの透過率がｎ＋１通り（ｎ≧２）の値
を有するマスク又はレチクルを使用し、このマスキング
材を介して得られるｎ＋１通り（ｎ≧２）の強度を有す
る前記光エネルギを前記半導体チップ上に同時に照射す
ることによって前記半導体チップ内でｎ＋１通りの不純
物ドーピング量を設定するための多値情報を前記半導体
チップ上に転写し、該転写多値情報に基づいて多値不純
物ドーピングを行うことを特徴とする半導体装置の製造
方法。
【請求項２】前記ｎ＋１通りの不純物ドーピング量を設
定するための多値情報は、前記半導体チップ上に感光特
性の異なるｎ通り（ｎ≧２）のレジスト膜を積層し、該
レジスト膜に前記ｎ＋１通りの透過率を有する前記マス
キング材を介して前記光エネルギを照射することによ
り、現像処理後のレジスト残厚が前記半導体チップ内で
ｎ＋１通りの値を有するレジスト膜の厚さとして転写さ
れ、このｎ＋１通りの値の残厚を有するレジスト膜をイ
オン打込み用マスクに使用して一度のイオン打込みを行
うことにより多値不純物ドーピングを行う請求項１記載
の半導体装置の製造方法。
【請求項３】前記ｎ＋１通りの不純物ドーピング量を設
定するための多値情報は、シリコン表面を酸化性雰囲気
中にさらし、前記ｎ＋１通りの透過率を有する前記マス
キング材を介して前記シリコン表面に前記光エネルギを
照射することにより、前記シリコン表面上に生成された
酸化膜が半導体チップ内でｎ＋１通り（ｎ≧２）の値の
酸化膜厚として転写され、このｎ＋１通りの膜厚を有す
る酸化膜を膜厚の薄いものから順次酸化膜の昇華と、該
昇華部分のシリコン表面上に所定量の不純物原子又はこ
れを含む分子の吸着とを交互に行うことにより半導体チ
ップ内でｎ＋１通りの値の不純物ドーピング量を吸着さ
せて多値不純物ドーピングを行う請求項１記載の半導体
装置の製造方法。
【請求項４】前記ｎ＋１通りの不純物ドーピング量を設
定するための多値情報は、不純物を含むシリコン酸化膜
をシリコン表面に被着し、前記ｎ＋１通りの透過率を有
する前記マスキング材を介して前記被着物に前記光エネ
ルギを照射することにより、直接シリコン表面にｎ＋１
通りの値の不純物の選択拡散として転写すると同時に多
値不純物ドーピングが行われる請求項１記載の半導体装
置の製造方法。
【請求項５】前記ｎ＋１通りの不純物ドーピング量を設
定するための多値情報は、シリコン表面に不純物を被着
し、前記ｎ＋１通りの透過率を有する前記マスキング材
を介して前記被着物に前記光エネルギを照射することに
より、前記被着した不純物を選択的に脱離してシリコン
表面に直接ｎ＋１通りの値の不純物の残留被着物として
転写し、この残留被着不純物により多値不純物ドーピン
グを行う請求項１記載の半導体装置の製造方法。
【請求項６】前記ｎ＋１通りの不純物ドーピング量を設
定するための多値情報は、シリコン表面を水素原子で終
端した後、超真空中又は不活性ガス中に置き、前記ｎ＋
１通りの透過率を有する前記マスキング材を介して前記
光エネルギを前記シリコン表面に照射することにより、
ｎ＋１通りの値の量の前記水素原子の脱離として転写さ
れ、このｎ＋１通りの値の量の水素脱離により得られる
残留水素を不純物原子又はこの不純物原子を含む分子の
選択吸着マスクとして用いてｎ＋１通りの値の不純物を
吸着させることにより多値不純物ドーピングを行う請求
項１記載の半導体装置の製造方法。
【請求項７】前記光エネルギは、紫外光である請求項２
又は請求項６記載の半導体装置の製造方法。
【請求項８】前記光エネルギは、エキシマレーザ光であ
る請求項３乃至請求項５のいずれかに記載の半導体装置
の製造方法。
【請求項９】前記ｎ＋１通りの値の残留被着不純物にキ
ャップ層を設けて拡散することにより多値不純物ドーピ
ングを行う請求項５記載の半導体装置の製造方法。
【請求項１０】前記ｎ＋１通りの値の吸着不純物にキャ
ップ層を設けて拡散することにより多値不純物ドーピン
グを行う請求項６記載の半導体装置の製造方法。
【請求項１１】前記キャップ層は、シリコン単結晶膜の
選択エピタキシャル成長層である請求項９又は請求項１
０記載の半導体装置の製造方法。
【請求項１２】前記キャップ層は、低温堆積酸化膜層で
ある請求項９又は請求項１０記載の半導体装置の製造方
法。