CN106887388A - 金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构 - Google Patents

金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构 Download PDF

Info

Publication number
CN106887388A
CN106887388A CN201710079112.4A CN201710079112A CN106887388A CN 106887388 A CN106887388 A CN 106887388A CN 201710079112 A CN201710079112 A CN 201710079112A CN 106887388 A CN106887388 A CN 106887388A
Authority
CN
China
Prior art keywords
metal
thickness
metal structure
etching
reflecting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710079112.4A
Other languages
English (en)
Inventor
沈思杰
李伟峰
沈惠平
肖培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710079112.4A priority Critical patent/CN106887388A/zh
Publication of CN106887388A publication Critical patent/CN106887388A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构。根据本发明的金属结构光刻蚀刻方法包括：第一步骤：形成金属阻挡层；第二步骤：执行第一金属层的沉积；第三步骤：在第一金属层上依次形成抗反射层和抗反射层光刻胶；第四步骤：在抗反射层光刻胶上形成ARF光刻胶；第五步骤：对抗反射层光刻胶和ARF光刻胶进行图案化处理；第六步骤：利用图案化的抗反射层光刻胶对抗反射层执行刻蚀；第七步骤：利用图案化的ARF光刻胶对金属层执行刻蚀。本发明提供了提供一种能够适用于90nm闪存器件的金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构。

Description

金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。
闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。
另一方面，在半导体制造过程中，一般都需要对金属结构进行光刻刻蚀，金属结构光刻蚀刻工艺是半导体制造的常见工艺。在具体应用中，例如，根据现有技术的金属结构光刻蚀刻方法包括：形成金属阻挡层(一般是100A的TI或者200A的TIN)，执行第一金属层的沉积(一般是1500A的AL或者90A的TI或者250A的200A TIN)，在第一金属层上依次形成抗反射层(DARC，dielectric anti-reflective coating)(一般是的280A的SION和50A的氧化层)和光刻胶(一般是4200A的深紫外光刻胶)，对光刻胶进行图案化处理，利用图案化的光刻胶对金属层执行刻蚀，随后执行蚀刻后的清洗步骤，此后执行蚀刻后的外观检查步骤。
但是，随着90nm闪存器件的尺寸缩小，金属结构光刻蚀刻工艺不再使用深紫外(DUV)光刻胶，从而改用比深紫外光刻胶更软而且更薄的ARF光刻胶。这样，后续的工艺结构也需要做出修改。
因此，希望提供一种适用于90nm闪存器件的金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够适用于90nm闪存器件的金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构。
为了实现上述技术目的，根据本发明，提供了一种金属结构光刻蚀刻方法，包括：
第一步骤：形成金属阻挡层；
第二步骤：执行第一金属层的沉积；
第三步骤：在第一金属层上依次形成抗反射层和抗反射层光刻胶；
第四步骤：在抗反射层光刻胶上形成ARF光刻胶；
第五步骤：对抗反射层光刻胶和ARF光刻胶进行图案化处理；
第六步骤：利用图案化的抗反射层光刻胶对抗反射层执行刻蚀；
第七步骤：利用图案化的ARF光刻胶对金属层执行刻蚀。
优选地，所述的金属结构光刻蚀刻方法中还包括：第八步骤：随后执行蚀刻后的清洗步骤；第九步骤：此后执行蚀刻后的外观检查步骤。
优选地，在所述的金属结构光刻蚀刻方法中，所述金属阻挡层是厚度为100A的TI或者厚度为100A的TIN。
优选地，在所述的金属结构光刻蚀刻方法中，所述第一金属层是厚度为1000A的AL或者厚度为90A的TI或者250A的TIN。
优选地，在所述的金属结构光刻蚀刻方法中，所述抗反射层是厚度为700A的SION以及厚度为50A的氧化层。
优选地，在所述的金属结构光刻蚀刻方法中，所述抗反射层光刻胶的厚度为800A。
优选地，在所述的金属结构光刻蚀刻方法中，所述ARF光刻胶的厚度为2850A。
为了实现上述技术目的，根据本发明，还提供了一种金属结构光刻蚀刻结构，其从下至上包括：金属阻挡层、第一金属层的、抗反射层、抗反射层光刻胶以及ARF光刻胶。
优选地，在所述的金属结构光刻蚀刻结构中，所述金属阻挡层是厚度为100A的TI或者厚度为100A的TIN；所述第一金属层是厚度为1000A的AL或者厚度为90A的TI或者250A的TIN；所述抗反射层是厚度为700A的SION以及厚度为50A的氧化层；所述抗反射层光刻胶的厚度为800A；所述ARF光刻胶的厚度为2850A。
由此，本发明提供了提供一种能够适用于90nm闪存器件的金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构。具体地说，在根据本发明的金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构中，由于ARF光刻胶的厚度比深紫外光刻胶的厚度更薄，从而增加了抗反射层的厚度而且降低了AL的厚度；在抗反射层光刻胶工艺之后，当前金属刻蚀工具无需用于抗反射层光刻胶的氧气O2和CF气体；相应地，本发明增加另一刻蚀工艺来刻蚀打开抗反射层光刻胶，从而将一个刻蚀步骤扩展为两个刻蚀步骤，从而提供了一种能够适用于90nm闪存器件的金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的金属结构光刻蚀刻方法的第一步骤。
图2示意性地示出了根据本发明优选实施例的金属结构光刻蚀刻方法的第二步骤。
图3示意性地示出了根据本发明优选实施例的金属结构光刻蚀刻方法的第三步骤。
图4示意性地示出了根据本发明优选实施例的金属结构光刻蚀刻方法的第四步骤。
图5示意性地示出了根据本发明优选实施例的金属结构光刻蚀刻方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图4至示意性地示出了根据本发明优选实施例的金属结构光刻蚀刻方法的第一步骤至第四步骤；而且图5示意性地示出了根据本发明优选实施例的金属结构光刻蚀刻方法的流程图。
具体地，如图1至图4以及图5所示，根据本发明优选实施例的金属结构光刻蚀刻方法包括：
第一步骤S1：形成金属阻挡层10；
具体地，在优选示例中，所述金属阻挡层是TI或者TIN；而且更具体地，所述金属阻挡层是厚度为100A的TI或者厚度为100A的TIN。
第二步骤S2：执行第一金属层20的沉积；
具体地，在优选示例中，所述第一金属层是AL或者TI或者TIN；而且更具体地，所述第一金属层是厚度为1000A的AL或者厚度为90A的TI或者厚度为250A的TIN。
第三步骤S3：在第一金属层上依次形成抗反射层30和抗反射层光刻胶40；
具体地，在优选示例中，所述抗反射层是SION以及氧化层的组合；而且更具体地，所述抗反射层是厚度为700A的SION以及厚度为50A的氧化层。
具体地，在优选示例中，所述抗反射层光刻胶的厚度为800A。
第四步骤S4：在抗反射层光刻胶上形成ARF光刻胶50；
具体地，在优选示例中，所述ARF光刻胶的厚度为2850A。
第五步骤S5：对抗反射层光刻胶和ARF光刻胶进行图案化处理；
第六步骤S6：利用图案化的抗反射层光刻胶对抗反射层执行刻蚀；
第七步骤S7：利用图案化的ARF光刻胶对金属层执行刻蚀。
优选地，如图5所示，根据本发明优选实施例的金属结构光刻蚀刻方法还可以包括下述步骤：
第八步骤S8：随后执行蚀刻后的清洗步骤；
第九步骤S9：此后执行蚀刻后的外观检查步骤。
由此，本发明提供了提供一种能够适用于90nm闪存器件的金属结构光刻蚀刻方法。具体地说，在根据本发明的金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构中，由于ARF光刻胶的厚度比深紫外光刻胶的厚度更薄，从而增加了抗反射层的厚度而且降低了AL的厚度；在抗反射层光刻胶工艺之后，当前金属刻蚀工具无需用于抗反射层光刻胶的氧气O2和CF气体；相应地，本发明增加另一刻蚀工艺来刻蚀打开抗反射层光刻胶，从而将一个刻蚀步骤扩展为两个刻蚀步骤，从而提供了一种能够适用于90nm闪存器件的金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构。
而且，根据本发明的另一优选实施例，再次参见图4，本发明还提供了一种金属结构光刻蚀刻结构。如图4所示，根据本发明的另一优选实施例的金属结构光刻蚀刻结构从下至上包括：金属阻挡层、第一金属层的、抗反射层、抗反射层光刻胶以及ARF光刻胶。
优选地，在所述的金属结构光刻蚀刻结构中，所述金属阻挡层是厚度为100A的TI或者厚度为100A的TIN；而且优选地，在所述的金属结构光刻蚀刻结构中，所述第一金属层是厚度为1000A的AL或者厚度为90A的TI或者250A的TIN；而且优选地，在所述的金属结构光刻蚀刻结构中，所述抗反射层是厚度为700A的SION以及厚度为50A的氧化层；而且优选地，在所述的金属结构光刻蚀刻结构中，所述抗反射层光刻胶的厚度为800A；所述ARF光刻胶的厚度为2850A。
由此，本发明提供了提供一种能够适用于90nm闪存器件的金属结构光刻蚀刻结构。具体地说，在根据本发明的金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构中，由于ARF光刻胶的厚度比深紫外光刻胶的厚度更薄，从而增加了抗反射层的厚度而且降低了AL的厚度；在抗反射层光刻胶工艺之后，当前金属刻蚀工具无需用于抗反射层光刻胶的氧气O2和CF气体；相应地，本发明增加另一刻蚀工艺来刻蚀打开抗反射层光刻胶，从而将一个刻蚀步骤扩展为两个刻蚀步骤，从而提供了一种能够适用于90nm闪存器件的金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个元素”的引述意味着对一个或多个元素的引述，并且包括本领域技术人员已知的它的等价物。类似地，作为另一示例，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。
而且，本发明实施例的方法和/或系统的实现可包括手动、自动或组合地执行所选任务。而且，根据本发明的方法和/或系统的实施例的实际器械和设备，可利用操作系统通过硬件、软件或其组合实现几个所选任务。

Claims (9)

1.一种金属结构光刻蚀刻方法，其特征在于包括：
第一步骤：形成金属阻挡层；
第二步骤：执行第一金属层的沉积；
第三步骤：在第一金属层上依次形成抗反射层和抗反射层光刻胶；
第四步骤：在抗反射层光刻胶上形成ARF光刻胶；
第五步骤：对抗反射层光刻胶和ARF光刻胶进行图案化处理；
第六步骤：利用图案化的抗反射层光刻胶对抗反射层执行刻蚀；
第七步骤：利用图案化的ARF光刻胶对金属层执行刻蚀。
2.根据权利要求1所述的金属结构光刻蚀刻方法，其特征在于还包括：
第八步骤：随后执行蚀刻后的清洗步骤；
第九步骤：此后执行蚀刻后的外观检查步骤。
3.根据权利要求1或2所述的金属结构光刻蚀刻方法，其特征在于，所述金属阻挡层是厚度为100A的TI或者厚度为100A的TIN。
4.根据权利要求1或2所述的金属结构光刻蚀刻方法，其特征在于，所述第一金属层是厚度为1000A的AL或者厚度为90A的TI或者250A的TIN。
5.根据权利要求1或2所述的金属结构光刻蚀刻方法，其特征在于，所述抗反射层是厚度为700A的SION以及厚度为50A的氧化层。
6.根据权利要求1或2所述的金属结构光刻蚀刻方法，其特征在于，所述抗反射层光刻胶的厚度为800A。
7.根据权利要求1或2所述的金属结构光刻蚀刻方法，其特征在于，所述ARF光刻胶的厚度为2850A。
8.一种金属结构光刻蚀刻结构，其特征在于从下至上包括：金属阻挡层、第一金属层的、抗反射层、抗反射层光刻胶以及ARF光刻胶。
9.根据权利要求8所述的金属结构光刻蚀刻结构，其特征在于，所述金属阻挡层是厚度为100A的TI或者厚度为100A的TIN；所述第一金属层是厚度为1000A的AL或者厚度为90A的TI或者250A的TIN；所述抗反射层是厚度为700A的SION以及厚度为50A的氧化层；所述抗反射层光刻胶的厚度为800A；所述ARF光刻胶的厚度为2850A。
CN201710079112.4A 2017-02-14 2017-02-14 金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构 Pending CN106887388A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710079112.4A CN106887388A (zh) 2017-02-14 2017-02-14 金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710079112.4A CN106887388A (zh) 2017-02-14 2017-02-14 金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构

Publications (1)

Publication Number Publication Date
CN106887388A true CN106887388A (zh) 2017-06-23

Family

ID=59179186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710079112.4A Pending CN106887388A (zh) 2017-02-14 2017-02-14 金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构

Country Status (1)

Country Link
CN (1) CN106887388A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050124149A1 (en) * 2003-12-03 2005-06-09 Samsung Electronics Co., Ltd. Method of forming dual damascene metal interconnection employing sacrificial metal oxide layer
CN1988130A (zh) * 2005-12-24 2007-06-27 国际商业机器公司 制备双镶嵌结构的方法
CN101295666A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN101364532A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法、半导体器件及其制造方法
CN101714520A (zh) * 2008-09-30 2010-05-26 东部高科股份有限公司 半导体器件的金属互连的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050124149A1 (en) * 2003-12-03 2005-06-09 Samsung Electronics Co., Ltd. Method of forming dual damascene metal interconnection employing sacrificial metal oxide layer
CN1988130A (zh) * 2005-12-24 2007-06-27 国际商业机器公司 制备双镶嵌结构的方法
CN101295666A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN101364532A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法、半导体器件及其制造方法
CN101714520A (zh) * 2008-09-30 2010-05-26 东部高科股份有限公司 半导体器件的金属互连的制造方法

Similar Documents

Publication Publication Date Title
KR101571922B1 (ko) 집적 회로용 마스킹 패턴 형성 방법
US7994060B2 (en) Dual exposure track only pitch split process
US7265431B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
Servin et al. Contact hole shrink by directed self-assembly: Process integration and stability monitored on 300 mm pilot line
CN102201365B (zh) 用于制造半导体器件的方法
US11164772B2 (en) Spacer-defined process for lithography-etch double patterning for interconnects
CN106887388A (zh) 金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构
Liu et al. Generating sub-30-nm polysilicon gates using PECVD amorphous carbon as hardmask and anti-reflective coating
US6548387B2 (en) Method for reducing hole defects in the polysilicon layer
US10600793B2 (en) Fabricating memory devices with optimized gate oxide thickness
CN101593725A (zh) 接触孔的形成方法
Zhao et al. Critical dimension prediction of metal oxide nanoparticle photoresists for electron beam lithography using a recurrent neural network
CN106803509A (zh) 一种解决分栅快闪存储器编程串扰失效的工艺制造方法
CN108227389A (zh) 光刻方法
Shibayama et al. Approach to hp10nm resolution by applying Dry Development Rinse Process (DDRP) and Materials (DDRM)
Shibayama et al. Dry development rinse process (DDRP) & materials (DDRM) for EUVL
CN106909032A (zh) 清洗液和通过使用其制造集成电路器件的方法
JP2006295172A (ja) フラッシュメモリ素子の製造方法
KR100586531B1 (ko) 패턴 밀도에 따른 패턴 식각 시간 설정 방법
US10283495B2 (en) Mask optimization for multi-layer contacts
Shibayama et al. Novel ArF extension technique by applying dry development rinse process (DDRP) and materials (DDRM)
Teo et al. Deep UV lithography for pillar type nanophotonic crystal
KR100443509B1 (ko) 반도체 소자의 미세 패턴 형성방법
White et al. Tapered resist wall profiles by flood exposure
KR20100011488A (ko) 반도체 소자의 패턴 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170623

RJ01 Rejection of invention patent application after publication