TWI777299B - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TWI777299B
TWI777299B TW109140113A TW109140113A TWI777299B TW I777299 B TWI777299 B TW I777299B TW 109140113 A TW109140113 A TW 109140113A TW 109140113 A TW109140113 A TW 109140113A TW I777299 B TWI777299 B TW I777299B
Authority
TW
Taiwan
Prior art keywords
gas
plasma
photoresist layer
bottom anti
etching
Prior art date
Application number
TW109140113A
Other languages
English (en)
Other versions
TW202139282A (zh
Inventor
黃佳煌
王曉雯
王兆祥
Original Assignee
大陸商中微半導體設備（上海）股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商中微半導體設備（上海）股份有限公司 filed Critical 大陸商中微半導體設備（上海）股份有限公司
Publication of TW202139282A publication Critical patent/TW202139282A/zh
Application granted granted Critical
Publication of TWI777299B publication Critical patent/TWI777299B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本發明提供了一種蝕刻方法，包括：提供待蝕刻對象，待蝕刻對象包括：基底、覆蓋在基底表面的底部抗反射塗層以及設置在部分底部抗反射塗層表面的圖形化的光刻膠層；以光刻膠層為掩膜，在預設氣體源下產生電漿，對底部抗反射塗層進行電漿蝕刻，去除基底表面未被光刻膠層覆蓋的底部抗反射塗層。其中，在電漿對底部抗反射塗層的蝕刻過程中，氣體源形成的電漿能夠在光刻膠層表面形成聚合物保護層，且能夠蝕刻去除底部抗反射塗層未被光刻膠層覆蓋的部分。應用本發明實施例提供的蝕刻方法，可以提高底部抗反射塗層與光刻膠層的選擇比。

Description

蝕刻方法
本發明涉及半導體製造技術領域，尤其是涉及一種蝕刻方法。
在摩爾定律的持續推動下，半導體技術的技術節點迅速推進到10nm以下的節點。與此同時，光刻膠層的發展也從波段248nm演進到波段193nm。目前，極紫外光（Extreme-Ultraviolet Light，EUV）的光刻膠層從7nm開始也慢慢得到推廣，對於光刻膠層來說，隨著曝光波段的減少，光刻膠層的材質也越來越軟，膜厚也越來越薄。因此，在蝕刻過程中底部抗反射塗層對於光刻膠層的選擇比要求也越來越高。
現有的蝕刻製程中，底部抗反射塗層與光刻膠層的選擇比在1：1~2：1之間。這樣的選擇比將造成蝕刻後有效的光刻膠層掩膜不夠，造成離子注入的效果變差，會造成PN結注入的區域擴大，從而影響半導體器件的電性和良率。因此，開發高選擇性的蝕刻氣體變得越來越重要。
有鑑於此，本發明提供了一種蝕刻方法，提高了底部抗反射塗層與光刻膠層的選擇比。
為實現上述目的，本發明實施例提供如下技術方案：
一種蝕刻方法，蝕刻方法包括：提供一待蝕刻對象，待蝕刻對象包括：基底、覆蓋在基底表面的底部抗反射塗層以及設置在部分底部抗反射塗層表面的圖形化的光刻膠層；以光刻膠層為掩膜，在預設氣體源下產生電漿，對底部抗反射塗層進行電漿蝕刻，去除基底表面未被光刻膠層覆蓋的底部抗反射塗層，直至暴露出基底的頂部表面；其中，在電漿對底部抗反射塗層的蝕刻過程中，氣體源形成的電漿能夠在光刻膠層表面形成聚合物保護層，且能夠蝕刻去除底部抗反射塗層未被光刻膠層覆蓋的部分。
較佳地，在上述的蝕刻方法中，氣體源包括至少兩種氣體，氣體源中的至少一種氣體用於形成電漿中在光刻膠層表面形成聚合物保護層的離子，至少另一種氣體用於形成電漿中對底部抗反射塗層進行蝕刻的離子。上述氣體源中的所有氣體混合後，同時通入反應器中形成電漿。
較佳地，在上述的蝕刻方法中，氣體源包括至少N種氣體，N為大於1的正整數。其中，氣體源中的至少一種氣體用於形成電漿中在光刻膠層表面形成聚合物保護層的離子，且其他種氣體用於形成電漿中對底部抗反射塗層進行蝕刻的離子。電漿蝕刻過程中包括複數個週期，各週期包括M個時段，同一週期中，各時段單獨對應一種氣體的供氣。
較佳地，在上述的蝕刻方法中，同一週期中，在各週期的第一個時段，為反應器提供一種在光刻膠層表面形成聚合物保護層離子的氣體。
較佳地，在上述的蝕刻方法中，氣體源至少包括第一種氣體和第二種氣體，第一種氣體用於形成電漿中在光刻膠層表面形成聚合物保護層的離子，第二種氣體用於形成電漿中對底部抗反射塗層進行蝕刻的離子。
較佳地，在上述的蝕刻方法中，第一種氣體包括CH4 ，且第二種氣體包括N2 ；
其中，N2 與CH4 的流量比大於設定閾值，以使得氣體源形成的電漿能夠在光刻膠層表面形成聚合物保護層，且能夠蝕刻去除底部抗反射塗層未被光刻膠層覆蓋的部分。
較佳地，在上述的蝕刻方法中，設定閾值不小於5:1。
較佳地，在上述的蝕刻方法中，CH4 的流量不小於100sccm。
較佳地，在上述的蝕刻方法中，氣體源進一步包括第三種氣體，第三種氣體為H2 ，且H2 的流量不大於CH4 的流量。
較佳地，在上述的蝕刻方法中，電漿蝕刻過程中，壓強為20Mt~100Mt，且射頻頻率為2MHz~60MHz。
根據上述說明可知，本發明實施例提供的蝕刻方法中，在電漿對底部抗反射塗層的蝕刻過程中，以光刻膠層為掩膜，在預設氣體源下產生電漿，且電漿能夠在光刻膠層表面形成聚合物保護層。並且，在對底部抗反射塗層進行電漿蝕刻時，能夠去除基底表面未被光刻膠層覆蓋的底部抗反射塗層，且保證光刻膠層不被電漿蝕刻。由此可見，電漿可以提高底部抗反射塗層與光刻膠層的選擇比。
進一步地，本發明提供的蝕刻方法提高了底部抗反射塗層與光刻膠層的選擇比，除了能夠避免光刻膠層被蝕刻，使得光刻膠層掩膜效果良好，更保證了底部抗反射塗層形成窗口區的尺寸精確性，進而保證了後續基於窗口區形成的P/N注入區的尺寸精確性，保證了最終形成的半導體器件的電性能。
下面將結合本發明實施例中的附圖，對本發明實施例中的進行清楚、完整地說明。顯而易見的是，所說明的實施例僅僅是本發明的一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域具有通常知識者在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明的保護範圍。
正如先前技術中說明的，現有的蝕刻製程中，底部抗反射塗層與光刻膠層的選擇比在1：1~2：1之間。這樣的選擇比將造成蝕刻後有效的光刻膠層掩膜不夠，並造成離子注入的效果變差，且會造成PN結注入的區域擴大，從而影響半導體器件的電性和良率。因此，開發高選擇性的蝕刻氣體變得越來越重要。
為了解決上述問題，本發明提供了一種蝕刻方法，在電漿對底部抗反射塗層的蝕刻過程中，以光刻膠層為掩膜，在預設氣體源下產生電漿。電漿能夠在光刻膠層表面形成聚合物保護層，且在對底部抗反射塗層進行電漿蝕刻時，能夠去除基底表面未被光刻膠層覆蓋的底部抗反射塗層，且保證光刻膠層不被電漿蝕刻，從而提高了底部抗反射塗層與光刻膠層的選擇比。
為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖和具體實施方式對本發明作進一步詳細的說明。
參考圖1及圖2，圖1及圖2為本發明實施例提供的一種蝕刻方法的各步驟的結構示意圖。
蝕刻方法包括：請參考圖1，提供一待蝕刻對象，待蝕刻對象包括：基底11、覆蓋在基底11表面的底部抗反射塗層12以及設置在部分底部抗反射塗層12表面的圖形化的光刻膠層13。
其中，基底11可以為鰭式場效電晶體，基底11上具有複數個鰭結構（如圖1中梯形結構），其他方式中，基底11可以進一步為平板半導體結構。需要透過掩膜窗口進行離子注入的半導體結構均適用於本發明的技術方案，不局限於鰭式場效電晶體。
在本實施例中，可以採用沉積製程將底部抗反射塗層12沉積在基底11上，並在底部抗反射塗層12上塗覆光刻膠層13。可以透過曝光顯影製程形成圖形化的光刻膠層13。
在本實施例中，光刻膠層13的波段為248nm或者波段為193nm。
請參考圖2，以光刻膠層13為掩膜，在預設氣體源下產生電漿，對底部抗反射塗層12進行電漿蝕刻，去除基底11表面未被光刻膠層13覆蓋的底部抗反射塗層12，直至暴露出基底11的頂部表面。其中，在電漿對底部抗反射塗層12的蝕刻過程中，氣體源形成的電漿能夠在光刻膠層13表面形成聚合物保護層，且能夠蝕刻去除底部抗反射塗層12未被光刻膠層13覆蓋的部分。
本發明實施例涉及乾式蝕刻和濕式蝕刻領域，在下文中將以乾式蝕刻為例進行說明。
在一種方式中，氣體源包括至少兩種氣體，至少一種氣體用於形成電漿中在光刻膠層13表面形成聚合物保護層的離子，至少另一種氣體用於形成電漿中對底部抗反射塗層12進行蝕刻的離子。在氣體源中的所有氣體混合後，同時通入反應器中形成電漿。
例如，氣體源可以為N2 和CH4 ，CH4 用於形成電漿中在光刻膠層13表面形成聚合物保護層的離子，N2 用於形成電漿中對底部抗反射塗層12進行蝕刻的離子。在氣體源中的N2 和CH4 混合後同時通入反應器中形成電漿。
在另一種方式中，氣體源包括至少N種氣體，N為大於1的正整數，氣體源中的至少一種氣體用於形成電漿中在光刻膠層13表面形成聚合物保護層的離子，其他種氣體用於形成電漿中對底部抗反射塗層12進行蝕刻的離子。電漿蝕刻過程中包括複數個週期，各週期包括M個時段，且同一週期中，各時段單獨對應一種氣體的供氣。M為大於1的正整數，M與N可以相等。
例如，氣體源可以為三種氣體，分別為N2 、CH4 和H2 ，CH4 用於形成電漿中在光刻膠層13表面形成聚合物保護層的離子，N2 和H2 用於形成電漿中對底部抗反射塗層12進行蝕刻的離子。電漿蝕刻過程中包括複數個週期，各週期包括三個時段，同一週期中，各時段單獨對應一種氣體的供氣。較佳地，在第一時間段提供可以形成聚合物保護層的氣體，以現在光刻膠層13表面形成聚合物保護層，以較好的保護光刻膠層13。例如，可以先提供CH4 ，且供氣時間為1s~2s。也可以如上述方式，同時通入三種氣體。
需要說明的是，所有氣體可以同時混合提供，也可以是脈衝式的提供，且供氣速度可以根據實際需要進行調節。如果所有氣體混合通入，可以先以第一速度供氣，然後再以第二速度供氣，且第二速度可以小於第二速度。同樣地，如果不同的氣體分時通入，各氣體的供氣速度也可以改變。
其中，在同一週期中，在各週期的第一個時段，為反應器提供一種在光刻膠層13表面形成聚合物保護層離子的氣體，且此氣體可以為CH4 。
在同一週期中的第二個時段，為反應器提供一種可以形成對底部抗反射塗層12進行蝕刻的離子的氣體，且此氣體可以為N2 。
在同一週期中的第三個時段，為反應器提供一種可以提高電漿蝕刻速度的氣體，且此氣體可以為H2 。
在本發明實施例中，氣體源至少包括第一種氣體和第二種氣體，第一種氣體用於形成電漿中在光刻膠層13表面形成聚合物保護層的離子，第二種氣體用於形成電漿中對底部抗反射塗層12進行蝕刻的離子。
具體來說，第一種氣體包括CH4 ，第二種氣體包括N2 。CH4 用於形成電漿中在光刻膠層13表面形成聚合物保護層的離子，N2 用於形成電漿中對底部抗反射塗層12進行蝕刻的離子。
其中，N2 與CH4 的流量比大於設定閾值，以使得氣體源形成的電漿能夠在光刻膠層13表面形成聚合物保護層，且能夠蝕刻去除底部抗反射塗層12未被光刻膠層13覆蓋的部分。
需要說明的是，氣體源形成的電漿在底部抗反射塗層12和光刻膠層13都形成了聚合物。由於底部抗反射塗層12和光刻膠層13的分子結構不同，在底部抗反射塗層12形成的聚合物附著性較差，容易被蝕刻掉，而光刻膠層13表的聚合物具有較好的附著性，不易被蝕刻，故可以作為保護層，且因此能夠提高底部抗反射塗層12與光刻膠層13的蝕刻選擇比。
本發明實施例中，設定閾值不小於5:1。
當N2 與CH4 的流量比達到5：1以上時，可以很好的在光刻膠層13表面形成聚合物保護層，避免了光刻膠層13蝕刻較快導致頂角的損傷。當N2 與CH4 的流量比小於5：1時，當製程處在沉積的區間內時，其蝕刻速度較快，底部抗反射塗層12對於光刻膠層13選擇比較低，使得光刻膠層13的頂角容易被蝕刻掉，而失去掩膜的功效。
參考圖3至圖7，圖3至圖7為本發明實施例提供的在顯微鏡下N2 與CH4 混合形成電漿後對底部抗反射塗層的蝕刻結果示意圖。
本發明實施例中，以N2 和CH4 作為氣體源，N2 和CH4 混合後注入反應器中產生電漿，CH4 用於形成電漿中在光刻膠層表面形成聚合物保護層的離子，N2 用於形成電漿中對底部抗反射塗層進行蝕刻的離子。
本發明實施例中，CH4 的流量不小於100sccm。
如圖3所示，在N2 與CH4 的流量比為1：1時，壓強為60Mt，功率為400W。N2 流量為300 sccm，CH4 流量為300 sccm。圖3中的X-SEM為掃描電子顯微鏡的側視圖，Topview為掃描電子顯微鏡的俯視圖，PR TK為光刻膠層的厚度，且BARC ER為底部抗反射塗層的蝕刻速率。在圖3所示方式中，光刻膠層的厚度為2717，底部抗反射塗層的蝕刻速率為368。
如圖4所示，在N2 與CH4 的流量比為2：1時，壓強為60Mt，功率為400W。N2 流量為400 sccm，CH4 流量為200 sccm。圖4中的X-SEM為掃描電子顯微鏡的側視圖，Topview為掃描電子顯微鏡的俯視圖，PR TK為光刻膠層的厚度，且BARC ER為底部抗反射塗層的蝕刻速率。在圖4所示方式中，光刻膠層的厚度為2312，底部抗反射塗層的蝕刻速率為400。
如圖5所示，在N2 與CH4 的流量比為5：1時，壓強為60Mt，功率為400W。N2 流量為500 sccm，CH4 流量為100 sccm。圖5中的X-SEM為掃描電子顯微鏡的側視圖，Topview為掃描電子顯微鏡的俯視圖，PR TK為光刻膠層的厚度，且BARC ER為底部抗反射塗層的蝕刻速率。在圖5所示方式中，光刻膠層的厚度為2227，底部抗反射塗層的蝕刻速率為1174。
如圖6所示，在N2 與CH4 的流量比為6.5：1時，壓強為60Mt，功率為400W。N2 流量為650 sccm，CH4 流量為100 sccm。圖6中的X-SEM為掃描電子顯微鏡的側視圖，Topview為掃描電子顯微鏡的俯視圖，PR TK為光刻膠層的厚度，且BARC ER為底部抗反射塗層的蝕刻速率。在圖6所示方式中，光刻膠層的厚度為2100，底部抗反射塗層的蝕刻速率為1268。
如圖7所示，在N2 與CH4 的流量比為8：1時，壓強為60Mt，功率為400W。N2 流量為800 sccm，CH4 流量為100 sccm。圖7中的X-SEM為掃描電子顯微鏡的側視圖，Topview為掃描電子顯微鏡的俯視圖，PR TK為光刻膠層的厚度，且BARC ER為底部抗反射塗層的蝕刻速率。在圖7所示方式中，光刻膠層的厚度為2091，底部抗反射塗層的蝕刻速率為1348。
由圖3至圖7可以看出，當N2 與CH4 的流量比不超過5：1時，隨著N2 與CH4 的流量比的增加，底部抗反射塗層的蝕刻速率越來越大，而光刻膠層的厚度變化越來越小，當N2 與CH4 的流量比達到5：1以上時，光刻膠層的厚度變化幅度很小。如圖6和圖7所示，當N2 與CH4 的流量比達到5：1以上時，可以很好的在光刻膠層表面形成聚合物保護層，使得光刻膠層的形貌和經黃光製程後的形貌（黃光後的形貌即如圖1所示圖形化的光刻膠層的結構）能夠保持一致，避免了光刻膠層蝕刻較快而導致頂角的損傷。當N2 與CH4 的流量比小於5：1時，當製程處在沉積的區間內時，蝕刻速度較快，且底部抗反射塗層對於光刻膠層選擇比較低，使得光刻膠層的頂角容易被蝕刻掉，而失去掩膜的功效。
需要說明的是，N2 與CH4 的流量比可以根據實際需要進行調節。其中，CH4 的流量不小於100sccm，且N2 與CH4 的流量比達到5：1以上時，底部抗反射塗層與光刻膠層具有較大的蝕刻選擇比，可以在有效蝕刻底部抗反射塗層的同時，有效保護光刻膠層。
如果需要較大的蝕刻選擇比，可以透過調節N2 與CH4 的流量比，在保證CH4 的流量不小於100sccm的前提下，將N2 的流量進一步增大，將CH4 的流量逐漸減小。
如果需要較小的蝕刻選擇比，可以調節N2 與CH4 的流量，使得二者流量比小於5:1。
其中，在電漿蝕刻過程中，壓強為20Mt~100Mt，射頻頻率為2MHz~60MHz。在本發明實施例中，可以設置壓強參數為60Mt，射頻頻率為30MHz。具體參數可以取決於待蝕刻的光刻膠層和底部抗反射塗層的材料，本發明實施例對此不做具體限定。
如圖8所示，在常規的蝕刻製程中，以N2 和H2 作為氣體源，底部抗反射塗層12對於光刻膠層13選擇比較低，且蝕刻速度較快，使得光刻膠層13的頂角容易被蝕刻掉，而失去掩膜的功效。
在本發明方案中，以N2 和CH4 作為氣體源，N2 和CH4 混合後注入反應器中產生電漿，CH4 用於形成電漿中在光刻膠層表面形成聚合物保護層的離子，N2 用於形成電漿中對底部抗反射塗層進行蝕刻的離子。其中，聚合物保護層可以保護光刻膠層，使其不被蝕刻。
本發明實施例中，氣體源進一步包括第三種氣體，第三種氣體為H2 ，H2 的流量不大於CH4 的流量。需要說明的是，加入H2 可以提高蝕刻速度，設置其流量過大會影響底部抗反射塗層和光刻膠層的選擇比，故設置其流量小於CH4 流量。
需要說明的是，在電漿蝕刻過程中，可以先將CH4 通入反應器中，CH4 預先通入會導致光刻膠層表面鈍化，從而保護光刻膠層，後續再通入N2 和H2 以蝕刻底部抗反射塗層時，光刻膠層的表面鈍化會保護光刻膠層不被電漿蝕刻。
根據上述說明可知，在本發明實施例提供的蝕刻方法中，在電漿對底部抗反射塗層的蝕刻過程中，以光刻膠層為掩膜，在預設氣體源下產生電漿，電漿能夠在光刻膠層表面形成聚合物保護層，且在對底部抗反射塗層進行電漿蝕刻時，能夠去除基底表面未被光刻膠層覆蓋的底部抗反射塗層，且保證光刻膠層不被電漿蝕刻，從而提高了底部抗反射塗層與光刻膠層的選擇比。
在本說明書中的各個實施例採用遞進、或並列、或結合遞進與並列的方式說明，各實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。
需要進一步說明的是，在本文中，諸如第一和第二的關係術語僅用於將一個實體或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何實際的關係或者順序。而且，術語「包括」、「包含」或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的物品或者設備不僅包括那些要素，而且進一步包括沒有明確列出的其他要素，或者是進一步包括為這種物品或者設備所固有的要素。在沒有更多限制的情況下，由語句「包括一個…」限定的要素，並不排除在包括上述要素的物品或者設備中進一步存在另外的相同要素。
對於所揭露的實施例的上述說明，使本領域具有通常知識者能夠實現或使用本發明。並且，對於這些實施例的多種修改對於本領域具有通常知識者而言將是顯而易見的，本文中所定義的一般原理可以在不脫離本發明的精神或範圍的情況下，在其它實施例中實現。因此，本發明將不會被限制於本文中所示的這些實施例，而是要符合與本文所揭露的原理和新穎特點相一致的最寬的範圍。
11:基底 12:底部抗反射塗層 13:光刻膠層
為了更清楚地說明本發明實施例或先前技術中的技術方案，下面將對實施例或先前技術說明中所需要使用的附圖作簡單地介紹，顯而易見地，下面說明中的附圖僅僅是本發明的一部分實施例，對於本領域具有通常知識者而言，在不付出創造性勞動的前提下，可以根據提供的附圖進一步獲得其他的附圖。 圖1及圖2為本發明實施例提供的一種蝕刻方法的各步驟的結構示意圖； 圖3至圖7為本發明實施例提供的在顯微鏡下N2 與CH4 混合形成電漿後對底部抗反射塗層的蝕刻結果示意圖；以及 圖8為本發明提供的一種低選擇比的蝕刻製程圖。
11:基底
12:底部抗反射塗層
13:光刻膠層

Claims (10)

  1. 一種蝕刻方法，其中該蝕刻方法包括：提供一待蝕刻對象，該待蝕刻對象包括：一基底、覆蓋在該基底表面的一底部抗反射塗層以及設置在部分該底部抗反射塗層表面的圖形化的一光刻膠層；以該光刻膠層為掩膜，在預設的一氣體源下產生電漿，對該底部抗反射塗層進行電漿蝕刻，去除該基底表面未被該光刻膠層覆蓋的該底部抗反射塗層，直至暴露出該基底的頂部表面；其中，在電漿對該底部抗反射塗層的蝕刻過程中，該氣體源形成的電漿能夠在該光刻膠層的頂部表面形成一聚合物保護層，且能夠蝕刻去除該底部抗反射塗層未被該光刻膠層覆蓋的部分。
  2. 如請求項1所述之蝕刻方法，其中該氣體源包括至少兩種氣體，至少一種氣體用於形成電漿中在該光刻膠層的頂部表面形成該聚合物保護層的離子，至少另一種氣體用於形成電漿中對該底部抗反射塗層進行蝕刻的離子；該氣體源中，所有氣體混合後，共同通入一反應器中形成電漿。
  3. 如請求項1所述之蝕刻方法，其中該氣體源包括至少N種氣體，N為大於1的正整數，至少一種氣體用於形成電漿中在該光刻膠層的頂部表面形成該聚合物保護層的離子，其他氣體用於形成電漿中對該底部抗反射塗層進行蝕刻的離子； 電漿蝕刻過程中包括複數個週期，各週期包括M個時段，同一週期中，各時段單獨對應一種氣體的供氣。
  4. 如請求項3所述之蝕刻方法，其中在同一週期中，在各週期的第一個時段，為一反應器提供一種在該光刻膠層的頂部表面形成該聚合物保護層離子的氣體。
  5. 如請求項1至請求項4中的任意一項所述之蝕刻方法，其中該氣體源至少包括一第一種氣體和一第二種氣體，該第一種氣體用於形成電漿中在該光刻膠層的頂部表面形成該聚合物保護層的離子，該第二種氣體用於形成電漿中對該底部抗反射塗層進行蝕刻的離子。
  6. 如請求項5所述之蝕刻方法，其中該第一種氣體包括CH4，該第二種氣體包括N2；其中，該N2與該CH4的流量比大於一設定閾值，以使得該氣體源形成的電漿能夠在該光刻膠層的頂部表面形成該聚合物保護層，且能夠蝕刻去除該底部抗反射塗層未被該光刻膠層覆蓋的部分。
  7. 如請求項6所述之蝕刻方法，其中該設定閾值不小於5：1。
  8. 如請求項6所述之蝕刻方法，其中CH4的流量不小於100sccm。
  9. 如請求項6所述之蝕刻方法，其中該氣體源進一步包括一第三種氣體，該第三種氣體為H2，H2的流量不大於CH4的流量。
  10. 如請求項1所述之蝕刻方法，其中電漿蝕刻過程中，壓強為20Mt~100Mt，射頻頻率為2MHz~60MHz。
TW109140113A 2019-12-25 2020-11-17 蝕刻方法 TWI777299B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911358929.0A CN113035694A (zh) 2019-12-25 2019-12-25 刻蚀方法
CN201911358929.0 2019-12-25

Publications (2)

Publication Number Publication Date
TW202139282A TW202139282A (zh) 2021-10-16
TWI777299B true TWI777299B (zh) 2022-09-11

Family

ID=76458567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109140113A TWI777299B (zh) 2019-12-25 2020-11-17 蝕刻方法

Country Status (2)

Country Link
CN (1) CN113035694A (zh)
TW (1) TWI777299B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800174A (zh) * 2010-02-11 2010-08-11 中微半导体设备(上海)有限公司 一种含碳层的等离子刻蚀方法
CN104347389A (zh) * 2013-07-23 2015-02-11 中微半导体设备(上海)有限公司 等离子体刻蚀方法
US20150371869A1 (en) * 2015-08-31 2015-12-24 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550640B1 (ko) * 2001-11-30 2006-02-09 주식회사 하이닉스반도체 불화아르곤 노광원을 이용한 패턴 형성 방법
JP2004003988A (ja) * 2002-03-15 2004-01-08 Matsushita Electric Ind Co Ltd 金属識別装置および金属識別方法
US7473377B2 (en) * 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
KR101075045B1 (ko) * 2002-10-11 2011-10-19 램 리써치 코포레이션 플라즈마 에칭 성능 강화를 위한 방법
US20100018944A1 (en) * 2008-07-25 2010-01-28 United Microelectronics Corp. Patterning method
CN101640174B (zh) * 2008-07-31 2011-08-24 中芯国际集成电路制造(北京)有限公司 半导体结构的刻蚀方法和金属互连层的形成方法
US7772122B2 (en) * 2008-09-18 2010-08-10 Lam Research Corporation Sidewall forming processes
CN101465287B (zh) * 2008-12-31 2010-04-21 中微半导体设备(上海)有限公司 等离子体刻蚀方法
JP2010161162A (ja) * 2009-01-07 2010-07-22 Tokyo Electron Ltd 微細パターンの形成方法
TWI442469B (zh) * 2010-02-12 2014-06-21 Advanced Micro Fab Equip Inc A plasma etching method for carbon - containing layer
TW201128702A (en) * 2010-02-12 2011-08-16 Advanced Micro Fab Equip Inc Method for plasma etching a silicon-containing insulating layer
CN102737983B (zh) * 2012-07-05 2015-06-17 中微半导体设备(上海)有限公司 半导体结构的形成方法
CN103839783B (zh) * 2012-11-21 2017-06-09 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
CN103021934B (zh) * 2012-12-20 2015-10-21 中微半导体设备(上海)有限公司 一种通孔或接触孔的形成方法
CN103972155A (zh) * 2013-02-05 2014-08-06 中微半导体设备(上海)有限公司 一种在硅基底刻蚀通孔的方法
CN110571138A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800174A (zh) * 2010-02-11 2010-08-11 中微半导体设备(上海)有限公司 一种含碳层的等离子刻蚀方法
CN104347389A (zh) * 2013-07-23 2015-02-11 中微半导体设备(上海)有限公司 等离子体刻蚀方法
US20150371869A1 (en) * 2015-08-31 2015-12-24 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures

Also Published As

Publication number Publication date
TW202139282A (zh) 2021-10-16
CN113035694A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
US8247302B2 (en) Methods of fabricating substrates
TWI357094B (en) Reduction of feature critical dimensions
US7977242B2 (en) Double mask self-aligned double patterning technology (SADPT) process
US7635649B2 (en) Method for manufacturing semiconductor device
KR20100039886A (ko) 산화물 스페이서의 평활화 방법
TW200409236A (en) Method of etching a silicon-containing dielectric material
KR20090107055A (ko) 에칭 동안 라인 말단 단축의 감소 방법
KR100685903B1 (ko) 반도체 소자의 제조 방법
TW201428849A (zh) 晶片蝕刻方法
KR100780606B1 (ko) 반도체 소자의 제조방법
JP2005045053A (ja) 半導体装置の製造方法
JPH0758707B2 (ja) 半導体装置の形成方法
TWI777299B (zh) 蝕刻方法
KR101096194B1 (ko) 반도체 소자의 패턴 형성 방법
CN104465333B (zh) 光刻胶图形的形成方法、晶体管栅极的形成方法
CN111627808B (zh) 半导体结构及其形成方法
TWI496196B (zh) 植入光阻之保護層
CN108962726B (zh) 半导体器件的形成方法
CN102194678B (zh) 刻蚀栅极的方法
CN102376562B (zh) 用于半导体工艺的灰化处理方法
Kikutani et al. Sub-45 nm SiO2 etching with stacked-mask process using high-bias-frequency dual-frequency-superimposed RF capacitively coupled plasma
KR100687858B1 (ko) 반도체소자의 패터닝 방법
TW202017061A (zh) 半導體結構及其製造方法
KR101692119B1 (ko) 개선된 에칭 공정
WO2022022035A1 (zh) 形成高密度图案的方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent