CN101465287B - 等离子体刻蚀方法 - Google Patents

等离子体刻蚀方法 Download PDF

Info

Publication number
CN101465287B
CN101465287B CN2008102053737A CN200810205373A CN101465287B CN 101465287 B CN101465287 B CN 101465287B CN 2008102053737 A CN2008102053737 A CN 2008102053737A CN 200810205373 A CN200810205373 A CN 200810205373A CN 101465287 B CN101465287 B CN 101465287B
Authority
CN
China
Prior art keywords
plasma
layer
etching
photoresist layer
preliminary treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008102053737A
Other languages
English (en)
Other versions
CN101465287A (zh
Inventor
高山星一
倪图强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN2008102053737A priority Critical patent/CN101465287B/zh
Publication of CN101465287A publication Critical patent/CN101465287A/zh
Application granted granted Critical
Publication of CN101465287B publication Critical patent/CN101465287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及等离子体刻蚀方法。本发明在刻蚀半导体衬底上的多层刻蚀目标层的步骤之前,均包括电离包含惰性气体的预处理气体以形成预处理等离子体,利用预处理等离子体处理光刻胶层的步骤,从而避免光刻胶层的图形侧壁上形成沟槽,进而使得在电介质层上刻蚀出的形状更符合预期。

Description

等离子体刻蚀方法
技术领域
本发明涉及半导体器件的制造领域,尤其涉及等离子体刻蚀方法。
背景技术
刻蚀是半导体器件制造工艺中用化学溶液或气体从半导体晶圆除去不需要的部分的工艺。通常主要用进行化学刻蚀的湿刻蚀,可以使电路图形变得更精细的干刻蚀得至越来越广泛的使用。干法刻蚀不用化学溶液而用腐蚀性气体或等离子体。
湿刻蚀中,用强酸的化学反应进行各向同性刻蚀,即使被掩模覆盖的部分也可以被刻蚀。相反,干法刻蚀用反应离子刻蚀,其中,用例如等离子体态的卤素的腐蚀性化学气体和等离子体态离子进行刻蚀。因此,干法刻蚀可以实现只在衬底上按垂直方向进行刻蚀的各向异性刻蚀,所以,干法刻蚀适用于要求高精度的精细工艺,例如,适用于甚大规模集成电路(VLSI)工艺。
传统的等离子体处理装置包含导入反应气体的处理容器,以及在处理容器内作为相对配置的上部电极和下部电极。下部电极上设置半导体衬底,并通过在下部电极上加高频功率进行激励,利用在上部电极及下部电极之间产生的电场使反应气体电离成等离子体,通过由此产生的等离子体在偏转电压的作用下向半导体晶片高速运动实现各向异性刻蚀,同时自由基(radical)成分也参与对半导体晶片进行刻蚀。
但是,现有技术中,以光刻胶层为掩膜刻蚀其下的电介质层时,等离子体会对光刻胶层图形化的通孔的侧壁产生侵蚀,使得通孔侧壁上产生条纹状的凹槽。这样的凹槽破坏了光刻胶层的图形形状,也就是改变了刻蚀电介质层的掩膜。从而使得在电介质层上刻蚀出来的形状偏离预期。
为了解决上述问题,业界提出在刻蚀电介质层之前先对光刻胶层进行预处理的方法,具体包括步骤:在半导体衬底的氧化物层上形成光刻胶层;使用光刻的方法图形化光刻胶层;对图形化之后的光刻胶层进行等离子体预处理;再按照常规的工艺步骤刻蚀氧化物层。通过上述预处理,避免光刻胶层的侧壁出现条纹状的凹槽,进而避免在氧化物层上刻蚀出的形状偏离预期。
但是,上述现有技术的方法有不足,由于待刻蚀的目标层通常都比较厚,因而光刻胶层也相应的比较厚,所以要保证上述预处理的效果就必须使用高能量的等离子体进行高强度的预处理,但是,由此高能量的等离子体也会使光刻胶层产生溅射,破坏光刻胶层。
随着半导体制造的特征尺寸的不断减小,上述等离子体光刻胶处理方法仍然不能满足对保持良好的刻蚀形状的需求,因而需要改进。
发明内容
本申请解决的问题是:当采用图形化的光刻胶层为掩膜,利用等离子体刻蚀其下的目标层时,如何能更好地使得目标层上刻蚀出的形状符合预期。
为解决上述问题,根据本发明的一个方面,提供一种等离子体刻蚀方法,包括步骤:(1)提供一半导体衬底,所述衬底上方包括刻蚀目标层和位于刻蚀目标层上方的光刻胶层;(2)图形化所述光刻胶层;(3)提供预处理气体等离子体,利用所述预处理等离子体处理所述光刻胶层;(4)以预处理后的光刻胶层为掩膜刻蚀所述目标层第一深度;(5)利用所述预处理等离子体再次处理所述光刻胶层;(6)以所述再次处理后的光刻胶层为掩膜刻蚀目标层第二深度;所述预处理光刻胶层步骤中,所述预处理等离子体穿透光刻胶层的距离小于或等于光刻胶层厚度的一半。
可选地,步骤(3)至步骤(6)重复进行,直到所述刻蚀目标层被刻蚀完毕。
可选地,所述刻蚀目标层包括第一材料层,所述第一深度与第二深度的和小于等于所述第一材料层的厚度。
可选地,所述刻蚀目标层至少包括第一材料层和第二材料层,所述第一深度与第二深度之和小于等于所述第一材料层与第二材料层的厚度之和。
可选地,所述惰性气体选自He、Ar、Kr、Xe、Rn或前述气体按任意比例混合所形成的混合气体。
可选地,形成预处理等离子体的射频功率为200瓦至2000瓦。
可选地,形成预处理等离子体的射频功率为500瓦至1500瓦。
可选地,利用所述预处理等离子体处理所述光刻胶层的时间为5秒至50秒。
可选地,在刻蚀目标层中所使用的等离子体包含F等离子体和/或O等离子体。
可选地,在刻蚀目标层中所使用的等离子体包含Ar等离子体。
可选地,所述目标层包括第一材料层为底部抗反射层。
可选地,所述底部抗反射层为无机底部抗反射层。
可选地,形成所述无机底部抗反射层的材料选自无定形碳、氮化硅、氮氧化硅或氧化钛(TiO)。
可选地,所述目标层包括第二材料层为电介质层。
根据本发明的另一方面,提供一种等离子体刻蚀方法,包括步骤:提供半导体衬底,所述半导体衬底上设有停止刻蚀层,所述停止刻蚀层上设有电介质层,所述电介质层上设有底部抗反射层,所述底部抗反射层上设有图形化的光刻胶层;利用包含由惰性气体形成的等离子体处理所述光刻胶层;以光刻胶层为掩膜,用等离子体刻蚀底部抗反射层至暴露所述电介质层;第二次用包含由惰性气体形成的等离子体处理所述光刻胶层;以光刻胶层为掩膜,用等离子体刻蚀电介质层至暴露所述刻蚀停止层;再次用包含由惰性气体形成的等离子体处理所述光刻胶层;以光刻胶层为掩膜,用等离子体部分刻蚀所述刻蚀停止层。
可选地,所述惰性气体选自He、Ar、Kr、Xe、Rn或前述气体按任意比例混合所形成的混合气体。
可选地,所述包含由惰性气体形成的等离子体仅包含由惰性气体形成的等离子体。
可选地,三次形成包含由惰性气体形成的等离子体的射频功率分别为200瓦至2000瓦。
可选地,三次形成包含由惰性气体形成的等离子体的射频功率分别为200瓦至2000瓦。
可选地,三次用包含由惰性气体形成的等离子体处理所述光刻胶层的时间为5秒至50秒。
可选地,在所述三个刻蚀步骤中所使用的等离子体包含F等离子体和/或O等离子体。
可选地,在所述三个刻蚀步骤中所使用的等离子体包含Ar等离子体。
可选地,所述底部抗反射层为无机底部抗反射层。
可选地,形成所述无机底部抗反射层的材料选自无定形碳、氮化硅、氮氧化硅或氧化钛(TiO)。
与现有技术相比,本发明在刻蚀半导体衬底上的多层刻蚀目标层的步骤之前,均包括电离包含惰性气体的预处理气体以形成预处理等离子体,利用预处理等离子体处理光刻胶层的步骤,从而避免光刻胶层的图形侧壁上形成沟槽,进而使得在电介质层上刻蚀出的形状更符合预期。
附图说明
图1为本发明一个实施例等离子体刻蚀方法的流程图;
图2至图10为根据上述流程进行等离子体刻蚀的示意图。
具体实施方式
本发明提供一种等离子体刻蚀方法,用于刻蚀位于半导体衬底上方的刻蚀目标层,所述刻蚀目标层上方设有光刻胶层。与现有技术只对光刻胶层作一次高强度的、高能量的预处理不同,本发明在等离子体刻蚀过程中,设置多次、低能量的预处理光刻胶层步骤,对光刻胶层作“低强度的”预处理(softpre-treatment),每一次预处理完成后再对目标层进行某一深度的刻蚀。通过控制预处理等离子体的能量,使预处理等离子体穿透光刻胶层的距离小于或等于光刻胶层厚度的一半,从而实现对光刻胶层作“低强度的”预处理。
本发明的刻蚀目标层可以只包括一层材料层或多层材料层。在刻蚀该目标层时,可以包括多个子刻蚀步骤,每一个子刻蚀步骤刻蚀目标层至某一深度,在每一个子刻蚀步骤前对光刻胶层作一次“低强度的”预处理。
具体而言,本发明的等离子体刻蚀方法包括如下步骤:
(1)提供一半导体衬底,所述衬底上方包括刻蚀目标层和位于刻蚀目标层上方的光刻胶层;
(2)图形化所述光刻胶层;
(3)提供预处理气体等离子体,利用所述预处理等离子体处理所述光刻胶层;
(4)以预处理后的光刻胶层为掩膜刻蚀所述目标层第一深度;
(5)利用所述预处理等离子体再次处理所述光刻胶层;
(6)以所述再次处理后的光刻胶层为掩膜刻蚀目标层第二深度;
所述预处理光刻胶层步骤中,所述预处理等离子体穿透光刻胶层的距离小于或等于光刻胶层厚度的一半。
如图1所示,本发明提供一种等离子体刻蚀方法,包括步骤:
S101,提供半导体衬底;
S102,在半导体衬底上形成刻蚀停止层;
S103,在刻蚀停止层上形成电介质层;
S104,在电介质层上形成底部抗反射层;
S105,在底部抗反射层上形成光刻胶层;
S106,图形化光刻胶层;
S107,利用由含惰性气体的气体形成的等离子体对光刻胶层进行第一次预处理;
S108,以预处理过的光刻胶层为掩膜,用等离子体刻蚀底部抗反射层至暴露电介质层;
S109,利用由含惰性气体的气体形成的等离子体对光刻胶层进行第二次预处理;
S110,以预处理过的光刻胶层为掩膜,用等离子体刻蚀电介质层至暴露所述刻蚀停止层;
S111,利用由含惰性气体的气体形成的等离子体对光刻胶层进行第三次预处理;
S112,以预处理过的光刻胶层为掩膜,用等离子体部分刻蚀所述刻蚀停止层。
下面结合附图对上述步骤进行详细说明。
首先,如图2所示,执行步骤S101,提供半导体衬底101。
半导体衬底101可以是半导体制造领域所使用的硅衬底。然后执行步骤S102,在半导体衬底101上形成刻蚀停止层102,即形成如图3所示的结构。
刻蚀停止层102的刻蚀速率要比之后形成在其上的电介质层103小得多,它的主要作用是使后续在电介质层103上形成的沟槽的底部光滑并获得良好定义的形状。
然后如图4所示,执行步骤S103,在刻蚀停止层102上形成电介质层103。
电介质层103所选用的材料有很多,例如氧化硅等氧化物、聚合物或碳等无机物。在本发明中,用作电介质层103的优选材料是无定形碳。
接着执行步骤S104,在电介质层103上形成底部抗反射层104,形成如图5所示的结构。
由于光源照射到后续形成的光刻胶层105上时,在光刻胶层105的上下表面会产生反射而产生切口效应和驻波效应。而底部抗反射层104可以减小光刻胶层105下表面的光反射,从而减轻切口效应和驻波效应。形成底部抗反射层104一般可以采用两类材料。第一类为有机底部抗反射材料,此类有机底部抗反射材料已广泛的应用于IC制程。第二类是无机底部抗反射层。这类无机底部抗反射层的材料有无定形碳膜(α-C)、氮化硅(SiN)、氮氧化硅(SiOxNy)和氧化钛(TiO)等。
然后执行步骤S105,在底部抗反射层上形成光刻胶层105,形成如图6所示的结构。形成光刻胶层105的方法可以旋涂的方法,该方法以为本领域技术人员所述之,具体步骤在此不再赘述。
然后执行步骤S106,图形化光刻胶层105,形成如图7所示的结构。
图形化光刻胶层105的过程可以采用本领域技术人员所熟知的光刻的方法,即通过光刻设备利用图形化的掩模对涂布有光刻胶层105的半导体衬底101进行曝光处理。光刻胶层105被曝光的部分发生光化学反应,从而对特定的溶剂产生从不溶到可溶的转变,或者从可溶到不溶的转变。使得光刻胶层105上的特定区域可以被溶剂清除,而残留下需要的图形,从而形成刻蚀其下覆层的掩膜。
接着执行步骤S107,利用由含惰性气体的气体形成的等离子体对光刻胶105进行第一次预处理。步骤S107中使用的等离子体包含由惰性气体形成的等离子体。
本发明的发明人发现,光刻胶层105表层的微观结构为网格状结构,当使用包含惰性气体形成的预处理等离子体填充这些网状结构时,可以形成一层由预处理气体原子与光刻胶分子交联形成的保护层(图未示)。该保护层可以防止使用等离子体刻蚀光刻胶层105下的覆层时,破坏光刻胶层105的侧壁,从而避免在光刻胶层105的图形侧壁上出现沟槽,进而使得在电介质层上刻蚀出的形状符合预期。下面以惰性气体为例来说明预处理气体的处理过程。
步骤S107所述的第一次预处理步骤是为了防止在使用等离子体刻蚀打开底部抗反射层104时,损伤光刻胶层105的侧壁而在侧壁上出现沟槽。
另外,本发明的发明人还发现,由于光刻胶分子网格的尺寸问题,使用原子直径较小的惰性气体形成等离子体时,等离子体化的惰性气体的原子会穿越光刻胶分子网格。也就是说,当使用直径较小的惰性气体形成等离子体对光刻胶层105进行预处理,仅在光刻胶层的表面形成保护层的难度加大。因此,本发明优选的方法是采用He、Ar、Kr、Xe、Rn等原子直径较大的惰性气体形成预处理光刻胶层的预处理等离子体。
并且,利用前述惰性气体按任意比例混合所形成的混合气体电离形成的等离子体对光刻胶层105进行预处理,也可以实现本发明的目的。采用混合气体电离形成等离子体具有额外的好处,因为光刻胶层105表面的网格状结构的网格大小并非完全一致,采用不同直径的原子填充这些网格可以在光刻胶层105表面形成更加致密的保护层。
为了让预处理步骤和后续等离子体刻蚀的步骤可以在同一个等离子体腔室中进行,进行预处理所采用的等离子体处理除了由上述惰性气体作为预处理气体形成的等离子体外,还可以包括其他成分。当然,本发明的发明人发现,当预处理所采用的等离子体仅包含由惰性气体所形成的等离子体时,光刻胶层105表面会形成比较“干净”的保护层,不会有其它副产物的产生,有利于对光刻胶层105的表面平整。
在上述预处理步骤中,对惰性气体预处理气体进行电离的射频功率为200瓦至2000瓦,优选在500瓦至1500瓦。这种优选的电离功率可以使形成的等离子体更好地嵌入光刻胶层105表面的网格之中。业内人士均知离子加速后的能量大小与频率和功率都有关,所以上述功率设定的举例只是在一定频率的参考值,根据实际应用场合的需要可以有不同的参数设定。其中频率和功率的设定使得预处理离子获得较低的能量后穿透入光刻胶分子网络。该能量的选择使离子只能穿透到光刻胶一半厚度或小于一半厚度。如果离子能量过大会造成入射的离子对光刻胶表面形成溅射(sputtering),光刻胶形状无法保持。
步骤S107利用由惰性气体形成的等离子体处理半导体衬底101的时间为5秒至50秒。在对半导体衬底101进行第一次预处理之后,可以执行步骤S108,以预处理过的光刻胶层105为掩膜,用等离子体刻蚀底部抗反射层104至暴露电介质层,形成如图8所示的结构。刻蚀所使用的等离子体含F和/或O,同时也可以包括质量较大的Ar等离子体。由于步骤S107的预处理,在底部抗反射层104上所刻蚀出的形状可以很好地符合预期。
本发明的发明人发现,在用等离子体刻蚀底部抗反射层104的过程中,在光刻胶层105表层形成的保护层也受到了伤害。如果不进行修补,光刻胶层105的侧壁将会在后续刻蚀电介质层103的过程中形成沟槽,从而不利于保持电介质层103上刻蚀出的形状符合预期。
因此,接着执行步骤S109,利用由含惰性气体的气体形成的等离子体对光刻胶105进行第二次预处理。步骤S109中使用的等离子体包含由惰性气体形成的等离子体。
步骤S109所述的第二次预处理实际上是对光刻胶层105表层的保护层进行修补,将由惰性气体原子补入被破坏的光刻胶层105的网格之中,从而加固了光刻胶层105表面的保护层。
步骤S109所述的第二次预处理与步骤S107所述的第一次预处理相似,用于处理的等离子体包括由惰性气体形成的等离子体;惰性气体优选自He、Ar、Kr、Xe、Rn等原子直径较大的惰性气体或前述惰性气体按任意比例混合所形成的混合气体;优选的等离子体仅包括由惰性气体形成的等离子体;对惰性气体进行电离的射频功率为200瓦至2000瓦,优选在500瓦至1500瓦;预处理的时间为5秒至50秒。
在第二次预处理之后,可以执行步骤S110,以预处理过的光刻胶层105为掩膜,用等离子体刻蚀电介质层103至暴露刻蚀停止层102,形成如图9所示的结构。刻蚀所使用的等离子体含F和/或O,同时也可以包括质量较大的Ar等离子体。由于步骤S109的第二次预处理修补了光刻胶层105在步骤S108中被等离子体损伤的部分,因此在电介质层103上所刻蚀出的形状可以很好地符合预期。
然后再执行步骤S111,利用由含惰性气体的气体形成的等离子体对光刻胶105进行第三次预处理。步骤S109中使用的等离子体包含由惰性气体形成的等离子体。
步骤S111所述的第三次预处理是对光刻胶层105表层的保护层进行再次修补,将步骤S110中被破坏的光刻胶层105的网格用惰性气体原子补入,因而再次加固了光刻胶层105表面的保护层。
步骤S111所述的第三次预处理与步骤S107所述的第一次预处理相似,用于处理的等离子体包括由惰性气体形成的等离子体;惰性气体优选自Ar、Kr、Xe、Rn等原子直径较大的惰性气体或前述惰性气体按任意比例混合所形成的混合气体;优选的等离子体仅包括由惰性气体形成的等离子体;对惰性气体进行电离的射频功率为200瓦至2000瓦,优选在500瓦至1500瓦;预处理的时间为5秒至50秒。
最后执行步骤S 112,以预处理过的光刻胶层105为掩膜,用等离子体部分刻蚀所述刻蚀停止层102,形成如图10所示的结构。这里所说的“部分刻蚀”在本领域之中的另一种称呼为“过刻蚀”。部分刻蚀所述刻蚀停止层102的目的是对电介质层103上的图形形状进行修正,使其符合预期。而在本发明中,经过了步骤S111所述的第三次预处理,电介质层103上的图形形状会更符合预期。
在本发明另一个实施例中,上述三个预处理步骤的工艺参数可以完全相同,因而可以提高工艺适应性,从而更加方便地在同一个等离子体腔室中完成三个预处理步骤和三个刻蚀步骤。其中每次预处理后进行的刻蚀步骤,刻蚀深度可以是刻穿一层材料层如抗反射层104,也可以是分多次刻穿较厚的材料层如电介质层103。
本申请虽然以较佳实施例公开如上,但其并不是用来限定权利要求,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本申请的保护范围应当以本申请权利要求所界定的范围为准。

Claims (9)

1.一种等离子体刻蚀方法,包括步骤:
(1)提供一半导体衬底,所述衬底上方包括刻蚀目标层和位于刻蚀目标层上方的光刻胶层;
(2)图形化所述光刻胶层;
(3)提供预处理气体等离子体,利用所述预处理等离子体处理所述光刻胶层,所述预处理气体选自He、Ar、Kr、Xe、Rn或前述气体按任意比例混合所形成的混合气体;
(4)以预处理后的光刻胶层为掩膜刻蚀所述目标层第一深度;
(5)利用所述预处理等离子体再次处理所述光刻胶层;
(6)以所述再次处理后的光刻胶层为掩膜刻蚀目标层第二深度;
所述预处理光刻胶层步骤中,所述预处理等离子体穿透光刻胶层的距离小于或等于光刻胶层厚度的一半。
2.如权利要求1所述的等离子体刻蚀方法,其特征在于:步骤(3)至步骤(6)重复进行,直到所述刻蚀目标层被刻蚀完毕。
3.如权利要求1所述的等离子体刻蚀方法,其特征在于:所述刻蚀目标层包括第一材料层,所述第一深度与第二深度的和小于等于所述第一材料层的厚度。
4.如权利要求1所述的等离子体刻蚀方法,其特征在于:所述刻蚀目标层至少包括第一材料层和第二材料层,所述第一深度与第二深度之和小于等于所述第一材料层与第二材料层的厚度之和。
5.如权利要求1所述的等离子体刻蚀方法,其特征在于:形成预处理等离子体的射频功率为200瓦至2000瓦。
6.如权利要求1所述的等离子体刻蚀方法,其特征在于:利用所述预处理等离子体处理所述光刻胶层的时间为5秒至50秒。
7.如权利要求1所述的等离子体刻蚀方法,其特征在于:所述第一材料层为底部抗反射层,所述第二材料层为电介质层。
8.一种等离子体刻蚀方法,包括步骤:
提供半导体衬底,所述半导体衬底上设有停止刻蚀层,所述停止刻蚀层上设有电介质层,所述电介质层上设有底部抗反射层,所述底部抗反射层上设有图形化的光刻胶层;
利用由包含惰性气体预处理气体形成的等离子体处理所述光刻胶层;
以光刻胶层为掩膜,用等离子体刻蚀底部抗反射层至暴露所述电介质层;
第二次用由包含惰性气体的预处理气体形成的等离子体处理所述光刻胶层;
以光刻胶层为掩膜,用等离子体刻蚀电介质层至暴露所述刻蚀停止层;
再次用由包含惰性气体的预处理气体形成的等离子体处理所述光刻胶层;
以光刻胶层为掩膜,用等离子体部分刻蚀所述刻蚀停止层;
所述预处理气体的等离体处理中,等离子体穿透光刻胶层的距离小于或等于光刻胶层厚度的一半。
9.如权利要求8所述的等离子体刻蚀方法,其特征在于:所述惰性气体选自He、Ar、Kr、Xe、Rn或前述气体按任意比例混合所形成的混合气体。
CN2008102053737A 2008-12-31 2008-12-31 等离子体刻蚀方法 Active CN101465287B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102053737A CN101465287B (zh) 2008-12-31 2008-12-31 等离子体刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102053737A CN101465287B (zh) 2008-12-31 2008-12-31 等离子体刻蚀方法

Publications (2)

Publication Number Publication Date
CN101465287A CN101465287A (zh) 2009-06-24
CN101465287B true CN101465287B (zh) 2010-04-21

Family

ID=40805785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102053737A Active CN101465287B (zh) 2008-12-31 2008-12-31 等离子体刻蚀方法

Country Status (1)

Country Link
CN (1) CN101465287B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872804A (zh) * 2010-05-21 2010-10-27 中国科学院上海技术物理研究所 一种掩模用光刻胶微凸镜列阵的等离子体回流成形方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102012644B (zh) * 2009-09-04 2012-09-19 中芯国际集成电路制造(上海)有限公司 减小光刻胶图案特征尺寸的方法
CN102651304A (zh) * 2011-02-23 2012-08-29 上海华虹Nec电子有限公司 用于改善湿法刻蚀金属工艺的方法
CN102915922B (zh) * 2011-08-03 2015-04-22 中芯国际集成电路制造(北京)有限公司 一种制作半导体器件的方法
CN102543687B (zh) * 2011-11-30 2015-08-05 中微半导体设备(上海)有限公司 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法
CN102931045B (zh) * 2012-10-18 2015-08-26 中微半导体设备(上海)有限公司 刻蚀工艺监控信号的处理方法和刻蚀终点控制方法
CN104347392A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 图形化方法
CN104425233B (zh) * 2013-08-20 2018-02-09 中芯国际集成电路制造(上海)有限公司 去除栅介质层的方法
CN113035694B (zh) * 2019-12-25 2024-09-10 中微半导体设备(上海)股份有限公司 刻蚀方法
CN111710617B (zh) * 2020-06-30 2023-08-22 度亘激光技术(苏州)有限公司 半导体结构的检测方法及半导体结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326307B1 (en) * 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326307B1 (en) * 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872804A (zh) * 2010-05-21 2010-10-27 中国科学院上海技术物理研究所 一种掩模用光刻胶微凸镜列阵的等离子体回流成形方法

Also Published As

Publication number Publication date
CN101465287A (zh) 2009-06-24

Similar Documents

Publication Publication Date Title
CN101465287B (zh) 等离子体刻蚀方法
KR102436638B1 (ko) Arc 층 에칭 동안의 거칠기 개선 및 선택비 향상을 위한 방법
JP5577532B2 (ja) Dc/rfハイブリッド処理システム
JP6509495B2 (ja) 半導体製造用の内部プラズマグリッドの適用
CN100468207C (zh) 去除刻蚀残留物的方法
TW201901794A (zh) 高深寬比低溫蝕刻期間用於側壁鈍化之氣體添加劑
CN101552189B (zh) 等离子体处理方法
US11243465B2 (en) Plasma treatment method to enhance surface adhesion for lithography
CN101290481A (zh) 控制特征尺寸收缩的蚀刻工艺
CN103247525A (zh) 用于蚀刻有机硬掩膜的方法
US9520298B2 (en) Plasma method for reducing post-lithography line width roughness
TWI594320B (zh) 形成圖案之方法
KR102413039B1 (ko) 선택적 SiARC 제거
CN105453236B (zh) 蚀刻方法
CN100483261C (zh) 光刻图形的形成方法
JP2011049360A (ja) プラズマエッチング方法
TW201415520A (zh) 用於使用電漿處理工件的裝置
CN106158595A (zh) 半导体器件的形成方法
CN101046626A (zh) 一种在制造光掩模时蚀刻钼层的方法
US9735013B2 (en) Ion implantation for improved contact hole critical dimension uniformity
JPH03174724A (ja) パターン形成方法
CN114967161A (zh) 一种多层膜自由几何超表面元件及制备方法
RU2827959C1 (ru) Способ формирования фоторезистивной маски
Ma et al. Post-litho line edge/width roughness smoothing by ion implantations
Tung Enabling Pattern Transfer for Block Copolymer Directed Self-Assembly

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Plasma etching method and equipment for making semiconductor device

Effective date of registration: 20110725

Granted publication date: 20100421

Pledgee: China Development Bank Co

Pledgor: Advanced Micro-Fabrication Equipment (Shanghai) Inc.

Registration number: 2009310000663

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20170809

Granted publication date: 20100421

Pledgee: China Development Bank Co

Pledgor: Advanced Micro-Fabrication Equipment (Shanghai) Inc.

Registration number: 2009310000663

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.

Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc.