CN104425233B - 去除栅介质层的方法 - Google Patents
去除栅介质层的方法 Download PDFInfo
- Publication number
- CN104425233B CN104425233B CN201310365793.2A CN201310365793A CN104425233B CN 104425233 B CN104425233 B CN 104425233B CN 201310365793 A CN201310365793 A CN 201310365793A CN 104425233 B CN104425233 B CN 104425233B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- gate dielectric
- side wall
- gate
- interlayer dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000010410 layer Substances 0.000 claims abstract description 148
- 239000011229 interlayer Substances 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 239000008367 deionised water Substances 0.000 claims description 5
- 229910021641 deionized water Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 2
- 241000790917 Dioxys <bee> Species 0.000 claims 1
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 238000000280 densification Methods 0.000 claims 1
- 238000002156 mixing Methods 0.000 claims 1
- 239000002002 slurry Substances 0.000 claims 1
- 239000011800 void material Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000011513 prestressed concrete Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 1
- 235000011613 Pinus brutia Nutrition 0.000 description 1
- 241000018646 Pinus brutia Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提出一种去除栅介质层的方法，在形成层间介质层之后，刻蚀去除虚拟栅极之前，先对所述层间介质层以及侧墙进行第一次预处理，使层间介质层和侧墙的表面更加致密，降低后续刻蚀对层间介质层和侧墙的损伤；在进行刻蚀去除栅介质层时，同时对层间介质层以及侧墙进行第二次预处理，能够进一步的减少刻蚀时对所述层间介质层和侧墙的损伤，使层间介质层和侧墙的表面更平坦，能更好的控制形成金属栅的高度以及避免金属栅材料在层间介质层发生残留，从而可以提高形成的半导体器件的良率。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种去除栅极介质层的方法。
背景技术
随着晶体管尺寸的不断缩小，绝缘层+金属栅极（high-kmetalgate,HKMG）的技术几乎已经成为45nm以下级别制程的必备技术。不过在制作HKMG结构晶体管的工艺方面，业内存在两种不同工艺，分别是先栅极（Gate-first）工艺流派和后栅极（Gate-last）工艺流派。一般来说使用Gate-first工艺是直接形成金属栅极；而Gate-last工艺是先形成虚拟栅极之后再去除虚拟栅极和栅介质层，再形成真正新的栅介质层和金属栅极。
请参考图1，现有技术中后栅极工艺在半导体衬底10分为两个区，一个是芯核区11，另一个是IO区12，在芯核区11和O区12上形成栅介质层20，在所述栅介质层20上形成虚拟栅极30，接着在所述虚拟栅极30两侧形成侧墙，所述侧墙包括氮化硅41和氧化硅42，接着在所述虚拟栅极30之间形成层间介质层50；接着，请参考图2，去除所述虚拟栅极30，暴露出在所述栅介质层20，并且在IO区12的所述栅介质层20以及层间介质层50的表面上形成光阻60，对所述光阻60进行曝光和显影，暴露出芯核区11待去除的栅介质层20和部分层间介质层50；接着，请参考图3，刻蚀去除芯核区11待去除的栅介质层20，这样去除栅介质层20之后再重新在芯核区11形成真正的栅介质层，这样能够提高形成芯核区11的性能。
然而，由于去除所述栅介质层20采用的是湿法刻蚀，而且栅介质层20通常是使用热氧化法形成的氧化硅，其材质较为致密，一般采用氢氟酸对其刻蚀去除；然而，所述侧墙和层间介质层50的材质为化学气相沉积方法形成，材质较热氧化法形成的氧化硅较为疏松，氢氟酸对其刻蚀速度也比热氧化法形成的氧化硅更高，在使用氢氟酸进行刻蚀栅介质层时，氢氟酸对所述侧墙和层间介质层50刻蚀程度会更高，也就是说，刻蚀去除所述栅介质层20会对所述侧墙和层间介质层50造成极大的损伤，会使后续形成的金属栅极的高度收到影响，从而会使形成的半导体器件的良率大大降低。
发明内容
本发明的目的在于提供一种去除栅介质层的方法，能够在去除栅介质层时不对侧墙和层间介质层造成太大的损伤。
为了实现上述目的，本发明提出一种去除栅介质层的方法，其步骤包括：
提供半导体衬底，在所述半导体衬底上形成有栅介质层，在所述栅介质层上形成有虚拟栅极，在所述虚拟栅极两侧形成有侧墙，在所述半导体衬底上、虚拟栅极之间填充有层间介质层；
对所述层间介质层以及侧墙进行第一预处理；
去除所述虚拟栅极，暴露出所述栅介质层；
分步刻蚀所述栅介质层，在相邻的分步刻蚀之间对所述层间介质层以及侧墙进行第二预处理，直至完全去除所述栅介质层。
进一步的，所述第一预处理采用氮气、氩气或者氮气和氩气混合的电浆对所述层间介质层以及侧墙进行轰击。
进一步的，所述氮气或氩气流量范围是5000sccm～15000sccm。
进一步的，所述第一预处理的处理时间范围是10s～60s。
进一步的，所述第二预处理采用O3的电浆对所述层间介质层以及侧墙进行干法处理。
进一步的，所述O3的流量范围是10000sccm～20000sccm。
进一步的，所述第二预处理的时间范围是20s～60s。
进一步的，所述第二预处理采用O3和去离子水对所述层间介质层以及侧墙进行湿法处理。
进一步的，所述O3的流量范围是5ppm～100ppm，所述去离子水的流量范围是1L～2L。
进一步的，所述第二预处理的时间范围是20s～120s。
进一步的，采用氢氟酸对所述栅介质层进行分步刻蚀。
进一步的，所述氢氟酸采用三步刻蚀去除所述栅介质层。
进一步的，每步使用所述氢氟酸进行刻蚀的时间范围是5s～60s,浓度范围是50:1～500:1。
进一步的，在第一步和第二步刻蚀的之后，均对所述层间介质层以及侧墙进行第二预处理。
进一步的，所述栅介质层的材质为二氧化硅。
进一步的，所述栅介质层采用热氧化法形成。
进一步的，所述侧墙的材质包括二氧化硅、氮化硅和氮氧化硅。
进一步的，所述层间介质层的材质为二氧化硅。
与现有技术相比，本发明的有益效果主要体现在：在形成层间介质层之后，刻蚀去除虚拟栅极之前，先对所述层间介质层以及侧墙进行第一次预处理，使层间介质层和侧墙的表面更加致密，降低后续刻蚀对层间介质层和侧墙的损伤；在进行刻蚀去除栅介质层时，同时对层间介质层以及侧墙进行第二次预处理，能够进一步的减少刻蚀时对所述层间介质层和侧墙的损伤，使层间介质层和侧墙的表面更平坦，能更好的控制形成金属栅的高度以及避免金属栅材料在层间介质层发生残留，从而可以提高形成的半导体器件的良率。
附图说明
图1至图3为现有技术中去除栅介质层步骤中器件结构的剖面图；
图4为一实施例中去除栅介质层的方法的流程图；
图5至图7为一实施例中去除栅介质层步骤中器件结构的剖面图。
具体实施方式
以下结合附图和具体实施例对本发明提出的去除栅介质层的方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图4，在本实施例中，提出一种去除栅介质层的方法，其步骤包括：
提供半导体衬底100，在所述半导体衬底100上形成有栅介质层200，在所述栅介质层200上形成有虚拟栅极300，在所述虚拟栅极300两侧形成有侧墙，在所述半导体衬底100上、虚拟栅极300之间填充有层间介质层500，如图5所示；
其中，所述半导体衬底100可以是单晶硅、多晶硅以及绝缘体上硅等，所述栅介质层200为二氧化硅，其采用热氧化法形成，通常形成的栅介质层200的厚度范围是8埃～15埃，例如是10埃；其中，所述侧墙包括第一侧墙410和第二侧墙420，所述第一侧墙410的材质为氮化硅，所述第二侧墙420的材质为二氧化硅，在本实施例的其他实施例中，所述侧墙的材质也可以为氮氧化硅；所述层间介质层500的材质为二氧化硅，在形成层间介质层500之后，可以采用化学机械研磨平坦化所述层间介质层500。
对所述层间介质层500以及侧墙进行第一预处理；
在该步骤中，所述第一预处理采用氮气、氩气氮气和氩气混合的电浆对所述层间介质层500以及侧墙进行轰击，从而使所述层间介质层500以及侧墙的表面变得更加致密，可以减少后续刻蚀对其的损伤，其中，所述氮气或氩气流量范围是5000sccm～15000sccm，例如是2000sccm，所述第一预处理的处理时间范围是10s～60s，例如是20s。
去除所述虚拟栅极300，暴露出所述栅介质层200，如图6所示；
在本实施例中，所述半导体衬底100分为两个区域，一个用于制作IO区120，一个用于制作芯核区110，由于刻蚀去除所述虚拟栅极300时会对芯核区110的栅介质层200有所损伤，为了提高芯核区110的性能，则需要在芯核区110先去除受损伤的栅介质层200再重新生长栅介质层200，为了能去除芯核区110受损伤的栅介质层200而不损伤IO区120的栅介质层200，则需要在IO区120形成光阻进行保护，形成光阻的步骤具体包括：
在所述层间介质层500、侧墙和栅介质层200的表面形成光阻600；
对所述光阻600进行曝光、显影，使所述光阻600仅遮挡无需重新生长栅介质层200的IO区120，暴露出一部分层间介质层500、芯核区110的栅介质层200以及侧墙。
分步刻蚀芯核区110的栅介质层200，在相邻的分别刻蚀之间对所述层间介质层500以及侧墙进行第二预处理，直至完全去除芯核区110的栅介质层200，如图7所示；
在该步骤中，采用湿法刻蚀使用氢氟酸分步去除芯核区110的栅介质层200，在本实施例中，所述栅介质层200的厚度为10埃，可以将刻蚀分为三步，每一步使用所述氢氟酸刻蚀的时间范围是5s～60s，例如是20s；所述氢氟酸的浓度范围是50:1～500:1，例如是100：1；每一步均刻蚀3埃左右，在第一步和第二步刻蚀的之后，均对所述层间介质层500以及侧墙进行第二预处理，所述第二预处理可以采用O3的电浆对所述层间介质层500以及侧墙进行干法处理，其中，所述O3的流量范围是10000sccm～20000sccm，例如是15000sccm；处理时间范围是20s～60s，例如是30s；也可以采用使用O3和去离子水对所述层间介质层以及侧墙进行湿法处理，所述O3的流量范围是5ppm～100ppm，例如是50ppm；所述去离子水的流量范围是1L～2L，例如是1.5L；处理的时间范围是20s～120s，例如是100s；O3对所述层间介质层500以及侧墙处理能够保护层间介质层500以及侧墙，减少氢氟酸对所述层间介质层500以及侧墙的损伤，需要指明的是，在本发明的其他实施例中，可以根据不同需要将刻蚀分为两步或者四步等。
综上，在本发明实施例提供的去除栅介质层的方法中，在形成层间介质层之后，刻蚀去除虚拟栅极之前，先对所述层间介质层以及侧墙进行第一次预处理，使层间介质层和侧墙的表面更加致密，降低后续刻蚀对层间介质层和侧墙的损伤；在进行刻蚀去除栅介质层时，同时对层间介质层以及侧墙进行第二次预处理，能够进一步的减少刻蚀时对所述层间介质层和侧墙的损伤，使层间介质层和侧墙的表面更平坦，能更好的控制形成金属栅的高度以及避免金属栅材料在层间介质层发生残留，从而可以提高形成的半导体器件的良率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (18)
1.一种去除栅介质层的方法，其步骤包括：
提供半导体衬底，在所述半导体衬底上形成有栅介质层，在所述栅介质层上形成有虚拟栅极，在所述虚拟栅极两侧形成有侧墙，在所述半导体衬底上的多个虚拟栅极之间填充有层间介质层；
对所述层间介质层以及侧墙进行第一预处理，提高所述层间介质层和所述侧墙的致密性；
去除所述虚拟栅极，暴露出所述栅介质层；
分步刻蚀所述栅介质层，在相邻的分步刻蚀之间对所述层间介质层以及侧墙进行第二预处理，直至完全去除所述栅介质层。
2.如权利要求1所述的去除栅介质层的方法，其特征在于，所述第一预处理采用氮气、氩气或者氮气和氩气混合的电浆对所述层间介质层以及侧墙进行轰击。
3.如权利要求2所述的去除栅介质层的方法，其特征在于，所述氮气或氩气流量范围是5000sccm～15000sccm。
4.如权利要求3所述的去除栅介质层的方法，其特征在于，所述第一预处理的处理时间范围是10s～60s。
5.如权利要求1所述的去除栅介质层的方法，其特征在于，所述第二预处理采用O3的电浆对所述层间介质层以及侧墙进行干法处理。
6.如权利要求5所述的去除栅介质层的方法，其特征在于，所述O3的流量范围是10000sccm～20000sccm。
7.如权利要求5所述的去除栅介质层的方法，其特征在于，所述第二预处理的时间范围是20s～60s。
8.如权利要求1所述的去除栅介质层的方法，其特征在于，所述第二预处理采用O3和去离子水对所述层间介质层以及侧墙进行湿法处理。
9.如权利要求8所述的去除栅介质层的方法，其特征在于，所述O3的流量范围是5ppm～100ppm，所述去离子水的流量范围是1L～2L。
10.如权利要求8所述的去除栅介质层的方法，其特征在于，所述第二预处理的时间范围是20s～120s。
11.如权利要求1所述的去除栅介质层的方法，其特征在于，采用氢氟酸对所述栅介质层进行分步刻蚀。
12.如权利要求11所述的去除栅介质层的方法，其特征在于，所述氢氟酸采用三步刻蚀去除所述栅介质层。
13.如权利要求12所述的去除栅介质层的方法，其特征在于，每步使用所述氢氟酸进行刻蚀的时间范围是5s～60s,浓度范围是50:1～500:1。
14.如权利要求13所述的去除栅介质层的方法，其特征在于，在第一步和第二步刻蚀的之后，均对所述层间介质层以及侧墙进行第二预处理。
15.如权利要求1所述的去除栅介质层的方法，其特征在于，所述栅介质层的材质为二氧化硅。
16.如权利要求15所述的去除栅介质层的方法，其特征在于，所述栅介质层采用热氧化法形成。
17.如权利要求1所述的去除栅介质层的方法，其特征在于，所述侧墙的材质包括二氧化硅、氮化硅和氮氧化硅。
18.如权利要求1所述的去除栅介质层的方法，其特征在于，所述层间介质层的材质为二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310365793.2A CN104425233B (zh) | 2013-08-20 | 2013-08-20 | 去除栅介质层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310365793.2A CN104425233B (zh) | 2013-08-20 | 2013-08-20 | 去除栅介质层的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425233A CN104425233A (zh) | 2015-03-18 |
| CN104425233B true CN104425233B (zh) | 2018-02-09 |
Family
ID=52973918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310365793.2A Active CN104425233B (zh) | 2013-08-20 | 2013-08-20 | 去除栅介质层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425233B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101154620A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 镶嵌结构的制造方法 |
| CN101465287A (zh) * | 2008-12-31 | 2009-06-24 | 中微半导体设备(上海)有限公司 | 等离子体刻蚀方法 |
| CN101789372A (zh) * | 2010-02-11 | 2010-07-28 | 中微半导体设备(上海)有限公司 | 一种含硅绝缘层的等离子刻蚀方法 |
| CN102969347A (zh) * | 2011-09-01 | 2013-03-13 | 台湾积体电路制造股份有限公司 | 提供具有多阻挡层的金属栅极器件的技术 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120306028A1 (en) * | 2011-05-30 | 2012-12-06 | Yu-Ren Wang | Semiconductor process and structure thereof |
-
2013
- 2013-08-20 CN CN201310365793.2A patent/CN104425233B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101154620A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 镶嵌结构的制造方法 |
| CN101465287A (zh) * | 2008-12-31 | 2009-06-24 | 中微半导体设备(上海)有限公司 | 等离子体刻蚀方法 |
| CN101789372A (zh) * | 2010-02-11 | 2010-07-28 | 中微半导体设备(上海)有限公司 | 一种含硅绝缘层的等离子刻蚀方法 |
| CN102969347A (zh) * | 2011-09-01 | 2013-03-13 | 台湾积体电路制造股份有限公司 | 提供具有多阻挡层的金属栅极器件的技术 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425233A (zh) | 2015-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9406547B2 (en) | Techniques for trench isolation using flowable dielectric materials | |
| US8536652B2 (en) | Non-volatile memory devices including low-K dielectric gaps in substrates | |
| US9054212B2 (en) | Fin etch and Fin replacement for FinFET integration | |
| CN105280498A (zh) | 半导体结构的形成方法 | |
| CN103681604B (zh) | 带有自对准接触孔的半导体器件及其制备方法 | |
| US9515078B2 (en) | Semiconductor structure and method for forming the same | |
| US11145540B2 (en) | Semiconductor structure having air gap dielectric and the method of preparing the same | |
| US9929147B2 (en) | High density capacitors formed from thin vertical semiconductor structures such as FinFETs | |
| KR20100027404A (ko) | 자기 터널링 접합 구조를 갖는 반도체 소자의 패터닝 방법 | |
| EP3179503B1 (en) | Fabrication methods for an nand flash memory | |
| KR100744071B1 (ko) | 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| CN104867831B (zh) | 一种半导体器件结构的制作方法 | |
| TW201448049A (zh) | 用於嵌入式矽鍺改良之鰭式場效電晶體間隔件蝕刻 | |
| CN105762114B (zh) | 半导体结构的形成方法 | |
| CN104979273B (zh) | 形成互连结构的方法 | |
| CN104425233B (zh) | 去除栅介质层的方法 | |
| CN103632943A (zh) | 半导体器件制造方法 | |
| CN104658967B (zh) | 一种半导体器件及其制造方法 | |
| CN106898575A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| TW201316457A (zh) | 記憶體及其製作方法 | |
| CN110911342A (zh) | 浅沟槽隔离结构及其制备方法 | |
| CN108054167A (zh) | 嵌入式闪存的制作方法 | |
| CN104134630A (zh) | 一种减少超低介质常数薄膜侧壁损伤的方法 | |
| KR101045092B1 (ko) | 반도체 소자 제조 방법 | |
| CN105990235B (zh) | 半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |