CN101154620A - 镶嵌结构的制造方法 - Google Patents
镶嵌结构的制造方法 Download PDFInfo
- Publication number
- CN101154620A CN101154620A CNA2006101168486A CN200610116848A CN101154620A CN 101154620 A CN101154620 A CN 101154620A CN A2006101168486 A CNA2006101168486 A CN A2006101168486A CN 200610116848 A CN200610116848 A CN 200610116848A CN 101154620 A CN101154620 A CN 101154620A
- Authority
- CN
- China
- Prior art keywords
- manufacture method
- dielectric layer
- inert gas
- mosaic texture
- ammonia
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种镶嵌结构的制造方法，包括：提供一半导体基底，在所述半导体基底中形成有导电层；将所述半导体基底表面曝露于惰性气体气体等离子体环境中；将所述半导体基底表面曝露于氨气等离子环境中；在所述半导体基底上形成第一介质层；在所述半导体基底上形成第二介质层；在所述第二介质层中形成连接孔和/或沟槽；本发明镶嵌结构制造方法中刻蚀停止层沉积时不会在下层金属导线中形成耦合电流。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种镶嵌结构的制造方法。
背景技术
半导体技术向小线宽技术节点迈进的同时，IC业界选用铜和低介电常数(Low K)材料作为减小0.13um及其以下技术节点的互连电阻电容(RC)延迟的关键解决方法，由于铜具有易扩散、难刻蚀等特点，引入了镶嵌工艺(Damascene)。专利申请号为02128694.9的中国专利公开了一种镶嵌工艺，其制造方法为首先在形成有金属导线层的半导体基底上沉积第一覆盖层，所述第一覆盖层可以是碳化硅，氮化硅中的一种，该第一覆盖层作为基底中金属导电层的阻挡保护层，也作为后续步骤中形成连接孔的刻蚀停止层；在所述第一覆盖层上形成金属间介质层，在所述金属间介质层上依次形成第二覆盖层和掩膜层，通过一系列的光刻刻蚀工艺在所述金属间介质层上形成沟槽和连接孔。通过刻蚀将所述连接孔底部的刻蚀停止层材料去除至露出所述金属导线层。
现有镶嵌工艺一般用氟硅玻璃、黑钻石(black diamond)等低介电常数的作为金属间介质层材料，掺氮的碳化硅(Nitrogen doped SIC，NDC)作为刻蚀停止层材料。所述形成刻蚀停止层工艺如图1所示：将半导体基底送入工艺腔，室打开气阀，通入氨气(S100)；然后打开射频源，并继续通入氨气，通过氨气对所述基底表面进行处理(S110)；接着，减小氨气流量，调节射频源功率为800W+/-100W；再接着，保持腔室温度及射频源功率不变，向腔室通入氦气对所述基底表面进行预处理(S120)，通过氦气预处理可以增加形成的刻蚀停止层与下层介质层的粘附性，减少剥离缺陷；然后，向反应腔室中通入TMS和氨气，同时继续通入辅助气体氦气，保持腔室温度和高射频源功率基本不变，所述TMS和氨气反应生成碳化硅(S130)，部分氮气被束缚在所述碳化硅膜层中形成含氮的碳化硅，氮气有助于抑止所述氮化硅膜层中载流子迁移率，增加介电常数，减小漏电流；完成沉积后，停止向工艺腔供应TMS和氨气，通过泵浦装置将反应的副产物抽走(S140)。
上述镶嵌工艺的刻蚀停止层的沉积过程存在以下缺陷：由于氨气预处理过程会使下层金属导线例如铜表面的氧化铜被去除，使铜表面露出，在进行氦气预处理时，在高能射频能量作用下，氦气等离子体直接作用在铜表面并在下层金属导线中形成耦合电流，由于等离子体轰击的能量高密度大，因而形成的耦合电流较大，该耦合电流沿着所述金属导线向下直接流向器件层并施加在栅极之上，造成栅极击穿，从而引起器件电性失败。
发明内容
因此，本发明的目的在于提供一种镶嵌结构的制造方法，以解决现有镶嵌结构制造方法中刻蚀停止层沉积时在下层金属导线中形成耦合电流的问题。
为达到上述目的，本发明提供的一种镶嵌结构的制造方法，包括：提供一半导体基底，在所述半导体基底中形成有导电层；将所述半导体基底表面曝露于惰性气体气体等离子体环境中；将所述半导体基底表面曝露于氨气等离子环境中；在所述半导体基底上形成第一介质层；在所述第一介质层上形成第二介质层；在所述第二介质层中形成连接孔和/或沟槽。
所述惰性气体可以是氦气、氩气中的一种。
所述惰性气体的流量为100至1100sccm。
所述惰性气体等离子体射频源的功率为700至1200瓦。
所述半导体基底表面曝露于惰性气体等离子体环境中的时间为5至15秒。
所述氨气等离子体射频源功率为300至1000瓦。
所述氨气的流量为800至1200sccm。
所述半导体基底表面曝露于氨气等离子体环境中的时间为10至30秒。
所述惰性气体等离子体和氨气等离子体环境的压力为3至6托。
所述第一介质层可以是氧化硅、碳化硅、氮化硅、碳硅氧化合物、掺氮碳化硅中的一种或其组合。
所述第二介质层为黑钻石、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、氮化硅、碳化硅中的一种或其组合。
该方法进一步包括：在所述连接孔和/或沟槽中沉积金属层。
与现有技术相比，本发明具有以下优点：
本发明中首先用惰性气体等离子体对基底表面进行预处理，然后用氨气等离子体进行表面预处理，接着沉积刻蚀停止层于所述基底之上，沉积的刻蚀停止层与基底具有很好的粘附性，形成的镶嵌结构具有很好的物理稳定性和电性稳定性；
由于惰性气体等离子体表面处理不会破坏或去除铜导电层表面的氧化铜，在惰性气体等离子体表面处理过程中高能的等离子也不会在铜导电层中有耦合电流产生，避免了生成耦合电流对基底中的器件层的击穿等破坏现象。
附图说明
图1为现有一种镶嵌结构的刻蚀停止层制造方法的流程图；
图2为根据本发明实施例的镶嵌结构的制造方法流程图；
图3至图15为根据本发明实施例的镶嵌结构的制造方法剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明中镶嵌结构的制造方法首先对具有器件层的半导体基底进行惰性气体等离子表面预处理，接着进行氨气等离子体预处理，然后在所述半导体基底表面沉积第一介质层，即刻蚀停止层，通过惰性气体等离子体预处理的基底与所述刻蚀停止层具有很好的粘附性；接着在所述第一介质层上沉积第二介质层，并在所述第二介质层中形成连接孔和/或沟槽。本发明方法在用氨气表面预处理之前对所述基底表面用惰性气体等离子体进行预处理，然后再形成刻蚀停止层，惰性气体等离子体不会破坏金属导线表面的氧化铜，因而不会在所述金属导线中产成耦合电流。
图2为根据本发明实施例的制造方法流程图。
如图2所示，首先提供一半导体基底，在所述半导体基底上形成有导电层(S200)。所述导电层可以是金属连线也可以是连接插塞，导电层可以是铝、铜、钨、钛、金、银、钽等金属材料，也可以是多晶硅，金属硅化物。
将所述半导体基底表面曝露于惰性气体等离子体环境中(S210)。所述惰性气体可以是氦气、氩气中的一种，气体的流量为100至1100sccm，等离子体射频源的功率为700至1200瓦。所述惰性气体等离子体环境的压力为3至6托，所述半导体基底表面曝露于惰性气体等离子体环境中的时间为5至15秒。通过惰性气体等离子对基底表面预处理可以改善基底表面与后续工艺沉积的刻蚀停止层之间的粘附性。
将所述经过惰性气体等离子体表面预处理的半导体基底在氨气等离子环境中进行预处理(S220)。所述氨气等离子体射频源功率为300至1000瓦，氨气的流量为800至1200sccm。所述半导体基底表面曝露于氨气等离子体环境中的时间为10至30s，所述氨气等离子体环境的压力为3至6托。通过氨气表面处理，去除基底中铜金属导线表面的氧化铜。
在所述半导体基底上沉积第一介质层(S230)。所述第一介质层可以是氧化硅、碳化硅、氮化硅、碳硅氧化合物、掺氮碳化硅中的一种或其组合。形成的方法为物理气相沉积或化学气相沉积。
在所述第一介质层上沉积第二介质层(S240)。所述第二介质层为黑钻石(black diamond)、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、氮化硅、碳化硅中的一种或其组合。其沉积方式为物理气相沉积或化学气相沉积。所述第二介质层即镶嵌结构的金属间介质层。
通过一系列的光刻和刻蚀工艺在所述第二介质层中形成连接孔和/或沟槽(S250)。所述在连接孔和沟槽中填充金属材料。
本发明方法形成中，首先用惰性气体等离子体对基底表面进行预处理，然后用氨气等离子体进行表面预处理，接着沉积刻蚀停止层于所述基底之上，沉积的刻蚀停止层与基底具有很好的粘附性，在惰性气体等离子体表面处理过程中也不会有耦合电流产生，因而不会破还基底中的器件层。
图3至图15为根据本发明实施例的制造方法剖面示意图。
如图3所示，首先提供一半导体基底200，在所述半导体基底200中形成有导电层201。所述导电层201可以是金属连线也可以是连接插塞，用于连接基底200中的半导体器件。所述导电层201可以是铝、铜、钨、钛、金、银、钽等金属材料，也可以是多晶硅，金属硅化物。
如图4所示，将所述半导体基底200表面曝露惰性气体等离子体203环境中。所述惰性气体可以是氦气、氩气中的一种，气体的流量为100至1100sccm，射频源的功率为700至1200瓦，所述第一等离子体环境的压力为3至6托，曝露于惰性气体离子体203环境中的时间为5至15秒。等离子体对所述基底200表面进行轰击的过程会破坏或重组基底200表面材料的化学键例如共价键或配位键，从而减小了基底200表面的膜内应力，更有助于基底200表面与其它的膜层粘结。同时用惰性气体等离子体203进行表面处理也可以去除基底200表面的污染物及杂质颗粒，减小污染物及杂质颗粒给膜层之间粘结带来的缺陷。
如图5所示，经过惰性气体等离子体表面处理后，再对所述半导体基底进行氨等离子体205表面处理。所述氨气等离子体射频源功率为300至1000瓦，氨气的流量为800至1200sccm，所述氨气等离子体环境的压力为3至6托。氨气等离子体处理的时间为10至30秒。通过氨气表面处理，去除基底中铜金属导线表面的氧化铜。所述氨等离子体表面处理和惰性气体表面处理可以在同一个反应腔室(chamber)中进行。
如图6所示，在所述半导体基底200上形成第一介质层202，所述第一介质层为碳化硅、氧化硅、氮化硅、碳氮氧化合物(SiOC)、掺氮碳化硅(NDC)中的一种或其组合。其形成的方式为物理气相沉积或化学气相沉积，厚度为300至800埃。该第一介质层202即为后续工艺中形成连接孔的刻蚀终点检测层，即刻蚀停止层(Etch stop layer)。以所述掺氮碳化硅(NDC)为例，所述形成第一介质层202可以和前述惰性气体等离子表面处理、氨气等离子体表面处理在同一个腔室中进行。所述半导体基底200完成惰性气体等离子表面处理、氨气等离子体表面处理后，向工艺腔中通入反应物质例如氨气和三甲基甲硅烷基(TMS)，所述所述TMS的流量为300至400sccm，所述氨气的流量为600至800sccm，反应室温度可以为300至400℃，本实施例中为350℃，压力为3.7托，射频源功率为800至1000W，反应时间约为10至30秒。所述第一介质层202的沉积过程和前述惰性气体等离子表面处理、氨气等离子体表面处理过程整合在一起较为详细步骤如下：第一步打开腔室，将所述半导体基底200送入工艺腔，调节腔室温度为350℃，射频源的功率为700至1200瓦，环境的压力为3至6托，向所述工艺腔中通入氦气，流量为100至1100sccm，持续时间为5至15秒。第二步，停止向工艺腔供给氦气，并向工艺腔中通入氨气(氨气的流量为800至1200sccm)，射频源功率调为300至1000瓦，保持腔室温度为350℃，环境的压力为3至6托，氨气等离子表面处理的时间为10秒至30秒；第三步，减小氨气流量至30至60sccm，设置射频源功率为800W+/-100W；第四步，向反应腔室中通入TMS和氨气，TMS的流量为300至400sccm，氨气的流量为600至800sccm，保持腔室温度，提高射频源功率为800至1000W，所述TMS和氨气反应生成碳化硅，部分氮气被束缚在所述碳化硅膜层中形成含氮的碳化硅，氮气有助于抑止所述氮化硅膜层中载流子迁移率，增加介电常数，减小漏电流；完成沉积后，停止向工艺腔供应TMS和氨气，通过泵浦装置将反应的副产物抽走。
如图7所示，在所述第一介质层202上形成第二介质层204。所述第二介质层204为黑钻石(black diamond，BD)、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、氮化硅、碳化硅中的一种或其组合。其形成的方式为物理气相沉积或化学气相沉积。本实施例中所述第二介质层204为黑钻石。
形成所述第一介质层202和第二介质层204之后，在所述第二介质层204上需要形成连接孔和沟槽，包括：先形成沟槽后形成连接孔(trench first)，先形成连接孔后形成沟槽(via first)，同时形成沟槽和连接孔等几种不同的制造工艺。本实施例以先形成连接孔后形成沟槽情况为例。
如图8所示，在所述第二介质层204上旋涂抗反射层206，在所述抗反射层上旋涂光刻胶208，通过曝光显影形成连接孔图案210。如图9所示，通过刻蚀将所述连接孔图案210转移到所述第二介质层204中形成连接孔210a，刻蚀至露出所述第一介质层202表面为止。所述第一介质层202作为形成连接孔210a的刻蚀终点检测层，能够保护半导体基底200表面不受损伤。
如图10所示，通过氧气等离子(O2 plasmar)灰化(ashing)移除所述光刻胶208和抗反射层206，然后进行湿法清洗。如图11所示，在所述连接孔210a中和第二介质层204上形成一牺牲层212。所述牺牲层212可以是DUO(Deep Ultraviolet Light Absorbing Oxide)或其它抗反射材料。
如图12所示，在所述牺牲层212上旋涂光刻胶214，然后通过软烤(softbake)、曝光(exposure)、曝光后烘烤(PEB)、显影(Develop)、硬烤(hard bake)等工艺生成沟槽图案216。如图13所示，通过刻蚀将所述光刻胶214中的沟槽图案216转移到所述第二介质层204中形成沟槽216a。
如图14所示，通过灰化及化学清洗去除所述光刻胶214和牺牲层212。刻蚀将所述连接孔210a底部的第一介质层202移除，露出所述半导体基底200的表面。移除的方法为干法刻蚀(dry etch)。
如图15所示，在所述连接孔210a和沟槽216a中填充金属材料，例如铜，形成连接插塞210b和金属连线216b。
本发明中首先用惰性气体等离子体对基底表面进行预处理，然后用氨气等离子体进行表面预处理，接着沉积刻蚀停止层于所述基底之上，沉积的刻蚀停止层与基底具有很好的粘附性，在惰性气体等离子体表面处理过程中也不会有耦合电流产生，因而不会破还基底中的器件层。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (12)
1.一种镶嵌结构的制造方法，包括：
提供一半导体基底，在所述半导体基底中形成有导电层；
将所述半导体基底表面曝露于惰性气体气体等离子体环境中；
将所述半导体基底表面曝露于氨气等离子环境中；
在所述半导体基底上形成第一介质层；
在所述第一介质层上形成第二介质层；
在所述第二介质层中形成连接孔和/或沟槽。
2.如权利要求1所述的镶嵌结构的制造方法，其特征在于：所述惰性气体可以是氦气、氩气中的一种。
3.如权利要求1或2所述的镶嵌结构的制造方法，其特征在于：所述惰性气体的流量为100至1100sccm。
4.如权利要求1所述的镶嵌结构的制造方法，其特征在于：所述惰性气体等离子体射频源的功率为700至1200瓦。
5.如权利要求1所述的镶嵌结构的制造方法，其特征在于：所述半导体基底表面曝露于惰性气体等离子体环境中的时间为5至15秒。
6.如权利要求1所述的镶嵌结构的制造方法，其特征在于：所述氨气等离子体射频源功率为300至1000瓦。
7.如权利要求1或6所述的镶嵌结构的制造方法，其特征在于：所述氨气的流量为800至1200sccm。
8.如权利要求1所述的镶嵌结构的制造方法，其特征在于：所述半导体基底表面曝露于氨气等离子体环境中的时间为10至30秒。
9.如权利要求1所述的镶嵌结构的制造方法，其特征在于：所述惰性气体等离子体和氨气等离子体环境的压力为3至6托。
10.如权利要求1所述的镶嵌结构的制造方法，其特征在于：所述第一介质层可以是氧化硅、碳化硅、氮化硅、碳硅氧化合物、掺氮碳化硅中的一种或其组合。
11.如权利要求1所述的镶嵌结构的制造方法，其特征在于：所述第二介质层为黑钻石、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氧化硅、氮化硅、碳化硅中的一种或其组合。
12.如权利要求1所述的镶嵌结构的制造方法，其特征在于，该方法进一步包括：在所述连接孔和/或沟槽中沉积金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101168486A CN100483674C (zh) | 2006-09-30 | 2006-09-30 | 镶嵌结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101168486A CN100483674C (zh) | 2006-09-30 | 2006-09-30 | 镶嵌结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101154620A true CN101154620A (zh) | 2008-04-02 |
| CN100483674C CN100483674C (zh) | 2009-04-29 |
Family
ID=39256174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101168486A Active CN100483674C (zh) | 2006-09-30 | 2006-09-30 | 镶嵌结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100483674C (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8652926B1 (en) | 2012-07-26 | 2014-02-18 | Micron Technology, Inc. | Methods of forming capacitors |
| US8734656B2 (en) | 2008-01-08 | 2014-05-27 | Micron Technology, Inc. | Capacitor forming methods |
| US8946043B2 (en) | 2011-12-21 | 2015-02-03 | Micron Technology, Inc. | Methods of forming capacitors |
| CN104425233A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 去除栅介质层的方法 |
| US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
-
2006
- 2006-09-30 CN CNB2006101168486A patent/CN100483674C/zh active Active
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8734656B2 (en) | 2008-01-08 | 2014-05-27 | Micron Technology, Inc. | Capacitor forming methods |
| US9224798B2 (en) | 2008-01-08 | 2015-12-29 | Micron Technology, Inc. | Capacitor forming methods |
| US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US9076757B2 (en) | 2010-08-11 | 2015-07-07 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
| US8946043B2 (en) | 2011-12-21 | 2015-02-03 | Micron Technology, Inc. | Methods of forming capacitors |
| US8652926B1 (en) | 2012-07-26 | 2014-02-18 | Micron Technology, Inc. | Methods of forming capacitors |
| US9196673B2 (en) | 2012-07-26 | 2015-11-24 | Micron Technology, Inc. | Methods of forming capacitors |
| CN104425233A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 去除栅介质层的方法 |
| CN104425233B (zh) * | 2013-08-20 | 2018-02-09 | 中芯国际集成电路制造(上海)有限公司 | 去除栅介质层的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100483674C (zh) | 2009-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5269826B2 (ja) | プラズマ処理による酸化物又は他の還元可能な汚染物質の基板からの除去 | |
| US10049891B1 (en) | Selective in situ cobalt residue removal | |
| US6946401B2 (en) | Plasma treatment for copper oxide reduction | |
| TWI621181B (zh) | 用於原位金屬硬遮罩形狀控制之脈衝介電蝕刻程序以致能無空隙金屬化 | |
| US6949450B2 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| JP6921990B2 (ja) | 超伝導体相互接続のための予洗浄および堆積の方法 | |
| KR100469127B1 (ko) | 반도체 장치의 장벽층 형성방법 | |
| TWI230438B (en) | A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
| CN101140421B (zh) | 形成光刻胶图案的方法 | |
| CN100483674C (zh) | 镶嵌结构的制造方法 | |
| KR20080016485A (ko) | 반도체 장치의 제조 방법 | |
| TW201515103A (zh) | 用於穩定界面後蝕刻以盡量減少下一處理步驟前佇列時間問題的方法 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JPH11297829A (ja) | 半導体装置及びその製造方法 | |
| KR20080053239A (ko) | 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭 | |
| CN100517600C (zh) | 介质层的形成方法 | |
| US7745335B2 (en) | Semiconductor device manufactured by reducing hillock formation in metal interconnects | |
| CN101154585A (zh) | 刻蚀停止层及双镶嵌结构的形成方法 | |
| CN100576496C (zh) | 双镶嵌结构的形成方法 | |
| JP2000164569A (ja) | 半導体装置の製造方法 | |
| TW202333223A (zh) | 用於氧化鎢移除之氟化鎢浸泡及處理 | |
| TW567557B (en) | Method of forming openings for avoiding the arcing effect | |
| US7601633B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20020089777A (ko) | 반도체 소자의 구리배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111117 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |