KR20090107055A - 에칭 동안 라인 말단 단축의 감소 방법 - Google Patents

에칭 동안 라인 말단 단축의 감소 방법 Download PDF

Info

Publication number
KR20090107055A
KR20090107055A KR1020097016604A KR20097016604A KR20090107055A KR 20090107055 A KR20090107055 A KR 20090107055A KR 1020097016604 A KR1020097016604 A KR 1020097016604A KR 20097016604 A KR20097016604 A KR 20097016604A KR 20090107055 A KR20090107055 A KR 20090107055A
Authority
KR
South Korea
Prior art keywords
gas
photoresist
line
layer
trimming
Prior art date
Application number
KR1020097016604A
Other languages
English (en)
Other versions
KR101433987B1 (ko
Inventor
요코 야마구치 아담스
고우리 코타
프랭크 와이 린
칭화 중
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20090107055A publication Critical patent/KR20090107055A/ko
Application granted granted Critical
Publication of KR101433987B1 publication Critical patent/KR101433987B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

에칭층에 피쳐를 에칭하는 방법이 제공된다. 패터닝된 포토레지스트 마스크가 에칭층 위에 제공되며, 이 포토레지스트 마스크는 라인 말단에서 끝나는 한 쌍의 측벽을 갖는 적어도 하나의 포토레지스트 라인을 갖는다. 폴리머 층은 적어도 하나의 포토레지스트 라인 위에 위치되며, 포토레지스트 라인의 라인 말단에 있는 폴리머층의 두께는 포토레지스트 라인의 측벽상의 폴리머층의 두께보다 크다. 포토레지스트 마스크를 통해서 에칭층에 피쳐가 에칭되며, 여기서, 라인 말단 단축 (LES; line end shortening) 비율은 1 이하이다.
에칭층, 피쳐, 패터닝된 포토레지스트 마스크, 폴리머 층, 라인 말단 단축 비율

Description

에칭 동안 라인 말단 단축의 감소 방법{LINE END SHORTENING REDUCTION DURING ETCH}
관련 출원
본 출원은, Kota 등에 의해 2006년 9월 14일 출원되고 발명의 명칭이 "Line End Shortening Reduction during Etch" 인 미국 특허 출원 제11/521,810호의 일부계속출원이며, 이는 본 명세서에 참조로서 통합된다.
발명의 분야
본 발명은 반도체 디바이스의 형성에 관한 것이다. 더욱 상세하게는, 본 발명은 반도체 디바이스의 형성 도중에 라인 말단 단축 (line end shortening) 을 감소시키는 것에 관한 것이다.
발명의 배경
반도체 웨이퍼 프로세싱 도중에, 웨이퍼에 반도체 디바이스의 피쳐가 공지된 패터닝 및 에칭 프로세스를 이용하여 정의된다. 이들 프로세스에서, 포토레지스트 (PR; photoresist) 재료가 웨이퍼상에 증착된 후 레티클에 의해 필터링된 광에 노광된다. 일반적으로, 레티클은, 이 레티클을 통해서 전파되는 광을 차단하는 예시적인 피쳐 기하학 형상으로 패터닝된 유리 플레이트이다.
레티클을 통과한 후, 광은 포토레지스트 재료의 표면에 접촉한다. 현상액 (developer) 이 포토레지스트 재료의 일부를 제거할 수 있도록, 광이 포토레지 스트 재료의 화학적 조성을 변화시킨다. 포지티브 포트레지스트 재료의 경우 노광된 영역이 제거되고, 네거티브 포토레지스트 재료의 경우 노광되지 않은 영역이 제거된다. 그후, 포토레지스트 재료에 의해 더 이상 보호되지 않는 영역으로부터 하부 재료를 제거하기 위해 웨이퍼가 에칭되어, 이에 따라 웨이퍼에 원하는 피쳐를 정의한다.
집적 회로 (IC) 의 최소 피쳐 크기는 각 세대의 반도체 웨이퍼 프로세싱 개선에 따라 계속 축소된다. 트랜지스터와 금속 라인이 소형화되어 서로 보다 더욱 가까이 이동함에 따라서, 이전에 중요하지 않았던 제 3 의 변수들이 현재 IC 디자인 및 제조를 지배하고 있다. 발생하는 하나의 문제점은 "라인 말단 단축 (LES; line end shortening)" 이다. 도 1a 및 도 1b 는 하나의 라인 말단 단축 문제를 도시한다. LES 는 라인의 말단의 실제 인쇄된 위치와 의도된 (디자인된) 위치 사이의 차이로서 특징화된다. 도 1a 는 좌측에서 우측으로 이어지는 폴리실리콘 라인 (12) 을 갖는 트랜지스터 (10) 의 디자인을 도시하고, 이 트랜지스터 (10) 의 디자인은 상부 확산 영역과 하부 확산 영역을 전기적으로 커플링하기위해 이용된 게이트 영역을 형성할 수도 있다.
도 1b 는 원하는 디자인을 도시하는 점선 (16) 과 디자인으로부터 도출된 실제 인쇄된 이미지를 도시한다. 에칭 효과 및 포토레지스트 장애 (pullback) 로 인해, 상당한 양의 라인 말단 단축 (14) 이 있다. 도 1b 를 참조하여, LES 비율은, 폭의 감소에 대한 길이의 감소의 비율인 (Y-Y1)/(X-X1) 로서 정의될 수도 있 고, LES 는 현재 2 보다 더 크다.
도 2a 및 도 2b 는 다른 LES 문제점을 나타낸다. 도 2a 에 도시된 디자인은, 폭 W1, 측벽 (24), 및 활성 소스 (26) 와 드레인 (28) 사이의 라인 말단 (22) 을 갖는 포토레지스트 라인 (20) 을 가질 수도 있다. 결과로 나타나는 인쇄 이미지는 도 2b 에 도시된다. 결과로 나타나는 이미지는, 폭 W2, 측벽 (32), 및 라인 말단 (34) 을 갖는 포토레지스트 라인 (30) 을 갖는다. 디자인 라인 말단 (22) 과 인쇄된 이미지 라인 말단 (34) 사이의 폭 W3 은 소스 (26) 와 드레인 (28) 사이의 갭을 초래하여 디바이스의 누설 및 실패를 야기한다. 도 2b 에 도시되고 전술한 바와 같이, W3 에서의 LES 는 W1 와 W2 사이의 차이보다 훨씬 크다. 따라서, LES 는 측벽 (24) 과 비교할 때 라인 말단 (22) 에서 더 크다. 더욱 긴 포토레지스트 라인을 인쇄하기 위해 라인을 연장하더라도, 마스크 디자인에서 LES 를 보상하기 위한 충분한 여지 (room) 가 없기 때문에 통상적으로 이는 가능하지 않다. LES 비율은 (W1 - W2)/(2·W3) 로서 정의될 수도 있다.
다른 방식으로는 LES 에 대해 보상하기 위해 라인 말단에 "해머 헤드 (hammer head)" 를 추가한다. 그러나, 해머 헤드는 그 해머 헤드와 폴리실리콘 라인 사이의 브리징 (bridging) 을 잠재적으로 야기할 수 있는 디자인 규칙 위반을 발생시킬 수도 있다. 이러한 브리징 문제는 해머 헤드와 폴리실리콘 라인 사이의 분리 (separation) 에 의해 경감될 수도 있지만, 이러한 분리는 회로 소자의 크 기를 증가시킬 것이고, 이는 보다 적은 회로 소자가 반도체 디바이스에 집적될 수 있음을 의미한다. 추가적으로, 해머 헤드의 이용은 더 큰 라인 폭 거칠기를 야기할 수도 있다.
LES 는 저하된 디바이스 성능, 감소된 신뢰도, 손실 산출량, 디바이스에서의 누설, 임계 치수 (CD; critical dimension) 에 대한 제한 및 다른 관련 문제들을 초래할 수도 있다.
발명의 개요
전술한 목적을 달성하기 위해 본 발명의 목적에 따르면, 에칭층에 피쳐를 에칭하는 방법이 제공된다. 에칭층 위에 패터닝된 포토레지스트 마스크가 제공되고, 이 포토레지스트 마스크는 라인 말단에서 끝나는 한 쌍의 측벽을 갖는 적어도 하나의 포토레지스트 라인을 갖는다. 적어도 하나의 포토레지스트 라인 위에 폴리머 층이 위치되고, 포토레지스트 라인의 라인 말단에 있는 폴리머 층의 두께는 포토레지스트 라인의 측벽 상에 있는 폴리머 층의 두께보다 크다. 포토레지스트 마스크를 통해서 피쳐들이 에칭층으로 에칭되고, 여기서 라인 말단 단축 (LES) 비율은 1 이하이다.
본 발명의 다른 양태는 에칭층에 피쳐를 에칭하는 방법을 제공한다. 라인 말단에서 끝나는 한 쌍의 측벽을 갖는 적어도 하나의 포토레지스트 라인을 갖는 패터닝된 포토레지스트 마스크가 에칭층 위에 제공된다. 적어도 하나의 포토레지스트 라인 위에 폴리머 층이 위치되며, 이는 증착 가스를 유입시키는 것, 그 증착 가스를 플라즈마로 변형시키는 것, 및 증착 가스를 중지시키는 것을 포함한다. 폴리머층은 트리밍되고, 여기서 포토레지스트 라인의 라인 말단에 있는 트리밍된 폴리머 층의 두께는 포토레지스트 라인의 측벽 상에 있는 트리밍된 폴리머 층의 두께보다 크며, 이는 트리밍 가스를 유입시키는 것, 그 트리밍 가스를 플라즈마로 변형시키는 것, 및 트리밍 가스를 중지시키는 것을 포함한다. 포토레지스트 마스크를 통해서 에칭층에 피쳐를 에칭하는데, 여기서 라인 말단 단축 (LES) 비율은 1 이하이다.
본 발명의 다른 양태에서, 라인 말단에서 끝나는 한 쌍의 측벽을 갖는 적어도 하나의 포토레지스트 라인을 갖는 포토레지스트 마스크 하부에, 에칭층에 피쳐를 에칭하기 위한 장치가 제공된다. 플라즈마 프로세싱 챔버는 플라즈마 프로세싱 챔버 인클로저를 형성하는 챔버 벽, 플라즈마 프로세싱 챔버 인클로저 내부에서 기판을 지지하는 기판 지지체, 플라즈마 프로세싱 챔버 인클로저 내의 압력을 조절하는 압력 조절기, 플라즈마를 유지하기 위해 전력을 플라즈마 프로세싱 챔버 인클로저에 제공하는 적어도 하나의 전극, 플라즈마 프로세싱 챔버 인클로저에 가스를 제공하기 위한 가스 인렛, 및 플라즈마 프로세싱 챔버 인클로저로부터 가스를 배출하기 위한 가스 아웃렛을 갖는다. 가스 인렛과 유체 연결된 가스 소스는 폴리머 증착 가스 소스 및 에칭 층 에칭 가스 소스를 포함한다. 이 가스 소스와 적어도 하나의 전극에 제어기가 제어가능하게 접속되어 있을 수도 있다. 제어기는, 포토레지스트 라인의 라인 말단 및 측벽들의 축소 (shrinkage) 를 감소시키기 위한 컴퓨터 판독가능 코드를 포함하는 컴퓨터 판독가능 매체 및 적어도 하나의 프로세서를 포함하고, 그 컴퓨터 판독가능 코드는 적어도 하나의 사이클을 포함 하는데, 그 각각의 사이클은 라인 위에 폴리머를 형성하기 위해 증착 가스를 제공하기 위한 컴퓨터 판독가능 코드 (여기서, 라인 말단에서의 폴리머의 양은 측벽 상의 폴리머의 양보다 큼), 에칭층을 에칭하기 위한 컴퓨터 판독가능 코드 (여기서, 라인 말단 단축 (LES) 은 1 이하임), 및 포토레지스트 마스크를 제거하기 위한 컴퓨터 판독가능 코드를 포함한다.
본 발명의 이러한 특징 및 다른 특징은 본 발명의 상세한 설명 및 이하의 도면과 관련하여 이하 더욱 상세하게 설명될 것이다.
도면의 간단한 설명
본 발명은, 유사한 참조 수치가 유사한 엘리먼트를 지칭하는 첨부된 도면에서, 한정이 아닌 예시에 의해 설명된다.
도 1a 및 도 1b 는 일 라인 말단 단축의 문제점을 도시한다.
도 2a 및 도 2b 는 다른 라인 말단 단축의 문제점을 도시한다.
도 3 은 본 발명의 일 실시형태에 이용될 수도 있는 프로세스의 하이 레벨 플로우차트이다.
도 4a 내지 도 4f 는 본 발명의 일 실시형태에 따라서 프로세싱된 적층체의 개략적인 단면도 및 평면도이다.
도 5 는 라인 말단 단축을 감소시키는 단계의 하나의 더욱 상세한 플로우차트이다.
도 6 은 본 발명을 실행하는데 이용될 수도 있는 플라즈마 프로세싱 챔버의 개략도이다.
도 7a 및 도 7b 는 본 발명의 실시형태들에 이용되는 제어기를 구현하는데 적절한 컴퓨터 시스템을 도시한다.
도 8a 내지 도 8d 는 본 발명의 일 실시형태에 따라서 프로세싱된 적층체의 개략적인 단면도 및 평면도이다.
도 9 는 라인 말단 단축을 감소시키는 단계의 다른 더욱 상세한 플로우차트이다.
바람직한 실시형태의 상세한 설명
이제, 본 발명은, 첨부된 도면에 도시된 바와 같이 몇몇 바람직한 실시형태를 참조하여 상세하게 설명될 것이다. 이하의 설명에서, 수많은 특정 세부사항들이 본 발명의 전반적인 이해를 제공하기 위해 설명된다. 그러나, 당업자에게는 본 발명이 몇몇 또는 모든 이러한 특정 세부사항 없이 실행될 수도 있다는 것이 명백할 것이다. 다른 예시에서, 본 발명을 불필요하게 모호하게 하지 않기 위해서 공지된 프로세스 단계 및/또는 구조는 상세하게 설명되지 않는다.
이해를 용이하게 하기 위해, 도 3 은 본 발명의 일 실시형태에 이용될 수도 있는 프로세스의 하이 레벨 플로우차트이다. 패터닝된 포토레지스트 마스크가 제공된다 (단계 304). 도 4a 는, 적층체 (400) 를 형성하는, 에칭될 층 (408) 위의 하부층 (410) 위에, 포토레지스트 피쳐 (414) 를 갖는 패터닝된 포토레지스트 마스크 (412) 를 갖는 기판 (404) 위의 에칭될 층 (408) 의 개략적인 단면도이다. 패터닝된 포토레지스트 마스크 (412) 는 라인 말단 (420) 에서 끝나는 한 쌍의 측벽 (424) 을 갖는 적어도 하나의 포토레지스트 라인을 갖는다. 패터닝된 포 토레지스트 마스크를 제공하기 위해, 포토레지스트 층이 에칭될 층 위에 먼저 형성될 수도 있다. 그후, 포토레지스트 층이 패터닝되어 포토레지스트 측벽 및 라인 말단을 갖는 포토레지스트 라인을 형성한다. 도시된 바와 같이, 포토레지스트 피쳐는 폭 We 를 가질 수도 있다.
도 4b 는 포토레지스트 마스크 (412) 의 평면도이다. 전술한 바와 같이, 리소그래피와 같은 제조 프로세스는 인쇄된 이미지의 LES 를 초래한다. 점선 (416) 은 포토레지스트 마스크 (412) 에 제공된 인쇄 패턴을 나타낸다. 도시된 바와 같이, 실제 에칭된 이미지는 단축된 측벽 (434) 및 라인 말단 (436) 을 가질 수도 있다.
하부층 (410) 은 임의의 공지된 유기, 무기, 또는 금속 층일 수도 있다. 제한하도록 의도되지 않은 예시적인 목적을 위해, 하부층은 반사방지층 (ARL; anti-reflective layer), 바닥 반사방지 코팅 (BARC; bottom anti-reflective coating), 유전체 반사 방지 코팅 (DARC; dielectric anti-reflective coating), 비정질 탄소, 하드 마스크 (예를 들어, SixOy, SixNy, SixOyNz), 또는 임의의 다른 알려진 하부층일 수도 있다.
포토레지스트 마스크 위에 코팅이 위치될 수도 있다 (단계 308). 도 5 는 이 단계의 더욱 상세한 플로우 차트이다. 도 5 에 도시된 바와 같이, LES 의 감소는, 폴리머 층을 증착하는 단계 (504) 및 폴리머 층을 경화하는 단계 (508) 를 포함하는 순환 프로세스의 적어도 하나의 사이클을 포함한다. 포토레지스트 라인이 폴리머 층으로 코팅된 후의 적층체의 단면도인 도 4c 에 도시된 바와 같이, 포토레지스트 피쳐들 (412) 사이의 간격이 폴리머 층의 코팅 이전의 포토레지스트 피쳐들의 폭 "Se" 보다 작은 폭인 "Sp" 을 갖도록, 포토레지스트 라인은 폴리머 층으로 코팅 또는 증착될 수도 있다.
도 4d 는 폴리머 층 (226) 으로 코팅된 포토레지스트 라인을 갖는 도 4c 의 포토레지스트 마스크 (412) 의 평면도이다. 폴리머 층 (226) 은 포토레지스트 라인을 코팅하여, LES 비율이 1 이하가 되도록 에칭하는 도중에 라인 말단 (420) 및 측벽 (424) 을 보호한다. 이러한 코팅은 LES 를 감소시켜 포토레지스트 라인의 길이 및 폭을 증가시킨다. 도시된 바와 같이, 측벽 (424) 에서보다 라인 말단 (420) 에서 축소가 더 큰 정도로 발생하기 때문에, 라인 말단 (420) 에 증착된 폴리머의 양 (y) 은 측벽 (424) 상에 증착된 폴리머의 양 (x) 보다 크다. 일 실시형태에서, 라인 말단에 증착된 코팅의 양은 측벽상에 증착된 양의 3 배인 것이 바람직하다. 증착되는 코팅의 양은 LES 가 1 미만의 측벽 감소 비율을 획득하도록 이용될 수도 있다.
폴리머 층은 탄소, 수소, 불소, 또는 그 조합물을 함유할 수도 있다. 이용되는 가스는 히드로카본 (예를 들어, 메탄 (CH4)), 플루오로카본, 히드로플루오로카본, 헬륨, 아르곤, 또는 그 조합물일 수도 있다. 플루오로카본은 화학식 C4F8 을 가질 수도 있다. 바람직하게는, 플루오로카본은 화학식 CxHyFz 을 갖는다. 포토레지스트 마스크 위에 폴리머를 증착하는 프로세스는 약 1 내지 20 초 사이를 차지할 수도 있다.
폴리머는 플루오로카본과 브롬화수소 가스의 혼합물을 이용하여 경화될 수도 있다. 바람직하게는, 플루오로카본은 CF4 일 수도 있다. 원하는 층이 달성될 때까지 순환 프로세스가 반복될 수도 있다. 사이클은 10 회 이하, 바람직하게는 적어도 1 회 반복되는 것이 바람직하다.
그후, 도 4e 에 도시된 바와 같이, 피쳐 (428) 가 포토레지스트 마스크 (412) 를 통해서 에칭층 (408) 에 에칭될 수도 있다 (단계 (316)). 또한, 폴리머 코팅 (226) 의 일부 또는 전부가 이 단계 도중에 제거되어, 이에 따라, 라인 말단 및 측벽을 보호하여 LES 비율이 1 이하로 되도록 LES 의 양을 감소시킬 수도 있다. 다음으로, 도 4f 에 도시된 바와 같이, 포토레지스트 마스크 (412) 가 제거된다 (단계 (320)).
실시예
프로세스의 일 예시에서, 패터닝된 포토레지스트 층이 형성된다 (단계 (304)). 에칭층 (408), 하부층 (410), 및 패터닝된 포토레지스트 마스크 (412) 을 갖는 기판 (404) 이 에칭 챔버 내에 위치된다.
도 6 은, 포토레지스트 마스크 위에 폴리머 층을 위치시키고, 폴리머 층을 경화시키고, 에칭하고, 그리고 박리하는데 이용될 수도 있는 플라즈마 프로세싱 시스템 (600) 의 개략도이다. 플라즈마 프로세싱 시스템 (600) 은 플라즈마 프로세싱 툴 (601) 을 포함할 수도 있다. 플라즈마 프로세싱 툴 (601) 은 유도결합 형 플라즈마 에칭 툴이고, 이는 그 내부에 플라즈마 프로세싱 챔버 (604) 를 갖는 플라즈마 반응기 (602) 를 포함한다. TCP (transformer coupled power) 제어기 (650) 및 바이어스 전력 제어기 (655) 각각은, 플라즈마 챔버 (604) 내에 생성된 플라즈마 (624) 에 영향을 주는 TCP 전력 공급기 (651) 및 바이어스 전력 공급기 (656) 를 제어한다.
TCP 전력 제어기 (650) 는, (TCP 매칭 네트워크 (652) 에 의해 조정되는) 13.56MHz 에서 무선 주파수 신호를 공급하도록 구성된 TCP 전력 공급기 (651) 에 대한 설정 포인트 (set point) 를 플라즈마 챔버 (604) 가까이에 위치된 TCP 코일 (675) 로 설정한다. TCP 코일 (675) 로부터 플라즈마 챔버 (604) 로 에너지의 통과를 허용하면서 플라즈마 챔버 (604) 로부터 TCP 코일 (675) 을 분리시키기 위해 RF 투명 윈도우 (654) 가 제공된다. RF 투명 윈도우 (654) 내의 개구 (aperture) 에 위치된 대략 2.5cm (1 인치) 의 직경을 갖는 사파이어 원형 피스에 의해 선택적인 투명 윈도우 (665) 가 제공될 수도 있다.
바이어스 전력 제어기 (655) 는, RF 신호를 공급하도록 구성되고 바이어스 전력 공급기 (656)에 대한 설정 포인트를, 프로세싱되는 기판 (606) (예를 들어, 반도체 웨이퍼 워크피스) 을 수용하도록 채택된 척 전극 (608) 위에 DC (direct current) 바이어스를 생성하는 (바이어스 매칭 네트워크 (657) 에 의해 조정되는) 플라즈마 챔버 (604) 내부에 위치된 척 전극 (608) 으로 설정한다.
가스 공급 메커니즘 또는 가스 소스 (610) 는, 플라즈마 챔버 (604) 의 내부로 프로세스에 요구되는 적절한 화학물질을 공급하기 위해 가스 매니폴드 (617) 를 통해서 부착된 가스 또는 가스들의 소스 또는 소스들 (616) 을 포함한다. 가스 배출 메커니즘 (618) 은, 압력 제어 밸브 (619) 및 배출 펌프 (620) 를 포함하고, 플라즈마 챔버 (604) 내에서 이 플라즈마 챔버로부터 파티클을 제거하며, 플라즈마 챔버 (604) 내에서 일정 압력으로 유지한다.
온도 제어기 (680) 는 히터 전력 공급기 (684) 를 제어함으로써 척 전극 (608) 내에 제공된 히터 (682) 의 온도를 제어한다. 플라즈마 프로세싱 시스템 (600) 은 또한 전자 제어 회로 (670) 를 포함한다.
도 7a 및 도 7b 는 본 발명의 실시형태에 이용되는 제어기 (670) 를 구현하는데 적합한 컴퓨터 시스템 (700) 을 도시한다. 도 7a 는 컴퓨터 시스템의 하나의 가능한 물리적 형태를 나타낸다. 물론, 컴퓨터 시스템은 집적 회로, 인쇄 회로 기판, 및 소형 디바이스에서 대형 슈퍼 컴퓨터까지 이르는 수많은 물리적 형태를 가질 수도 있다. 컴퓨터 시스템 (700) 은 모니터 (702), 디스플레이 (704), 하우징 (706), 디스크 드라이브 (708), 키보드 (710), 및 마우스 (712) 를 포함한다. 디스크 (714) 는 데이터를 컴퓨터 시스템 (700) 으로 및 컴퓨터 시스템 (700) 으로부터 전송하는데 이용되는 컴퓨터-판독가능 매체이다.
도 7b 는 컴퓨터 시스템 (700) 에 대한 블록도의 일 예시이다. 광범위하게 다양한 서브시스템이 시스템 버스 (720) 에 부착된다. 프로세서(들) (722) (또한, 중앙 처리 장치 또는 CPU 로서 지칭됨) 는, 메모리 (724) 를 포함하는 저장 디바이스들에 커플링된다. 메모리 (724) 는 RAM (random access memory) 및 ROM (read only memory) 를 포함한다. 당업계에 공지된 바와 같이, ROM 은 데 이터 및 명령들을 CPU 에 일방향으로 전달하도록 동작하고, RAM 은 통상적으로 데이터 및 명령들을 양-방향 방식으로 전달하도록 이용된다. 이러한 유형의 메모리들 모두는 후술하는 것과 같은 임의의 적합한 컴퓨터-판독가능 매체를 포함할 수도 있다. 또한, 고정 디스크 (726) 는 CPU (722) 에 양-방향으로 커플링되는데, 이는 추가적인 데이터 저장 용량을 제공하며, 또한 후술하는 것과 같은 임의의 컴퓨터-판독가능 매체를 포함할 수도 있다. 고정 디스크 (726) 는 프로그램, 데이터 등을 저장하도록 이용될 수도 있으며, 일반적으로 주 저장소보다 더 느린 보조 저장 매체 (예를 들어, 하드 디스크) 이다. 적절한 경우, 고정 디스크 (726) 내에 보존된 정보가 메모리 (724) 에서의 가상 메모리로서 표준 방식으로 통합될 수도 있다는 것을 파악할 수 있다. 탈착가능 디스크 (714) 는 후술하는 임의의 컴퓨터-판독가능 매체의 형태를 취할 수도 있다.
또한, CPU (722) 는 디스플레이 (704), 키보드 (710), 마우스 (712), 및 스피커 (730) 와 같은 각종 입/출력 디바이스에 커플링된다. 일반적으로, 입/출력 디바이스는: 영상 디스플레이, 트랙 볼, 마우스, 키보드, 마이크로폰, 터치-감지 디스플레이, 트랜스듀서 카드 판독기, 자기 또는 페이퍼 테이프 판독기, 태블릿 (tablet), 스타일러스 (stylus), 음성 또는 필체 인식기, 바이오메트리 판독기, 또는 다른 컴퓨터 중 임의의 것일 수도 있다. CPU (722) 는 선택적으로 네트워크 인터페이스 (740) 를 이용하여 다른 컴퓨터 또는 전기통신 네트워크에 커플링될 수도 있다. 이러한 네트워크 인터페이스에 의해, CPU 는 네트워크로부터 정보를 수신했을 수도 있고, 또는 전술한 방법의 단계들을 수행하는 사이에 정보를 네트워 크로 출력했을 수도 있다고 생각된다. 또한, 본 발명의 방법 실시형태들은 CPU (722) 에서만 단독으로 실행할 수도 있고, 또는 프로세싱의 일부를 공유하는 원격 CPU 와 결합하여 인터넷과 같은 네트워크를 통해서 실행할 수도 있다.
부가적으로, 본 발명의 실시형태들은 또한 다양한 컴퓨터-구현 동작들을 수행하기 위한 컴퓨터 코드를 갖는 컴퓨터-판독가능 매체를 구비한 컴퓨터 저장 제품에 관한 것이다. 그 매체 및 컴퓨터 코드는 본 발명의 목적을 위해 특별히 설계되고 구성된 것일 수도 있으며, 또는 컴퓨터 소프트웨어 업계에서의 당업자에게 잘 알려지고 이용가능한 종류의 것일 수도 있다. 컴퓨터-판독가능 매체의 예시는, 자기 매체 (예를 들어, 하드 디스크, 플로피 디스크, 및 자기 테이프); 광학 매체 (예를 들어, CD-ROM 및 홀로그래픽 디바이스); 자기-광학 매체 (예를 들어, 플옵티컬 디스크); 및 프로그램 코드를 저장 및 실행하도록 특별히 구성된 하드웨어 디바이스 (예를 들어, 주문형 집적 회로 (ASIC), 프로그래머블 로직 디바이스 (PLD), ROM 디바이스 및 RAM 디바이스) 를 포함하지만, 이에 한정하지 않는다. 컴퓨터 코드의 예시는 (컴파일러에 의해 생성된 것과 같은) 머신 코드 및 인터프리터를 이용하여 컴퓨터에 의해 실행되는 보다 하이 레벨의 코드를 포함하는 파일을 포함한다. 컴퓨터 판독가능 매체는 또한, 반송파에 담지되는 컴퓨터 데이터 신호에 의해 송신되고 프로세서에 의해 실행가능한 명령들의 시퀀스를 나타내는 컴퓨터 코드일 수도 있다.
포토레지스트 마스크 위에 폴리머 층이 위치된다 (단계 (308)). 도 5 에 도시된 사이클의 복수 사이클을 이용하면, 폴리머 층을 증착하는 예시 레시피 (단 계 504) 는, 예를 들어 CH4, C4F8, 및 CxHyFz 중 적어도 하나의 가스를 이용했을 것이다. 에칭 챔버 또는 플라즈마 프로세싱 챔버는 1 내지 100mT 의 압력을 가질 수도 있다. 더욱 바람직하게는, 마스크를 측면으로 에칭하기 위한 압력은 2 내지 8 mT 사이이다. 13.56MHz 에서의 플라즈마 프로세싱 챔버에 500 내지 1000 Watt 의 전력이 공급된다. 온도는 약 40℃ 내지 60℃ 사이일 수도 있다. 레시피의 일 실시형태에서, 5mT 의 압력, 500Watt 의 전력, 및 0 바이어스 전력에서 15 초간 40℃ 의 온도에서 20sccm 의 CH4 및 100sccm 의 He 가 이용된다.
플라즈마 층이 경화된다 (단계 508). 폴리머 층의 경화를 위한 일 예시의 레시피는 플루오로카본 및 브롬화 수소 함유 가스 (예를 들어, 100 sccm 의 CF4 및 25sccm 의 HBr) 를 제공한다. 5mTorr 의 압력이 챔버에 제공된다. RF 전원은 13.56MHz 의 주파수 및 40℃ 의 온도에서 500Watt 를 제공한다.
그후, 에칭층에 피쳐가 에칭된다 (단계 316). 일 예시에서, 에칭층은 게이트를 형성하기 위한 폴리실리콘이다. 다른 실시형태에서, 에칭될 층은 종래의 에칭층 (예를 들어, SiN, SiC, 산화물, 금속층, 또는 로우-k 유전체) 일 수도 있다. 종래의 에칭 레시피가 에칭될 층을 에칭하는데 이용될 수도 있다.
마스크를 제거하기 위해 (단계 320), 산소 애싱 (oxygen ashing) 이 이용될 수도 있다.
도시된 바와 같이, 본 발명의 바람직한 실시형태에서, 폴리머 층의 배치, 폴리머 층의 경화, 및 에칭층으로의 피쳐의 에칭은 동일한 에칭 챔버 내에서 인시츄 (in-situ) 로 행해진다. 바람직하게, 폴리머층의 배치 및 경화는 10 사이클 미만에 걸쳐 수행된다. 더욱 바람직하게, 폴리머층의 배치 및 경화는 적어도 하나의 사이클에 걸쳐 수행된다.
증착을 위한 레시피의 일 예시는 25mTorr 의 챔버 압력을 제공한다. 100sccm 의 C4F8 의 증착 가스가 제공된다. 증착 가스는, 13.56MHz 에서 500Watt 의 TCP 전력을 제공함으로써 플라즈마로 변형되며, 여기서 바이어스 전압은 0 볼트이다. 증착 레시피의 다른 예시는 CH4 레시피를 이용한다. 이 예시는 5mTorr 의 챔버 압력을 제공한다. 20 sccm 의 CH4 및 100 sccm 의 He 의 증착 가스가 챔버에 제공된다. 증착 가스는 13.56MHz 에서 600Watt 의 TCP 전력을 제공함으로써 플라즈마로 변형되고, 여기서 바이어스 전압은 0 볼트이다. 증착 단계 이후에 HBr 및 CH4 의 경화 단계가 수행된다.
더욱 일반적으로, 증착은 CHF3, CH4, CH2F2, CH4, 또는 SiCl4 중 적어도 하나를 포함하는 가스 화학물질을 가질 수도 있다.
다른 실시형태에서는, 경화 단계가 이용되지 않는다. 예를 들어, 포토레지스트 및 증착된 폴리머는 경화 단계를 필요로 하지 않을 정도로 충분히 에칭 저항성이다. 100sccm 의 C4F8 의 증착 가스가 제공되는 전술한 예시 및 20sccm 의 CH4 및 100sccm 의 He 의 증착 가스가 제공되는 전술한 예시에서, 별도의 경화 단계는 생략될 수도 있다. 이러한 프로세스는, 경화 단계를 제거하여 이러한 프로 세스를 더욱 간략하고 더욱 높은 쓰루풋을 갖게 할 수 있다. 별도의 경화 단계를 요구하지 않는 증착 레시피의 다른 예시에서, 챔버 압력은 5 내지 10mTorr 로 설정된다. 100sccm 의 CF4 및 20sccm 의 HBr 의 증착 가스가 챔버로 유입된다. 바이어스 전압이 100 내지 200 볼트인, 13.56MHz 에서 300 내지 500Watt 의 TCP 전력을 제공함으로써 그 증착 가스가 플라즈마로 형성된다. 별도의 경화 단계를 요구하지 않는 증착 레시피의 다른 예시에서, 챔버 압력은 5 내지 10mTorr 로 설정된다. 200sccm 의 N2 및 20 내지 50 sccm 의 CF4 의 증착 가스가 챔버로 유입된다. 바이어스 전압이 100 내지 300 볼트인, 13.56MHz 에서 300 내지 900Watt 의 TCP 전력을 제공함으로써 증착 가스는 플라즈마로 형성된다. 이들 프로세스는 트리밍하지 않는다. 이들은 끝에서 끝까지 (tip to tip) 증착하고 포토레지스트를 경화한다.
다른 예시는, 경화 단계를 이용하지 않고 증착 단계 및 트리밍 단계를 갖는 폴리머 형성 프로세스를 제공하는 프로세스이다. 도 3 의 프로세스에 따르면, 패터닝된 포토레지스트 마스크가 제공된다 (단계 304). 도 8a 는, 적층체 (800) 를 형성하는, 에칭될 층 (808) 위의 하부층 (810) 위에, 포토레지스트 피쳐 (814) 를 갖는 패터닝된 포토레지스트 마스크 (812) 를 갖는, 기판 (804) 위에 에칭될 층 (808) 의 개략적인 단면도이다. 패터닝된 포토레지스트 마스크 (812) 는 라인 말단에서 끝나는 한 쌍의 측벽 (824) 을 갖는 적어도 하나의 포토레지스트 라인을 갖는다. 패터닝된 포토레지스트 마스크를 제공하기 위해, 에칭될 층 위 에 포토레지스트 층이 먼저 형성될 수도 있다. 그후, 포토레지스트 층이 패터닝되어 포토레지스트 측벽 및 라인 말단을 갖는 포토레지스트 라인을 형성한다. 도시된 바와 같이, 포토레지스트 피쳐는 폭 Se 을 가질 수도 있다.
도 8b 는 포토레지스트 마스크 (812) 의 평면도이다. 패터닝된 포토레지스트 마스크 (812) 는 라인 말단 (820) 에서 끝나는 한 쌍의 측벽 (824) 을 갖는 적어도 하나의 포토레지스트 라인을 갖는다.
포토레지스트 마스크 위에 코팅이 위치된다 (단계 308). 도 9 는 이 단계의 더욱 상세한 플로우차트이다. 도 9 에 도시된 바와 같이, LES 비율의 감소는, 폴리머 층을 증착하는 단계 (단계 904) 및 측벽을 트리밍하는 단계 (단계 908) 를 포함하는 순환적 프로세스의 적어도 하나의 사이클을 포함한다. 도 8c 는, 폴리머 층 (828) 이 포토레지스트 마스크 (812) 위에 증착되는 (단계 904) 이후의 포토레지스트 마스크 (812) 의 평면도이다. 폴리머 층 (828) 은 포토레지스트 라인을 코팅하여 라인 말단 (820) 및 측벽 (824) 을 보호한다. 이 예시에서, 측벽 (824) 상에 증착된 폴리머 층의 두께는 라인 말단 (820) 상에 증착된 폴리머의 두께와 대략 동일하다. 다른 예시에서, 이 두께들은 상이한 관계를 가질 수도 있다. 이러한 프로세스에 대한 예시적인 레시피에서, 증착은 5mTorr 의 챔버 압력을 제공한다. 20sccm 의 HBr, 80sccm 의 CF4, 및 5sccm 의 O2 의 증착 가스는 챔버 내부로 유입된다. 바이어스 전압이 0 볼트인, 13.56MHz 에서 300 내지 500Watt 의 TCP 전력을 제공함으로써 이 증착 가스는 플라즈마로 형성된 다. 도 8d 는, 측벽이 트리밍된 (단계 908) 후의 포토레지스트 마스크 (812) 의 평면도이다.
트리밍 레시피의 일 예시는 8mTorr 의 챔버 압력을 제공한다. 20sccm 의 Cl2, 20sccm 의 O2, 및 60sccm 의 He 의 트리밍 가스가 챔버로 유입된다. 바이어스 전압이 0 볼트인, 13.56MHz 에서 300Watt 의 TCP 전력을 제공함으로써 이 트리밍 가스는 플라즈마로 형성된다. 트리밍은 폴리머를 선택적으로 에칭하고, 심지어 가능하면 라인 말단에서 보다 측벽상에서 더 빠르게 포토레지스트를 에칭하여 도 8d 에 도시된 바와 같이, 라인 말단 상의 폴리머가 측벽 상의 폴리머보다 더 두껍게 한다. 도 8d 에서의 예시는 폴리머만이 트리밍된 것을 나타내지만, 다른 예시에서, 포토레지스트 마스크의 측벽의 일부가 트리밍되도록, 측벽상의 폴리머가 완전히 트리밍될 수도 있다. 그후, 에칭층에 피쳐가 에칭된다 (단계 316). 마스크 및 폴리머 층이 제거된다 (단계 320). 이전 실시형태에서와 같이, 그 결과로 나타나는 폴리머 층이 라인 말단에서 더 두껍고 측벽에서 더 얇기 때문에, LES 는 감소된다. 또한, 트리밍의 추가는 CD 의 감소를 허용한다. 경화 단계를 가지지 않음으로써, 트리밍은 더욱 쉬워진다.
증착 및 트리밍 프로세스의 다른 예시에서, 증착 및 후속 트리밍의 적어도 4 회 사이클이 수행되어, 각각의 증착은 다음 증착 이전에 적은 양을 트리밍하는 트리밍 수행 전에 얇은 층을 증착하도록 한다. 이러한 복수의 사이클 프로세스는 개선된 제어를 제공하는 것으로 발견되었다.
다른 예시에서, 증착 및 트리밍이 동시에 수행될 수도 있으므로, 증착 및 트리밍은 단일의 단계로 수행될 수도 있다. 단일의 단계에서 트리밍 및 증착을 수행하는 예시 레시피는 이하와 같다: 챔버 압력은 5mTorr 로 설정된다. 80 내지 150sccm 의 CF4, 20sccm 의 HBr, 및 0 내지 5sccm 의 O2 의 증착 및 트리밍 가스가 제공된다. 증착 및 트리밍 가스는, 13.56MHz 의 주파수에서 300 내지 625 Watt 를 제공함으로써 플라즈마로 형성되는데, 여기서 바이어스 전압은 0 볼트이다. 이는, 포토레지스트를 경화하는 단일의 증착 및 트리밍 프로세스이므로, 별도의 경화 프로세스는 필요하지 않다.
단일 단계의 증착 및 트리밍 프로세스의 다른 예시에서, 5mTorr 의 압력이 제공된다. 약 80 내지 100 sccm 의 CF4 및 약 20 sccm 의 CHF3 또는 CH2F2 의 증착 및 트리밍 가스가 제공된다. 증착 및 트리밍 가스는, 바이어스 전압이 0 볼트인, 13.56MHz 에서 약 300 Watt 의 TCP 전력을 제공함으로써 플라즈마로 변환된다. 이러한 레시피는 라인을 트리밍하지만, 끝에서 끝까지 증착하여 경화 단계를 요구하지 않고 LES 비율을 개선시킨다. 가스 주입 및 TESC 온도는 균일하게 조절되도록 이용될 수도 있기 때문에, 여기서는 고정되지 않는다.
다른 실시형태에서, 포토레지스트 마스크 위에 코팅을 위치시키는 것 (단계 308) 은, 단일 단계에서, 포토레지스트 마스크 위에 폴리머를 증착하고 동시에 하부층 (예를 들어, BARC) 을 에칭한다. 에칭 마스크의 일부로서 BARC 를 이용함으로써 경화 단계는 회피될 수 있다. 증착 및 BARC 에칭 레시피의 일 예시에 서, 챔버 압력은 5 내지 8mTorr 로 설정된다. 200sccm 의 N2 및 20 내지 50 sccm 의 CF4 의 증착 및 BARC 에칭 가스가 챔버로 유입된다. 증착 및 BARC 에칭 가스는, 13.56MHz 에서 300 내지 900Watt 의 TCP 전력을 제공함으로써 플라즈마로 형성된다.
다른 예시에서, BARC 에칭을 제공하기 위한 레시피는 8mTorr 의 챔버 압력을 제공한다. 20sccm 의 Cl2, 20sccm 의 O2, 4sccm 의 SiCl4, 및 60sccm 의 He 의 BARC 에칭 가스가 제공된다. BARC 에칭 가스는, 바이어스 전압이 -150 볼트인, 13.56MHz 에서의 300 내지 400Watt 의 TCP 전력을 제공함으로써 플라즈마로 형성된다. 다른 예시적인 레시피에서, 8mTorr 의 챔버 압력이 제공된다. 80 내지 100 의 CF4 및 20sccm 의 CHF3 또는 CH2F2 의 BARC 에칭 가스가 챔버로 유입된다. 바이어스 전압이 100 내지 200 볼트인, 13.56MHz 에서의 300 내지 400Watt 의 TCP 전력을 제공함으로써 BARC 에칭 가스는 플라즈마로 형성된다.
본 발명은 몇몇 바람직한 실시형태를 고려하여 설명되지만, 본 발명의 범위에서 벗어나지 않는 변경, 치환, 및 다양한 대체 등가물이 있다. 또한, 본 발명의 방법 및 장치들을 구현하는 수많은 대안적인 방법이 있다는 사실에 유의해야만 한다. 따라서, 이하의 첨부된 청구범위는 본 발명의 진정한 사상 및 범위내에 있다면 모든 이러한 변경, 치환, 및 다양한 대체 등가물을 포함하는 것으로서 해석되도록 의도된다.

Claims (17)

  1. 에칭층에 피쳐를 에칭하는 방법으로서,
    라인 말단 (line end) 에서 끝나는 한 쌍의 측벽들을 갖는 적어도 하나의 포토레지스트 라인을 갖는 패터닝된 포토레지스트 마스크를 상기 에칭층 위에 제공하는 단계;
    상기 적어도 하나의 포토레지스트 라인 위에 폴리머 층을 위치시키는 단계로서, 상기 포토레지스트 라인의 상기 라인 말단에서의 상기 폴리머 층의 두께는 상기 포토레지스트 라인의 상기 측벽들 상의 상기 폴리머 층의 두께보다 더 두꺼운, 상기 폴리머 층을 위치시키는 단계; 및
    상기 포토레지스트 마스크를 통해서 상기 에칭층에 피쳐를 에칭하는 단계로서, 라인 말단 단축 (LES; line end shortening) 비율이 1 이하인, 상기 피쳐를 에칭하는 단계를 포함하는, 에칭층에 피쳐를 에칭하는 방법.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 포토레지스트 라인 위에 폴리머 층을 위치시키는 단계는, 상기 에칭층의 후속 에칭을 위해 하부층을 갖는 에칭 마스크를 형성하기 위해 상기 하부층을 에칭하는 동시에 상기 폴리머 층을 증착하는, 에칭층에 피쳐를 에칭하는 방법.
  3. 제 2 항에 있어서,
    상기 폴리머 층을 증착하는 것은,
    증착 가스를 유입하는 단계;
    상기 증착 가스를 플라즈마로 형성하는 단계; 및
    적어도 100 볼트의 크기를 갖는 바이어스 전압을 제공하는 단계를 포함하는, 에칭층에 피쳐를 에칭하는 방법.
  4. 제 1 항에 있어서,
    상기 적어도 하나의 포토레지스트 라인 위에 폴리머 층을 위치시키는 단계는, 적어도 하나의 사이클을 포함하고,
    상기 사이클 각각은,
    상기 적어도 하나의 포토레지스트 라인 상에 폴리머를 증착하는 증착 페이즈 (deposition phase); 및
    상기 적어도 하나의 포토레지스트 라인의 상기 측벽들 위에 증착된 폴리머가 상기 적어도 하나의 포토레지스트 라인의 상기 라인 말단 위에 증착된 폴리머보다 더 많이 트리밍되도록, 상기 증착된 폴리머를 선택적으로 트리밍하는 트리밍 페이즈를 포함하는, 에칭층에 피쳐를 에칭하는 방법.
  5. 제 4 항에 있어서,
    상기 적어도 하나의 포토레지스트 라인 위에 상기 폴리머 층을 위치시키는 단계는, 적어도 4 회의 사이클을 포함하는, 에칭층에 피쳐를 에칭하는 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 증착 페이즈는,
    증착 가스를 유입하는 단계;
    상기 증착 가스로부터 플라즈마를 형성하는 단계; 및
    상기 증착 가스를 중지시키는 단계를 포함하고,
    상기 트리밍 페이즈는,
    트리밍 가스를 유입하는 단계;
    상기 트리밍 가스로부터 플라즈마를 형성하는 단계; 및
    상기 트리밍 가스의 유입을 중지시키는 단계를 포함하는, 에칭층에 피쳐를 에칭하는 방법.
  7. 제 6 항에 있어서,
    상기 트리밍 가스는 산소 함유 가스를 포함하는, 에칭층에 피쳐를 에칭하는 방법.
  8. 제 7 항에 있어서,
    상기 트리밍 가스는 Cl2 를 더 포함하는, 에칭층에 피쳐를 에칭하는 방법.
  9. 제 1 항에 있어서,
    상기 적어도 하나의 포토레지스트 라인 위에 폴리머 층을 위치시키는 단계는,
    폴리머 형성 가스 및 HBr 를 포함하는 증착 가스를 제공하는 단계; 및
    상기 증착 가스로부터 플라즈마를 형성하는 단계를 포함하는, 에칭층에 피쳐를 에칭하는 방법.
  10. 제 1 항에 있어서,
    상기 적어도 하나의 포토레지스트 라인 위에 폴리머 층을 위치시키는 단계는,
    증착 가스 및 트리밍 가스를 동시에 유입하는 단계; 및
    상기 증착 가스 및 상기 트리밍 가스를 플라즈마로 형성하는 단계를 포함하는, 에칭층에 피쳐를 에칭하는 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    산소 애싱 (oxygen ashing) 을 제공하는 단계를 더 포함하는, 에칭층에 피쳐를 에칭하는 방법.
  12. 제 1 항에 있어서,
    상기 적어도 하나의 포토레지스트 라인 위에 폴리머 층을 위치시키는 단계는:
    CHF3, CF4, CH2F2, CH4 또는 SiCl4 중 적어도 하나를 포함하는 증착 가스를 제공하는 단계; 및
    상기 증착 가스를 플라즈마로 형성하는 단계를 포함하는, 에칭층에 피쳐를 에칭하는 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 기재된 에칭층에 피쳐를 에칭하는 방법에 의해 형성된, 반도체 디바이스.
  14. 에칭층에 피쳐를 에칭하는 방법으로서,
    라인 말단 (line end) 에서 끝나는 한 쌍의 측벽들을 갖는 적어도 하나의 포토레지스트 라인을 갖는 패터닝된 포토레지스트 마스크를 상기 에칭층 위에 제공하는 단계;
    상기 적어도 하나의 포토레지스트 라인 위에 폴리머 층을 위치시키는 단계;
    상기 폴리머 층을 트리밍하는 단계로서, 상기 포토레지스트 라인의 상기 라인 말단에서의 상기 트리밍된 폴리머 층의 두께는 상기 포토레지스트 라인의 상기 측벽들 상의 상기 트리밍된 폴리머 층의 두께보다 더 두꺼운, 상기 폴리머 층을 트리밍하는 단계; 및
    상기 포토레지스트 마스크를 통해서 상기 에칭층에 피쳐를 에칭하는 단계로서, 라인 말단 단축 (LES; line end shortening) 비율이 1 이하인, 상기 에칭층에 피쳐를 에칭하는 단계를 포함하고,
    상기 폴리머 층을 위치시키는 단계는:
    증착 가스를 유입하는 단계;
    상기 증착 가스를 플라즈마로 변형시키는 단계; 및
    상기 증착 가스를 중지시키는 단계를 포함하고,
    상기 폴리머 층을 트리밍하는 단계는:
    트리밍 가스를 유입하는 단계;
    상기 트리밍 가스를 플라즈마로 변형시키는 단계; 및
    상기 트리밍 가스를 중지시키는 단계를 포함하는, 에칭층에 피쳐를 에칭하는 방법.
  15. 제 14 항에 있어서,
    상기 트리밍 가스는 산소 함유 가스를 포함하는, 에칭층에 피쳐를 에칭하는 방법.
  16. 제 15 항에 있어서,
    상기 트리밍 가스는 Cl2 를 더 포함하는, 에칭층에 피쳐를 에칭하는 방법.
  17. 라인 말단 (line end) 에서 끝나는 한 쌍의 측벽들을 갖는 적어도 하나의 포토레지스트 라인을 갖는 포토레지스트 마스크 아래의, 에칭층에 피쳐를 에칭하는 장치로서,
    플라즈마 프로세싱 챔버 인클로저를 형성하는 챔버 벽, 상기 플라즈마 프로세싱 챔버 인클로저 내부에서 기판을 지지하는 기판 지지체, 상기 플라즈마 프로세싱 챔버 인클로저 내의 압력을 조절하기 위한 압력 조절기, 플라즈마를 유지하기 위해 상기 플라즈마 프로세싱 챔버 인클로저에 전력을 제공하기 위한 적어도 하나의 전극, 상기 플라즈마 프로세싱 챔버 인클로저에 가스를 제공하기 위한 가스 인렛, 및 상기 플라즈마 프로세싱 챔버 인클로저로부터 가스를 배출하기 위한 가스 아웃렛을 포함하는, 플라즈마 프로세싱 챔버;
    상기 가스 인렛과 유체 연결되고, 폴리머 증착 가스 소스 및 에칭층 에칭 가스 소스를 포함하는 가스 소스; 및
    상기 가스 소스 및 상기 적어도 하나의 전극에 제어가능하게 접속된 제어기를 포함하고,
    상기 제어기는:
    적어도 하나의 프로세서, 및
    컴퓨터 판독가능 매체를 포함하며,
    상기 컴퓨터 판독가능 매체는:
    상기 포토레지스트 라인의 상기 측벽들 및 상기 라인 말단의 축소 (shrinkage) 을 감소시키기 위한, 적어도 하나의 사이클을 포함하는, 컴퓨터 판독가능 코드를 포함하고,
    상기 사이클 각각은:
    상기 포토레지스트 라인 위에 폴리머를 형성하기 위해 증착 가스를 제공하기 위한 컴퓨터 판독가능 코드로서, 상기 라인 말단들에서의 폴리머의 양은 상기 측벽들 상의 폴리머의 양보다 더 많은, 상기 증착 가스를 제공하기 위한 컴퓨터 판독가능 코드,
    상기 에칭층을 에칭하기 위한 컴퓨터 판독가능 코드로서, 라인 말단 단축 (LES; line end shortening) 이 1 이하인, 상기 에칭하기 위한 컴퓨터 판독가능 코드, 및
    상기 포토레지스트 마스크를 제거하기 위한 컴퓨터 판독가능 코드를 포함하는, 에칭층에 피쳐를 에칭하는 장치.
KR1020097016604A 2007-01-10 2008-01-08 에칭 동안 라인 말단 단축의 감소 방법 KR101433987B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/621,902 US7491343B2 (en) 2006-09-14 2007-01-10 Line end shortening reduction during etch
US11/621,902 2007-01-10
PCT/US2008/050524 WO2008086361A1 (en) 2007-01-10 2008-01-08 Line end shortening reduction during etch

Publications (2)

Publication Number Publication Date
KR20090107055A true KR20090107055A (ko) 2009-10-12
KR101433987B1 KR101433987B1 (ko) 2014-08-25

Family

ID=39615674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097016604A KR101433987B1 (ko) 2007-01-10 2008-01-08 에칭 동안 라인 말단 단축의 감소 방법

Country Status (6)

Country Link
US (1) US7491343B2 (ko)
JP (2) JP5489724B2 (ko)
KR (1) KR101433987B1 (ko)
CN (1) CN101584027B (ko)
TW (1) TWI409875B (ko)
WO (1) WO2008086361A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101407785B1 (ko) * 2010-06-03 2014-06-17 마이크론 테크놀로지, 인크 기판상에 패턴을 형성하는 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840652B1 (ko) * 2006-12-29 2008-06-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
JP2010161162A (ja) 2009-01-07 2010-07-22 Tokyo Electron Ltd 微細パターンの形成方法
US8298959B2 (en) * 2009-06-03 2012-10-30 Applied Materials, Inc. Method and apparatus for etching
US8394723B2 (en) * 2010-01-07 2013-03-12 Lam Research Corporation Aspect ratio adjustment of mask pattern using trimming to alter geometry of photoresist features
CN102468168B (zh) * 2010-11-01 2014-06-04 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
JP6151215B2 (ja) * 2014-05-15 2017-06-21 東京エレクトロン株式会社 プラズマエッチング方法
US10049892B2 (en) * 2015-05-07 2018-08-14 Tokyo Electron Limited Method for processing photoresist materials and structures
CN108885977B (zh) * 2016-03-04 2023-08-08 东京毅力科创株式会社 在集成方案的各个阶段期间进行图案化的修整方法
KR102329531B1 (ko) * 2016-03-28 2021-11-23 주식회사 히타치하이테크 플라스마 처리 방법 및 플라스마 처리 장치
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
JP2019121750A (ja) * 2018-01-11 2019-07-22 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP7195113B2 (ja) 2018-11-07 2022-12-23 東京エレクトロン株式会社 処理方法及び基板処理装置
JP2022117597A (ja) 2021-02-01 2022-08-12 東京エレクトロン株式会社 温度制御方法及び基板処理装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959325A (en) 1997-08-21 1999-09-28 International Business Machines Corporation Method for forming cornered images on a substrate and photomask formed thereby
JP4153606B2 (ja) 1998-10-22 2008-09-24 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
KR100447263B1 (ko) 1999-12-30 2004-09-07 주식회사 하이닉스반도체 식각 폴리머를 이용한 반도체 소자의 제조방법
JP2001308076A (ja) 2000-04-27 2001-11-02 Nec Corp 半導体装置の製造方法
US6451705B1 (en) 2000-08-31 2002-09-17 Micron Technology, Inc. Self-aligned PECVD etch mask
US6653231B2 (en) 2001-03-28 2003-11-25 Advanced Micro Devices, Inc. Process for reducing the critical dimensions of integrated circuit device features
US6553560B2 (en) 2001-04-03 2003-04-22 Numerical Technologies, Inc. Alleviating line end shortening in transistor endcaps by extending phase shifters
US7125496B2 (en) 2001-06-28 2006-10-24 Hynix Semiconductor Inc. Etching method using photoresist etch barrier
CN1316564C (zh) * 2002-04-11 2007-05-16 联华电子股份有限公司 复合光致抗蚀剂层结构
JP3866155B2 (ja) * 2002-05-17 2007-01-10 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100475080B1 (ko) 2002-07-09 2005-03-10 삼성전자주식회사 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
US6794230B2 (en) * 2002-10-31 2004-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Approach to improve line end shortening
TW575907B (en) 2002-12-24 2004-02-11 Macronix Int Co Ltd Patterning method for fabricating integrated circuit
US6916594B2 (en) 2002-12-30 2005-07-12 Hynix Semiconductor Inc. Overcoating composition for photoresist and method for forming photoresist pattern using the same
CN100423192C (zh) * 2003-03-31 2008-10-01 东京毅力科创株式会社 用于多层光致抗蚀剂干式显影的方法和装置
JP4455936B2 (ja) * 2003-07-09 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法とエッチングシステム
JP4727171B2 (ja) * 2003-09-29 2011-07-20 東京エレクトロン株式会社 エッチング方法
CN100395874C (zh) * 2004-07-14 2008-06-18 中芯国际集成电路制造(上海)有限公司 改善蚀刻后光刻胶残余的半导体器件制造方法
KR100792409B1 (ko) * 2004-10-12 2008-01-09 주식회사 하이닉스반도체 텅스텐막을 희생 하드마스크로 이용하는 반도체소자 제조방법
US7419771B2 (en) * 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
US7491647B2 (en) 2005-03-08 2009-02-17 Lam Research Corporation Etch with striation control
US7566525B2 (en) 2005-06-14 2009-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
JP4652140B2 (ja) * 2005-06-21 2011-03-16 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
US7425507B2 (en) 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
US7531296B2 (en) 2005-08-24 2009-05-12 Taiwan Semiconductor Manufacturing, Co., Ltd. Method of forming high etch resistant resist patterns

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101407785B1 (ko) * 2010-06-03 2014-06-17 마이크론 테크놀로지, 인크 기판상에 패턴을 형성하는 방법

Also Published As

Publication number Publication date
KR101433987B1 (ko) 2014-08-25
CN101584027B (zh) 2011-07-13
JP5489724B2 (ja) 2014-05-14
JP2010516059A (ja) 2010-05-13
JP2013191854A (ja) 2013-09-26
CN101584027A (zh) 2009-11-18
WO2008086361A1 (en) 2008-07-17
TWI409875B (zh) 2013-09-21
TW200845184A (en) 2008-11-16
US7491343B2 (en) 2009-02-17
US20080087639A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
KR101433987B1 (ko) 에칭 동안 라인 말단 단축의 감소 방법
US8329585B2 (en) Method for reducing line width roughness with plasma pre-etch treatment on photoresist
KR101392121B1 (ko) 잔유물 없는 하드마스크 트림
US8262920B2 (en) Minimization of mask undercut on deep silicon etch
JP5086090B2 (ja) 水素流量傾斜化によるフォトレジストプラズマコンディショニング工程を含むエッチング方法及び装置
KR101534883B1 (ko) 마스크 트리밍
KR101882519B1 (ko) 의사-하드마스크에 대한 위글링 제어
KR101690337B1 (ko) Ｈ₂플라즈마 처리법을 이용한 유기 선폭 조도의 개선
US20060134917A1 (en) Reduction of etch mask feature critical dimensions
US8986492B2 (en) Spacer formation for array double patterning
KR101155843B1 (ko) 균일성 제어에 의한 에칭
US20100323525A1 (en) Cd bias loading control with arc layer open
US8668805B2 (en) Line end shortening reduction during etch

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170809

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180808

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190807

Year of fee payment: 6