CN100395874C - 改善蚀刻后光刻胶残余的半导体器件制造方法 - Google Patents
改善蚀刻后光刻胶残余的半导体器件制造方法 Download PDFInfo
- Publication number
- CN100395874C CN100395874C CNB2004100528451A CN200410052845A CN100395874C CN 100395874 C CN100395874 C CN 100395874C CN B2004100528451 A CNB2004100528451 A CN B2004100528451A CN 200410052845 A CN200410052845 A CN 200410052845A CN 100395874 C CN100395874 C CN 100395874C
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- etching
- semiconductor device
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
一种可以改善蚀刻后光刻胶残余的半导体器件制造方法，在常规的淀积介电层步骤之后，为了解决SiN层作为介电层末层时经蚀刻会出现严重的光刻胶残余问题，在蚀刻前先将SiN层氧化形成氧化膜，使蚀刻停止于这层氧化膜而不是停止于SiN层。从而避免了SiN层接触蚀刻(腐蚀)剂引起的光刻胶残余问题，减少了后续步骤产生污染、膜剥离的情况，明显提高产率，同时这种方法并不会影响到产品的性能。
Description
技术领域
本发明涉及半导体器件的制造方法，特别涉及蚀刻后形成光刻胶残余物的解决办法。
背景技术
在半导体器件的制造过程中，离子注入、蚀刻和其他加工步骤中，都要用到光刻胶(Photo Resist；PR)。在离子注入步骤，用光刻胶遮蔽不注入掺杂剂的半导体衬底区域。蚀刻步骤中，用光刻胶遮蔽不被蚀刻的半导体衬底区域。另外可用光刻胶作为加工晶片(wafer)的覆盖防护涂层等。
离子注入步骤后，光刻胶变为覆盖胶状核心的坚硬外壳，这层外壳导致去除光刻胶困难。
蚀刻步骤之后，残余的光刻胶也会硬化导致去除困难。在蚀刻后，蚀刻的残渣与光刻胶残渣覆盖于被蚀刻部分的侧壁。因蚀刻采用的步骤和材料而异，这种和蚀刻残渣混合的光刻胶残渣去除问题很复杂，这是由于蚀刻残渣混合的光刻胶通常强力结合到被蚀刻部分的侧壁上。
一般的，已有的技术采用在O2等离子体中等离子灰化，然后在剥离液(stripper bath)中剥离去除光刻胶残余。
在生产过程中，为提高产品性能，会在产品芯片下放入晶片允收测试(Wafer Acceptance Test；WAT)图案，用这种方法替代测试线是非常有效和普遍的手段。为提高总额晶粒数字(gross dies number)，通常在WAT测试图案中仅用5个放在一个晶片中(其他的只有产品芯片，没有WAT测试图案)。实际操作中，第二多晶硅层(Poly2)蚀刻后的光刻胶去除步骤有严重的光刻胶残余问题。这是由于多晶硅蚀刻会在光刻胶上面形成大量蚀刻反应的聚合体，如图1所示。它在下一步的等离子体灰化步骤相当于一个硬掩膜，图2。这样就引起了严重的光刻胶残余问题，图3是一般方法光刻胶残余的显微图片。即使改良灰化方法也不能解决这个问题，图4是改良灰化方法后的光刻胶残余显微图片。这种光刻胶残余物在湿洗步骤(wet clean step)后也不能去除，图5。光刻胶残余的结果是在后续步骤引起污染和/或膜的剥离，从而引起产率严重降低。
发明内容
为了消除或改善上述光刻胶残余的情况，从而解决污染、膜剥离而产率降低问题。本发明提出一种可明显减少光刻胶残余的方法，使后续步骤没有污染和/或膜的剥离，提高最终产率。
本发明的目的在于，提供一种半导体器件的制造方法，包括的具体步骤为：
1、在底板或第一多晶硅层上淀积氧化物层；
2、淀积SiN层；
其特征在于淀积SiN后的第3步：
3、SiN层氧化，形成氧化层；
4、淀积第二多晶硅层(Poly2)
5、对第二多晶硅层(Poly2)进行光刻腐蚀；
6、将光刻胶等离子体灰化，去除。
发明人在试验时，发现光刻胶残余和其下层的构成有很大关系，如果介电层以SiN层为末层，将有严重的光刻胶残余，其生产流程为图6中的(1)，形成的光刻胶残余显微照片如图7所示；如果仅以氧化物层为末层，光刻胶残余将得到解决，其生产流程为图6中的(2)，图8和图9分别是LPOX200A和HTO100A处理后的显微照片，但这样的流程会影响产品性能；根据这些试验结果，可以判断是多晶硅(poly)蚀刻时腐蚀剂接触到了SiN，反应后会有严重的反应聚合体(polymer)覆盖于光刻胶表面的情况，如图1所示。这些聚合体在下一步的等离子体灰化步骤相当于一个硬掩膜，如图2所示。所以，如果按图6生产流程中的(3)所示，在淀积SiN层后，再加上一层SiN的氧化层，使多晶硅(poly)蚀刻停止于这层氧化层，而不是停止于SiN层，则可以减少聚合体(polymer)的产生，从而解决光刻胶残余的问题，而且这层SiN的氧化层对产品的性能没有副作用(例如它很薄，一般在3～5
之间，不会影响到介电常数)。这样可使产率提高，并没有膜剥离和/或污染的问题。
氧化过程如果采用O2或O3等离子体氧化，对减少光刻胶残余有效果，但结果不是十分理想，光刻胶残余情况的显微照片如图10所示，不过可以控制气压、流速或者功率来调整O2或O3等离子体氧化均匀度，以达到理想的效果。氧化过程如果采用高温炉管氧化(800℃/200A于Si晶片上和约3～5A于SiN晶片上，20分钟)，则可以得到非常满意的结果，光刻胶残余情况的显微照片如图11所示。
附图说明
图1是多晶硅蚀刻产生聚合体的示意图；
图2是一般方法光刻胶残余物的示意图；
图3是是光刻胶残余的显微图片；
图4是改良灰化方法后的光刻胶残余显微图片；
图5是湿洗步骤后光刻胶残余显微图片；
图6的(1)(2)(3)是三种不同的工艺流程图；
图7是常规流程的光刻胶残余显微图片；
图8和图9分别是没有淀积SiN层，LPOX200A和HTO100A处理后的显微照片；
图10是用本发明的方法用O2或O3等离子体氧化SiN层后的光刻胶残余显微图片；
图11是用本发明的方法用高温炉管氧化SiN层后的光刻胶残余显微图片。
具体实施方式
以下参见附图6的(3)具体描述本发明的实施例，以更充分地理解本发明的上述目的、其他目的，和本发明的优点。
实施例1
1、在底板或第一多晶硅层上淀积SiO2层；
2、淀积SiN层；
3、用O2或O3等离子体处理使SiN层氧化(功率：1500W/温度110℃/压力1.5T)，形成氧化层；
4、淀积第二多晶硅层(Poly2)；
5、对第二多晶硅层(Poly2)进行光刻腐蚀；
6、将光刻胶等离子体灰化，去除。
实施例2
1、在底板上淀积SiO2层；
2、淀积SiN层；
3、用高温炉管氧化，使SiN层形成氧化层(800℃/200A于Si晶片上和约3～5A于SiN晶片上，20分钟)；
4、淀积第二多晶硅(Poly2)；
5、对第二多晶硅层(Poly2)进行光刻腐蚀；
6、将光刻胶等离子体灰化，去除。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明的范围内。本发明要求保护的范围由所附的权利要求书及其等效物界定。
Claims (4)
1.一种半导体器件的制造方法，包括的具体步骤为：
(1)、在底板或第一多晶硅层上淀积氧化物层；
(2)、淀积SiN层；
其特征在于淀积SiN后的第3步：
(3)、SiN层氧化，形成氧化层；
(4)、淀积第二多晶硅层(Poly2)；
(5)、对第二多晶硅层(Poly2)进行光刻腐蚀；
(6)、将光刻胶等离子体灰化，去除。
2.如权利要求1所述的半导体器件的制造方法，其特征在于SiN层的氧化采用炉管氧化。
3.如权利要求1所述的半导体器件的制造方法，其特征在于SiN层的氧化采用O2或O3等离子体氧化。
4.如权利要求1所述的半导体器件的制造方法，其特征在于SiN层氧化形成的膜厚度为0～5
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100528451A CN100395874C (zh) | 2004-07-14 | 2004-07-14 | 改善蚀刻后光刻胶残余的半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100528451A CN100395874C (zh) | 2004-07-14 | 2004-07-14 | 改善蚀刻后光刻胶残余的半导体器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1722380A CN1722380A (zh) | 2006-01-18 |
| CN100395874C true CN100395874C (zh) | 2008-06-18 |
Family
ID=35912539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100528451A Active CN100395874C (zh) | 2004-07-14 | 2004-07-14 | 改善蚀刻后光刻胶残余的半导体器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100395874C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7491343B2 (en) * | 2006-09-14 | 2009-02-17 | Lam Research Corporation | Line end shortening reduction during etch |
| CN108231546A (zh) * | 2018-01-17 | 2018-06-29 | 中国科学院微电子研究所 | 一种改善阱注入前光刻胶残留的方法 |
| CN108305831A (zh) * | 2018-02-09 | 2018-07-20 | 武汉新芯集成电路制造有限公司 | 一种高能离子注入后光刻胶的去除方法 |
| CN109659231B (zh) * | 2018-12-27 | 2021-04-13 | 上海华力集成电路制造有限公司 | 光刻胶剥离工艺中改善器件均一性的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030124805A1 (en) * | 2001-12-31 | 2003-07-03 | Infineon Technologies North America Corp. | High aspect ratio PBL SiN barrier formation |
| CN1433658A (zh) * | 2000-04-05 | 2003-07-30 | 艾利森电话股份有限公司 | 导出用于远程通信入－出同步检测的控制参数 |
| JP2003273182A (ja) * | 2002-03-15 | 2003-09-26 | Seiko Epson Corp | 半導体装置の製造方法及び光学式欠陥検査方法 |
-
2004
- 2004-07-14 CN CNB2004100528451A patent/CN100395874C/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1433658A (zh) * | 2000-04-05 | 2003-07-30 | 艾利森电话股份有限公司 | 导出用于远程通信入－出同步检测的控制参数 |
| US20030124805A1 (en) * | 2001-12-31 | 2003-07-03 | Infineon Technologies North America Corp. | High aspect ratio PBL SiN barrier formation |
| JP2003273182A (ja) * | 2002-03-15 | 2003-09-26 | Seiko Epson Corp | 半導体装置の製造方法及び光学式欠陥検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1722380A (zh) | 2006-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8901004B2 (en) | Plasma etch method to reduce micro-loading | |
| CN103066005A (zh) | 形成集成电路的方法 | |
| CN100395874C (zh) | 改善蚀刻后光刻胶残余的半导体器件制造方法 | |
| CN112655072A (zh) | 用于高选择性去除氧化硅的干清洁方法 | |
| US20080160768A1 (en) | Method of manufacturing gate dielectric layer | |
| JP4242158B2 (ja) | シリコンと窒素を含む材料をウエットエッチングする方法 | |
| JPH06168921A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6579812B2 (en) | Method for removing residual polymer after the dry etching process and reducing oxide loss | |
| CN112185805B (zh) | 半导体器件的制造方法 | |
| CN100449686C (zh) | 功率半导体分立器件第一层光刻对位标记的制作方法 | |
| CN103258795A (zh) | 防止光刻胶在湿法刻蚀中产生缺陷的工艺方法 | |
| CN113410136A (zh) | 一种碳化硅沟槽刻蚀方法 | |
| CN100517648C (zh) | 用于蚀刻的系统和方法 | |
| US20060138085A1 (en) | Plasma etching method with reduced particles production | |
| US20010051386A1 (en) | Method of manufacturing a semiconductor device | |
| CN113496876B (zh) | 半导体结构及半导体结构的形成方法 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| KR100734653B1 (ko) | 산화막 ｃｍｐ 방법 | |
| KR20010017246A (ko) | 반도체 소자의 제조 방법 | |
| US20220223426A1 (en) | Semiconductor structure manufacturing method and semiconductor structure manufacturing device | |
| TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
| JP2003519912A (ja) | エッチング及びアッシングフォトレジスト除去プロセス | |
| TW449827B (en) | Formation method of field oxide layer | |
| CN111785624A (zh) | 形成浅沟渠结构的方法 | |
| KR20010066140A (ko) | 반도체 소자의 감광막 제거 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111201 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111201 Address after: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |