CN108231546A - 一种改善阱注入前光刻胶残留的方法 - Google Patents

一种改善阱注入前光刻胶残留的方法 Download PDF

Info

Publication number
CN108231546A
CN108231546A CN201810043463.4A CN201810043463A CN108231546A CN 108231546 A CN108231546 A CN 108231546A CN 201810043463 A CN201810043463 A CN 201810043463A CN 108231546 A CN108231546 A CN 108231546A
Authority
CN
China
Prior art keywords
silicon substrate
silicon
photoresist
nitride
oxide formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810043463.4A
Other languages
English (en)
Inventor
侯婧文
李春龙
霍宗亮
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201810043463.4A priority Critical patent/CN108231546A/zh
Publication of CN108231546A publication Critical patent/CN108231546A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种改善阱注入前光刻胶残留的方法,包括以下步骤:a)在硅衬底上沉积氮化物,得到沉积有氮化层的硅衬底;b)将步骤a)得到的沉积有氮化层的硅衬底进行离子氧化处理,得到处理后的硅衬底;c)将步骤b)得到的处理后的硅衬底进行光刻工艺,得到阱注入前的硅芯片。与现有技术相比,本发明采用离子氧化处理,使氮化层和氧离子反应,表面的氮化硅会被氧化成为SiO2产物,从而使氮化层表面的电性被中和;再进行光刻工艺,涂光刻胶,由于氮化层表面被氧化物层保护,避免光刻胶产生稳定的甲烷硅脂基团,实现氮化硅表面不会残留光刻胶;并且本发明提供的改善阱注入前光刻胶残留的方法简单、高效,适用于直接在氮化物表面进行光刻工艺。

Description

一种改善阱注入前光刻胶残留的方法
技术领域
本发明涉及半导体技术领域,更具体地说,是涉及一种改善阱注入前光刻胶残留的方法。
背景技术
现有的半导体结构的制作方法通常包括以下步骤:(1)提供半导体衬底,在所述半导体衬底上依次形成氧化硅层和氮化硅层;(2)在所述半导体衬底中形成浅沟槽,在所述浅沟槽中填充浅沟槽隔离层;(3)去除所述氮化硅层,对所述氧化硅层进行厚度调整工艺;(4)进行光刻工艺,所述光刻工艺为后续阱离子注入形成光刻胶层;(5)以所述光刻胶层为掩膜,进行阱离子注入工艺。然而,科研人员发现现有技术的阱离子注入前,氧化硅层表面残留有光刻胶,影响阱离子注入工艺的进行,从而影响最终形成的半导体器件的良率。
公开号为CN104882362A的中国专利公开了一种氧化硅层清洗工艺及改善阱注入前光刻胶残留的方法,具体包括以下步骤:(1)利用氢氟酸溶液对所述氧化硅层进行厚度调整,去除部分氧化硅层;(2)利用氨水与双氧水的溶液对厚度调整之后的氧化硅层的表面进行颗粒物去除步骤;(3)进行清洗步骤,将所述去除步骤中在氧化硅层表面形成的氨盐去除;从而消除氨盐对后续的阱注入前的光刻胶残留问题。
目前,直接在氮化物表面进行光刻工艺相比传统光刻工艺具有显著优势:在实际中,通常会在COMS注入P IMP来进行对器件开启电压的调节,且一般情况下会注入P、B等元素;而B元素在Si中的溶解度小于SiO2(氧化层)中的溶解度,但是却很难在氮化物中溶解;因此,在硅衬底上直接采用氮化物作为隔离能够有效防止B元素扩散出来,有利于光刻工艺的进行。
但是,现有技术公开的改善阱注入前光刻胶残留的方法不适用于直接在氮化物表面进行光刻工艺。通过实际应用发现,在去除光刻胶的过程后,氮化硅表面依然会残留光刻胶,既影响后续对氮化物厚度的调整,又影响阱离子注入工艺的进行,从而影响最终形成的半导体器件的良率。此外,现有技术公开的改善阱注入前光刻胶残留的方法实际为化学湿法,需要经过多次的腐蚀和清洗,并且配制酸浓度、工艺顺序均会对实验结果产生影响,操作复杂、耗时较长且效率低下。
发明内容
有鉴于此,本发明的目的在于提供一种改善阱注入前光刻胶残留的方法,能够使氮化硅表面不会残留光刻胶,且方法简单、高效。
本发明提供了一种改善阱注入前光刻胶残留的方法,包括以下步骤:
a)在硅衬底上沉积氮化物,得到沉积有氮化层的硅衬底;
b)将步骤a)得到的沉积有氮化层的硅衬底进行离子氧化处理,得到处理后的硅衬底;
c)将步骤b)得到的处理后的硅衬底进行光刻工艺,得到阱注入前的硅芯片。
优选的,步骤a)中所述沉积氮化物的方式为低压化学气相沉积。
优选的,所述低压化学气相沉积的反应源气体为二氯氢硅和氨气;所述二氯氢硅和氨气的体积比为1:(3~6)。
优选的,所述低压化学气相沉积的沉积温度为710℃~780℃,沉积时间为18s~25s,反应压力为250mtorr~300mtorr。
优选的,步骤b)中所述离子氧化处理具体包括以下步骤:
b1)将步骤a)得到的沉积有氮化层的硅衬底进行预氧化,得到预氧化后的硅衬底;
b2)将步骤b1)得到的预氧化后的硅衬底进行离子氧化,得到处理后的硅衬底。
优选的,步骤b1)中所述预氧化的过程具体为:
在RF 100W~300W,压力300mtorr~400mtorr下通入O2 1s~4s进行预氧化。
优选的,步骤b2)中所述离子氧化的过程具体为:
在RF 2500W~3000W,压力300mtorr~400mtorr下通入O2 40s~45s进行离子氧化。
优选的,步骤b)中所述离子氧化处理在真空或惰性气氛下进行。
优选的,所述惰性气氛为氮气、氦气、氩气、氪气、氙气和氡气中的一种或多种。
优选的,步骤c)中所述光刻工艺所用的光刻胶为有机溶剂;所述有机溶剂选自重氮醌类化合物中的一种或多种。
本发明提供了一种改善阱注入前光刻胶残留的方法,包括以下步骤:a)在硅衬底上沉积氮化物,得到沉积有氮化层的硅衬底;b)将步骤a)得到的沉积有氮化层的硅衬底进行离子氧化处理,得到处理后的硅衬底;c)将步骤b)得到的处理后的硅衬底进行光刻工艺,得到阱注入前的硅芯片。与现有技术相比,本发明采用离子氧化处理,使氮化层和氧离子反应,表面的氮化硅会被氧化成为SiO2产物,从而使氮化层表面的电性被中和;再进行光刻工艺,涂光刻胶,由于氮化层表面被氧化物层保护,避免光刻胶产生稳定的甲烷硅脂基团,实现氮化硅表面不会残留光刻胶;并且本发明提供的方法简单、高效,适用于直接在氮化物表面进行光刻工艺。
附图说明
图1为本发明实施例未通过离子氧化处理,经光刻工艺残留光刻胶的原理图;
图2为本发明实施例通过离子氧化处理后,经光刻工艺不残留光刻胶的原理图;
图3为本发明实施例1未通过离子氧化处理,经光刻工艺残留光刻胶的硅芯片表面SEM照片;
图4为本发明实施例1通过离子氧化处理后,经光刻工艺不残留光刻胶的硅芯片表面SEM照片;
图5为本发明实施例1的氮化层在预氧化处理前后的电位关系曲线图。
具体实施方式
下面将结合本发明实施例,对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供了一种改善阱注入前光刻胶残留的方法,包括以下步骤:
a)在硅衬底上沉积氮化物,得到沉积有氮化层的硅衬底;
b)将步骤a)得到的沉积有氮化层的硅衬底进行离子氧化处理,得到处理后的硅衬底;
c)将步骤b)得到的处理后的硅衬底进行光刻工艺,得到阱注入前的硅芯片。
本发明首先在硅衬底上沉积氮化物,得到沉积有氮化层的硅衬底。在本发明中,所述硅衬底为本领域技术人员熟知的用于制备半导体的衬底,本发明对此没有特殊限制。
在本发明中,所述沉积氮化物的方式优选为低压化学气相沉积;本发明采用低压化学气相沉积制备氮化物(Si3N4)薄膜,具有重复性好、沉积的氮化层均匀性好等优点。本发明对所述低压化学气相沉积的设备没有特殊限制,采用本领域技术人员熟知的LPCVD工艺设备即可。
在本发明中,所述低压化学气相沉积的反应源气体优选为二氯氢硅(SiH2Cl2)和氨气(NH3);具体反应方程式如下:
3SiH2Cl2(气)+4NH3(气)→Si3N4(固)+6H2(气);
在本发明中,所述二氯氢硅和氨气的体积比优选为1:(3~6),更优选为1:(4~5)。在本发明中,所述低压化学气相沉积的沉积温度优选为710℃~780℃,更优选为730℃~760℃;所述低压化学气相沉积的沉积时间优选为18s~25s,更优选为20s~23s;所述低压化学气相沉积的反应压力优选为250mtorr~300mtorr,更优选为270mtorr~290mtorr。
得到所述沉积有氮化层的硅衬底后,本发明将得到的沉积有氮化层的硅衬底进行离子氧化处理,得到处理后的硅衬底。在本发明中,如果将所述沉积有氮化层的硅衬底直接进行光刻工艺,由于所述氮化层表面电性为正,其能够同光刻胶发生反应,产生非常稳定的基团——甲烷硅脂,从而很难去除;本发明实施例未通过离子氧化处理,经光刻工艺残留光刻胶的原理图参见图1所示。
本发明采用离子氧化处理,使氮化层和氧离子反应,表面的氮化硅会被氧化成为SiO2产物(氧化物层),从而使氮化层表面的电性被中和;再进行光刻工艺,涂光刻胶,由于氮化层表面被氧化物层保护,避免光刻胶产生稳定的甲烷硅脂基团,实现氮化硅表面不会残留光刻胶;本发明实施例通过离子氧化处理后,经光刻工艺不残留光刻胶的原理图。
在本发明中,所述离子氧化处理优选具体包括以下步骤:
b1)将步骤a)得到的沉积有氮化层的硅衬底进行预氧化,得到预氧化后的硅衬底;
b2)将步骤b1)得到的预氧化后的硅衬底进行离子氧化,得到处理后的硅衬底。
本发明将得到的沉积有氮化层的硅衬底进行预氧化,得到预氧化后的硅衬底。在本发明中,所述预氧化的目的是使O2与硅衬底的氮化层表面接触,改善氮化物电位。在本发明中,所述预氧化的过程优选具体为:
在RF 100W~300W,压力300mtorr~400mtorr下通入O2 1s~4s进行预氧化;
更优选为:
在RF 200W,压力350mtorr下通入O2 2s进行预氧化。
得到所述预氧化后的硅衬底后,本发明将得到的预氧化后的硅衬底进行离子氧化,得到处理后的硅衬底。在本发明中,所述离子氧化是得到氧化物层的关键,从而保证氮化层表面被氧化物层保护,避免光刻胶产生稳定的甲烷硅脂基团,实现氮化硅表面不会残留光刻胶。在本发明中,所述离子氧化的过程优选具体为:
在RF 2500W~3000W,压力300mtorr~400mtorr下通入O2 40s~45s进行离子氧化;
更优选为:
在RF 2700W,压力300mtorr~400mtorr下通入O2 40s~45s进行离子氧化。在本发明中,通入O2的时间需要在40s~45s,过低,无法实现对氮化层的保护;过高,影响硅芯片后续制备。在该时间范围内,不同时间仅会影响形成氧化层的厚度,对后续光刻胶的残留效果不会产生影响。
在本发明中,所述离子氧化处理优选在真空或惰性气氛下进行。在本发明中,所述惰性气氛优选为氮气、氦气、氩气、氪气、氙气和氡气中的一种或多种,更优选为氮气。
得到所述处理后的硅衬底后,本发明将得到的处理后的硅衬底进行光刻工艺,得到阱注入前的硅芯片。本发明对所述光刻工艺的具体步骤没有特殊限制,采用本领域技术人员熟知的光刻工艺即可。在本发明中,所述光刻工艺所用的光刻胶优选为有机溶剂。在本发明中,所述有机溶剂优选选自重氮醌类化合物中的一种或多种,更优选为AZ-1350系列。在本发明中,所述重氮醌类化合物为感光化合物类体,本发明对其来源没有特殊限制。在本发明优选的实施例中,所述光刻胶为IBM公司化学增幅APEX光刻胶。
本发明提供了一种改善阱注入前光刻胶残留的方法,包括以下步骤:a)在硅衬底上沉积氮化物,得到沉积有氮化层的硅衬底;b)将步骤a)得到的沉积有氮化层的硅衬底进行离子氧化处理,得到处理后的硅衬底;c)将步骤b)得到的处理后的硅衬底进行光刻工艺,得到阱注入前的硅芯片。与现有技术相比,本发明采用离子氧化处理,使氮化层和氧离子反应,表面的氮化硅会被氧化成为SiO2产物,从而使氮化层表面的电性被中和;再进行光刻工艺,涂光刻胶,由于氮化层表面被氧化物层保护,避免光刻胶产生稳定的甲烷硅脂基团,实现氮化硅表面不会残留光刻胶;并且本发明提供的方法简单、高效,适用于直接在氮化物表面进行光刻工艺。
为了进一步说明本发明,下面通过以下实施例进行详细说明。
实施例1
(1)采用LPCVD(低压化学气相沉积)方法在硅衬底上沉积200A氮化物(Si3N4)薄膜,得到沉积有氮化层的硅衬底;
具体参数为:二氯氢硅:氨气=1:5,沉积温度750℃,沉积时间21s,反应压力280mtorr。
(2)将步骤(1)得到的沉积有氮化层的硅衬底在氮气氛围下,进行离子氧化处理:先在RF 200W,压力350mtorr下通入O2 2s进行预氧化;再在RF 2700W,相同压力下通入O243s进行离子氧化,得到处理后的硅衬底。
(3)将步骤(2)得到的处理后的硅衬底进行光刻工艺,得到阱注入前的硅芯片;所述光刻工艺所用的光刻胶为有机溶剂,具体采用IBM公司化学增幅APEX光刻胶。
将步骤(1)得到的沉积有氮化层的硅衬底直接进行步骤(3)的光刻工艺,得到阱注入前的硅芯片;然后分别对得到的阱注入前的硅芯片进行SEM分析,结果参见图3~4所示,其中,图3为本发明实施例1未通过离子氧化处理,经光刻工艺残留光刻胶的硅芯片表面SEM照片;图4为本发明实施例1通过离子氧化处理后,经光刻工艺不残留光刻胶的硅芯片表面SEM照片;通过比较可知,本发明实施例1提供的改善阱注入前光刻胶残留的方法,能够使氮化硅表面不会残留光刻胶。
本发明实施例1的氮化层在预氧化处理前后的电位关系曲线图如图5所示。由图5可知,在碱性条件下,Si原子对氮化物的荷电行为有决定作用;在氮化物预氧化处理后,氮化硅的电位曲线,随着氧含量增加,电位也增加。
实施例2
(1)采用LPCVD(低压化学气相沉积)方法在硅衬底上沉积200A氮化物(Si3N4)薄膜,得到沉积有氮化层的硅衬底;
具体参数为:二氯氢硅:氨气=1:4,沉积温度730℃,沉积时间20s,反应压力270mtorr。
(2)将步骤(1)得到的沉积有氮化层的硅衬底在氮气氛围下,进行离子氧化处理:先在RF 200W,压力350mtorr下通入O2 2s进行预氧化;再在RF 2700W,相同压力下通入O240s进行离子氧化,得到处理后的硅衬底。
(3)将步骤(2)得到的处理后的硅衬底进行光刻工艺,得到阱注入前的硅芯片;所述光刻工艺所用的光刻胶为有机溶剂,具体采用IBM公司化学增幅APEX光刻胶。
表征结果表明,实施例2得到的阱注入前的硅芯片的氮化硅表面不残留光刻胶。
实施例3
(1)采用LPCVD(低压化学气相沉积)方法在硅衬底上沉积200A氮化物(Si3N4)薄膜,得到沉积有氮化层的硅衬底;
具体参数为:二氯氢硅:氨气=1:6,沉积温度760℃,沉积时间23s,反应压力290mtorr。
(2)将步骤(1)得到的沉积有氮化层的硅衬底在氮气氛围下,进行离子氧化处理:先在RF 200W,压力350mtorr下通入O2 2s进行预氧化;再在RF 2700W,相同压力下通入O245s进行离子氧化,得到处理后的硅衬底。
(3)将步骤(2)得到的处理后的硅衬底进行光刻工艺,得到阱注入前的硅芯片;所述光刻工艺所用的光刻胶为有机溶剂,具体采用IBM公司化学增幅APEX光刻胶。
表征结果表明,实施例3得到的阱注入前的硅芯片的氮化硅表面不残留光刻胶。
所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种改善阱注入前光刻胶残留的方法,包括以下步骤:
a)在硅衬底上沉积氮化物,得到沉积有氮化层的硅衬底;
b)将步骤a)得到的沉积有氮化层的硅衬底进行离子氧化处理,得到处理后的硅衬底;
c)将步骤b)得到的处理后的硅衬底进行光刻工艺,得到阱注入前的硅芯片。
2.根据权利要求1所述的方法,其特征在于,步骤a)中所述沉积氮化物的方式为低压化学气相沉积。
3.根据权利要求2所述的方法,其特征在于,所述低压化学气相沉积的反应源气体为二氯氢硅和氨气;所述二氯氢硅和氨气的体积比为1:(3~6)。
4.根据权利要求2所述的方法,其特征在于,所述低压化学气相沉积的沉积温度为710℃~780℃,沉积时间为18s~25s,反应压力为250mtorr~300mtorr。
5.根据权利要求1所述的方法,其特征在于,步骤b)中所述离子氧化处理具体包括以下步骤:
b1)将步骤a)得到的沉积有氮化层的硅衬底进行预氧化,得到预氧化后的硅衬底;
b2)将步骤b1)得到的预氧化后的硅衬底进行离子氧化,得到处理后的硅衬底。
6.根据权利要求5所述的方法,其特征在于,步骤b1)中所述预氧化的过程具体为:
在RF 100W~300W,压力300mtorr~400mtorr下通入O2 1s~4s进行预氧化。
7.根据权利要求5所述的方法,其特征在于,步骤b2)中所述离子氧化的过程具体为:
在RF 2500W~3000W,压力300mtorr~400mtorr下通入O2 40s~45s进行离子氧化。
8.根据权利要求1所述的方法,其特征在于,步骤b)中所述离子氧化处理在真空或惰性气氛下进行。
9.根据权利要求8所述的方法,其特征在于,所述惰性气氛为氮气、氦气、氩气、氪气、氙气和氡气中的一种或多种。
10.根据权利要求1所述的方法,其特征在于,步骤c)中所述光刻工艺所用的光刻胶为有机溶剂;所述有机溶剂选自重氮醌类化合物中的一种或多种。
CN201810043463.4A 2018-01-17 2018-01-17 一种改善阱注入前光刻胶残留的方法 Pending CN108231546A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810043463.4A CN108231546A (zh) 2018-01-17 2018-01-17 一种改善阱注入前光刻胶残留的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810043463.4A CN108231546A (zh) 2018-01-17 2018-01-17 一种改善阱注入前光刻胶残留的方法

Publications (1)

Publication Number Publication Date
CN108231546A true CN108231546A (zh) 2018-06-29

Family

ID=62641228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810043463.4A Pending CN108231546A (zh) 2018-01-17 2018-01-17 一种改善阱注入前光刻胶残留的方法

Country Status (1)

Country Link
CN (1) CN108231546A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722380A (zh) * 2004-07-14 2006-01-18 中芯国际集成电路制造(上海)有限公司 改善蚀刻后光刻胶残余的半导体器件制造方法
CN105977167A (zh) * 2016-05-11 2016-09-28 武汉新芯集成电路制造有限公司 一种晶圆制程的金属连线工艺

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722380A (zh) * 2004-07-14 2006-01-18 中芯国际集成电路制造(上海)有限公司 改善蚀刻后光刻胶残余的半导体器件制造方法
CN105977167A (zh) * 2016-05-11 2016-09-28 武汉新芯集成电路制造有限公司 一种晶圆制程的金属连线工艺

Similar Documents

Publication Publication Date Title
US9805948B2 (en) Selective etching process of a mask disposed on a silicon substrate
Stegemann et al. Ultra-thin silicon oxide layers on crystalline silicon wafers: Comparison of advanced oxidation techniques with respect to chemically abrupt SiO2/Si interfaces with low defect densities
US6013575A (en) Method of selectively depositing a metal film
TW557514B (en) Method for processing a substrate and material for electronic devices
US20070093012A1 (en) Method for fabricating a gate dielectric of a field effect transistor
TW201419416A (zh) 圖案化低介電常數介電膜之方法
JP2007088454A (ja) 制御可能な空間的変化を有する層を形成する方法及びシステム
CN109003895B (zh) 一种提高SiC MOSFET器件性能稳定性的制作方法
CN103730359A (zh) 复合栅介质SiC MISFET器件的制作方法
TW200818336A (en) Improving CMOS SiON gate dielectric performance with double plasma nitridation containing noble gas
CN109004038A (zh) 太阳能电池及其制备方法和光伏组件
JP2020534707A (ja) 基板処理方法及び装置
CN105470288A (zh) Delta沟道掺杂SiC垂直功率MOS器件制作方法
ZA202211795B (en) Perc cell preparation method
US5567658A (en) Method for minimizing peeling at the surface of spin-on glasses
CN108231546A (zh) 一种改善阱注入前光刻胶残留的方法
CN114815532B (zh) 光刻胶去除方法及半导体器件制造方法
CN105702575A (zh) 半导体器件制造方法
US6521544B1 (en) Method of forming an ultra thin dielectric film
CN114823297A (zh) 光刻胶去除工艺及半导体制造工艺
WO2016177251A1 (zh) 一种干刻蚀方法
CN110400769B (zh) 石墨框的饱和方法以及石墨框
CN109166797A (zh) TiN薄膜刻蚀方法
JPH0422123A (ja) シリコン酸化膜のエッチング方法
CN101490808A (zh) 以含贵重气体的双等离子体氮化法增进cmos氮氧化硅栅介电层效能的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180629

RJ01 Rejection of invention patent application after publication