CN101490808A - 以含贵重气体的双等离子体氮化法增进cmos氮氧化硅栅介电层效能的方法 - Google Patents

以含贵重气体的双等离子体氮化法增进cmos氮氧化硅栅介电层效能的方法 Download PDF

Info

Publication number
CN101490808A
CN101490808A CNA2007800275680A CN200780027568A CN101490808A CN 101490808 A CN101490808 A CN 101490808A CN A2007800275680 A CNA2007800275680 A CN A2007800275680A CN 200780027568 A CN200780027568 A CN 200780027568A CN 101490808 A CN101490808 A CN 101490808A
Authority
CN
China
Prior art keywords
nitrogen
layer
base material
siliceous
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800275680A
Other languages
English (en)
Inventor
克里斯托弗·奥尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101490808A publication Critical patent/CN101490808A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种在基材上形成一含硅氮层的方法。该层亦可能含氧并且做为氮氧化硅栅极介电层。在一态样中,形成该层的方法包括使一硅基材暴露于由氮与一贵重气体所形成的等离子体中,而将氮纳入该基材的上表面内,其中该贵重气体是氩、氖、氪或氙。退火该层,随后将该层暴露于一氮等离子体中以将更多的氮纳入该层中。接着再次退火该层。

Description

以含贵重气体的双等离子体氮化法增进CMOS氮氧化硅栅介电层效能的方法
发明背景
发明领域
本发明实施例大体上有关于一种形成栅极介电层的方法。更明确而言,本发明实施例是有关于一种形成氮氧化硅(SiON)栅极介电层的方法。
相关技术描述
集成电路是由许多装置所构成,例如由数百万个晶体管、电容与电阻等装置所构成。诸如场效晶体管的晶体管典型包含源极、漏极与栅极堆栈(gatestack)。栅极堆栈通常包含基材(如硅基材)、位在基材上的栅极介电层(如二氧化硅)以及位在栅极介电层上的栅极(如多晶硅)。
当集成电路的尺寸以及位于其上的晶体管尺寸逐渐缩小时,为了提升晶体管速度所需要的栅极驱动电流也会跟着提高。由于驱动电流会随着栅极电容(capacitance)的增加而增加,而电容又与栅极介电层的厚度成反比,因此减小介电层厚度是提高驱动电流的其中一种方法。
曾经尝试将二氧化硅(SiO2)栅极介电层的厚度降至小于20埃()。然而,却发现到使用厚度低于20埃的薄二氧化硅介电层经常对栅极性能与耐久度造成不良影响。例如,来自硼掺杂栅极中的硼原子可能穿透薄二氧化硅栅极介电层而进入下方的硅基材中。再者,薄介电层的栅极漏电情形,即穿隧作用(tunneling),也会提高,而提高栅极的电力消耗量。
曾经用来解决薄二氧化硅栅极介电层所带来的问题的方法是将氮纳入二氧化硅层中,以形成氮氧化硅栅极介电层(SiON或SiOxNy)。将氮纳入二氧化硅层中能阻挡硼穿透至下方的硅基材中,并且提高栅极介电层的介电常数,而允许使用较薄的介电层。
曾经利用等离子体氮化反应(Plasma nitridation)以单一步骤的处理将氮纳入二氧化硅层中来形成氮氧化硅层,并可选用性地执行一后续的退火处理。然而,使用单一步骤的氮化处理,难以控制在该氮氧化硅层整个膜层厚度中浓度分布情形,例如氮原子百分比。因此目前仍然需要一种沉积氮氧化硅层的方法。
发明概要
本发明大体上提供一种在基材上形成一含有硅和氮的膜层。该含硅氮层亦可能包含氧,因而提供一种可做为栅极介电层的氮氧化硅层。
在一实施例中,在基材上形成一含硅氮层的方法包括将一含硅基材导入一反应室中,随后在该反应室内使该基材暴露于由氮气与一贵重气体(noble gas)所形成的等离子体中以将氮纳入该基材的上表面内,而在该基材上形成一含硅氮层;其中该贵重气体选自于由氩、氖、氪与氙所构成的群组中。接着退火该含硅氮层。退火该层的步骤可包括在介于约800℃至约1100℃之间的温度下使该层暴露至一含氧气的气体中,或者在介于约800℃至约1100℃之间的温度下使该层暴露至一钝气(inert gas)中。该层随后暴露至一氮等离子体中,以将更多的氮并入该含硅氮层中。接着再一次退火该层。
在另一实施例中,在基材上形成一含硅氮层的方法包括引入一含硅基材至一反应室中,随后在该反应室中使该基材暴露于一由氮气与氩气所形成的等离子体以将氮纳入该基材的上表面内,并且在该基材上形成一含硅氮层。该含硅氮层经过退火,并且在退火过程中将氧导入该层中。随后使该层暴露至一氮等离子体(plasma of nitrogen)中,以将更多的氮纳入该含硅氮层中。接着再一次退火该层。
附图简单说明
为了详细了解本发明的上述特征,可参阅多个实施例且部分实施例绘于附图中,来阅读上述本发明的更明确叙述。然而需明白的是,附图中所显示的仅为本发明的代表性范例,不应用来限制本发明范围。本发明可能涵盖其它等效实施例。
图1为本发明一实施例的流程图;
图2A-2E绘示根据本发明一处理实施例在不同处理阶段时的基材结构剖面图;
图3显示根据本发明实施例所做的介电层相对于该些介电层的等效氧化层厚度(EOT)的NMOS驱动电流;
图4显示根据本发明实施例所做的介电层相对于该些介电层的等效氧化层厚度(EOT)的PMOS驱动电流。
具体实施方式
本发明实施例提供一种形成含硅氮层的方法。该含硅氮层可能是氮氧化硅层(SiON),其可做为栅极介电层。包含根据本发明实施例所做出氮氧化硅层的栅极堆栈,能在N型场效晶体管(NMOS)与P型场效晶体管(PMOS)装置中具有期望的驱动电流。
将参照图1的流程图来简短描述本发明的一实施例,并且将参照第2A-2E图对本发明实施例做更进一步描述。
如图1所示般,于步骤102中,引导一含硅基材进入一反应室内。如步骤104所示,使该基材暴露至一氮气与一贵重气体所形成的等离子体中,例如一含氮与贵重气体等离子体中,以在该基材上形成一含硅氮层。随后于步骤106,退火该含硅氮层。接着在步骤108中,使该含硅氮层暴露于一氮等离子体。在步骤110,该含硅氮层再次进行退火。步骤104与108可称为等离子体氮化步骤,因为在该些步骤会使等离子体中的氮纳入膜层内。借着使用多次的等离子体氮化与退火步骤,可获得具有所欲浓度分布情形的含硅氮层,例如氮氧化硅层。
图2A显示出如上述图1的步骤102中所述含硅基材200的一范例。该基材200可为200或300毫米(mm)的基材,或其它适合用于制造半导体或平面显示器的基材。该基材可以是硅基材,例如裸硅晶圆或裸硅基材。或者,该基材也可以是具有氢终端化(hydrogen-terminated)上表面的基材或是在上表面上包含一薄化学氧化层的基材。可借着在将基材引导至该反应室内的步骤102之前,先在该硅基材上执行一清洗处理来创造出该基材的氢终端化上表面或该上表面上的薄化学氧化层。在进一步处理基材之前,可先执行该清洗处理以移除该基材上的原生氧化层或其它污染物。该清洗处理可在单基材系统或批式系统中执行。亦可在一超音波强化清洗浴中执行清洗处理。
在一实施例中,清洗处理包括使该基材暴露于一湿式清洗处理中。该湿式清洗处理可能包括将该基材暴露于一含有水(H2O)、氢氧化铵(NH4OH)与过氧化氢(H2O2)的溶液中,例如SC-1溶液,以在该基材的上表面上形成一薄化学氧化层。或者,该湿式清洗处理可包含氟化氢(HF)后清洗步骤,也就是在该清洗处理的最后一个步骤将该基材暴露至氟化氢(或称氢氟酸)稀释溶液中,而在基材上产生氢终端化(hydrogen terminated)的上表面。该溶液中可含有浓度介于约0.1至约10.0重量百分比的氟化氢(HF),并在介于约20℃至约30℃的温度下使用此溶液。在一示范实施例中,该溶液含有约0.5重量百分比的HF,且温度约25℃。使该基材短暂地暴露在该溶液中之后,接着在去离子水中进行漂洗步骤(rinse step)。
回到步骤102,欲将基材引入其内部的反应室是一种能让基材暴露于等离子体下的反应室。可利用射频功率(RF power)、微波功率或其组合来产生等离子体。亦可使用准远程等离子体源(quasi-remote plasma)、感应等离子体源(inductive plasma source)、辐射状狭缝天线(RLSA)等离子体源或其它等离子体源来产生该等离子体。该等离子体可为连续或脉冲的。
可用的反应室范例为去耦等离子体氮化(DPN)反应室。在让与应用材料公司并于2004年12月2日公开的公开号为2004/0242021且名称为“Method andApparatus for Plasma Nitridation of Gate Dielectrics Using Amplitude ModulatedRadio Frequency Energy(使用振幅调变射频能量的栅极介电质等离子体氮化方法和设备)”的美国专利申请案中对DPN反应室有更进一步的描述,并将该文献全文以引用方式纳入本文中供参考。其中一种适用的去耦等离子体氮化(DPN)反应室是可购自美国加州圣克拉拉市应用材料公司的DPN 
Figure A200780027568D00081
反应室。可用来执行本发明且包含该DPN 
Figure A200780027568D00082
反应室的整合处理系统范例则有同样可购自美国加州圣克拉拉市应用材料公司的GATE STACK
Figure A200780027568D00083
系统。
如第2B图所示,当基材进入反应室后,基材200会暴露至由氮与一贵重气体所形成的等离子体中,以使氮纳入该基材的上表面内,而在该基材上形成一含硅氮层202。在一态样中,使该基材暴露至一由氮及贵重气体所形成等离子体中的步骤是一等离子体氮化处理。可使用例如氮气(N2)做为氮源来提供等离子体中的氮。贵重气体(noble gas)可以是氩(Ar)、氖(Ne)、氪(Kr)或氙(Xe)。在一实施例中,氮源为氮气,贵重气体则为氩。该等离子体可能包含介于约1%至约80%的贵重气体,其余为氮。可用的等离子体处理条件范例包括:进入反应室的氮源流速(如氮气)介于约10sccm至约2000sccm之间、进入反应室中的贵重气体流速(例如氩)介于约10sccm至约2000sccm之间、反应室的基材支撑件的温度介于约20℃至约500℃之间,以及反应室压力介于约5毫托(mTorr)至约1000毫托之间。并且可以13.56MHz的频率、约3千瓦(kW)至约5千瓦之间的连续波(CW)或脉冲等离子体电源来提供RF功率。脉冲期间,高峰RF功率(peak RF power)、频率与工作周期(duty cycle)分别典型为介于约10瓦至3000瓦之间、约2kHz至约100kHz之间,以及约2%至约50%之间。该等离子体氮化反应可执行约1至180秒。在一实施例中,于约25℃与20毫托下,以约200sccm的流速来提供氮气(N2),并且以约10kHz、5%的工作周期来脉冲约1000瓦的RF功率并将其施加至一感应等离子体源,用以在一化学氧化表面上进行约15至约180秒的处理。在另一实施例中,于约25℃与80毫托下,以约200sccm的流速来提供氮气,并且以约10kHz、5%的工作周期来脉冲1000瓦的RF功率并将其施加至一感应等离子体源,用以在氢终端化的表面上进行约15秒的处理。
待形成该含硅氮层202之后,退火该层。退火该层202的步骤会在该层202中形成多个不同的子层,如第2C图中所示般。子层202a邻近基材202,子层202c离基材202最远,而子层202b则夹在子层202a与202c之间。子层202b的氮浓度高于子层202a和202c的氮浓度,并且子层202a与202c的氮浓度比该层202退火前的氮浓度要低。退火该层202亦会使该层更加致密,使得在接下来将该层202暴露至含氮等离子体的步骤(步骤108)中,不会发生因为氮太过深入该层202中而污染下方基材200的情形,若氮渗入下方基材202中会损害栅极装置,该栅极装置包含了分别做为栅极介电层与下方硅通道的层202与200。该退火步骤可在例如
Figure A200780027568D00091
反应室或RadiancePlus RTP反应室的腔室中执行,此两种反应室均可购自美国加州圣克拉拉市的应用材料公司。
在一实施例中,退火该含硅氮层的步骤包括将该层暴露至一轻度氧化环境(lightly oxidizing ambient atmosphere)中,例如暴露于一低压氧化环境中,如低氧气压力或以氮气来稀释氧气的环境中,其中该氧气分压介在约1毫托至约100托之间。该层可在介于约800℃至1100℃之间的温度下退火约5至180秒。可以介于约2sccm至约5000sccm之间的流速,例如约500sccm,将氧气导入该反应室中。在一实施例中,以约500sccm来提供氧气,同时将温度保持在约1000℃、压力约0.1托的条件下持续约15秒。
在另一实施例中,退火该含硅氮层的步骤包括在介于约800℃至约1100℃之间的温度下使该层暴露至一钝气(inert gas)中,例如氮气、氩气或其组合。
在另一实施例中,可借着提供一湿氧化环境来执行该退火步骤。此处理也就是习知所称的原位蒸气生成处理(ISSG),其可购自美国加州圣克拉拉市的应用材料公司。该ISSG处理包括在含有500sccm至5000sccm的氧气、10sccm至1000sccm的氢气以及压力为0.5至18.0托的环境下将该基材表面加热至约700℃至1000℃。较佳者,在该氧气与氢气所构成的混合物的总气体流量中,氢气含量少于20%。暴露于气体混合物中的时间约5秒至约180秒。在一实施例中,以980sccm的流速来提供氧气,以20sccm的流速来提供氢气,基材表面温度为800℃,反应室压力为7.5托,以及该暴露时间约15秒。
在该含硅氮层退火之后,如图1的步骤108所示般,使该层暴露于一氮等离子体中。将该层暴露于该氮等离子体中能将额外量的氮纳入该层中,因此能提高该层中氮的原子百分比。如第2D图所示,在该含硅氮层202的表面处形成一额外子层202d,并且该额外子层202d的氮浓度高于该些子层202a-202c的氮浓度。
可使用氮气(N2)、氧化亚氮(俗称笑气,N2O)或一氧化氮(NO)做为氮源来提供氮等离子体。可选择地,该氮等离子体亦可包含一贵重气体,例如氩、氖、氪或氙。可使用RF功率、微波功率或其组合来产生该等离子体。使用准远程等离子体源、感应等离子体源、辐射状狭缝天线等离子体源或其它等离子体原来产生该等离子体。该等离子体可以是连续或脉冲的。可在DPN反应室中,例如DPN 
Figure A200780027568D00101
反应室中,使该层暴露至该等离子体。
适用的等离子体处理条件的范例包括:进入反应室的氮源流速(如氮气)介于约10sccm至约2000sccm之间、反应室的基材支撑件的温度介于约20℃至约500℃之间,以及反应室压力介于约5毫托至约1000毫托之间。并且可以13.56MHz的频率、约3千瓦至约5千瓦之间的连续波(CW)或脉冲等离子体电源来提供RF功率。脉冲期间,高峰RF功率、频率与工作周期分别典型为介于约10瓦至约3000瓦之间、约2kHz至约100kHz之间,以及约2%至约50%之间。该等离子体氮化反应可执行约1至约180秒。在一实施例中,于约25℃与约20毫托下,以约200sccm的流速来提供氮气,并以约10kHz、5%的工作周期来脉冲约1000瓦的RF功率并将其施加至一感应等离子体源,以进行约15至约180秒的处理。
在该含硅氮层202暴露至该氮等离子体之后,如步骤110所示,再次退火该层。参阅第2E图,该再次退火改变了该层202的氮浓度分布情形,使得该子层202b与202c的氮浓度高于该子层202a与202d。减少子层202a的氮浓度的其中一项优点在于可降低该层202与该硅基材200界面处的氮浓度,而此点对于当该层202是栅极介电层且该硅基材含有栅极晶体管的硅通道而言是有利的;降低栅极介电层与硅通道的界面处的氮浓度,会降低固定电荷与界面能态密度。该再次退火步骤可在例如
Figure A200780027568D00111
反应室或RadiancePlus RTP反应室的反应室中执行,该两反应室均可购自美国加州圣克拉拉市的应用材料公司。
在一实施例中,退火该含硅氮层的步骤包括使该层暴露于一轻度氧化环境中,例如一低压氧化环境,如低氧气压力或以氮气来稀释氧气的环境中;其中该氧气分压介在约1毫托至约100托之间。该层可在介于约800℃至1100℃之间的基材温度下退火约5至约180秒。可以介于约2sccm至约5000sccm之间的流速,例如约500sccm,将氧气导入该反应室中。在一实施例中,以约500sccm来供应氧气,同时将温度保持在约1000℃、压力约0.1托的条件下持续约15秒。
在另一实施例中,退火该含硅氮层的步骤包括于介于约800℃至约1100℃之间的温度下使该层暴露至一钝气(inert gas)中,例如氮气、氩气或其组合。
图3与图4分别显示出,针对具有根据本发明实施例所形成的氮氧化硅栅极介电层的栅极堆栈,以及具有根据其它方法形成的氮氧化硅栅极介电层的栅极堆栈,其NMOS驱动电流对栅极介电层等效氧化物厚度,以及PMOS驱动电流对栅极介电层等效氧化物厚度做图的结果。根据其它方法来形成栅极介电层的处理包含:氧化一硅基材、等离子体氮化该硅基材(去耦等离子体氮化,DPN)以及退火该基材(氮化反应后续退火处理,PNA)。根据本发明实施例所形成的栅极介电层的处理则包括:在一16%氩/氮等离子体中对一硅基材进行等离子体氮化处理、在有氧气存在的环境中于一高温下退火该基材、于氮等离子体中等离子体氮化该基材,以及于一低氧气压力环境中在一高温下退火该基材。
图3与图4显示出,相对于利用单一等离子体氧化步骤来形成氧化硅层的栅极介电层而言,具有根据本发明实施例所形成的栅极介电层的NMOS与PMOS装置中的驱动电流提升了约6%。亦发现到,比起具有利用在不含氩或其它贵重气体的氮等离子体中等离子体氮化一硅基材、在有氧气存在的环境中于高温下退火该基材、在一氮等离子体中等离子体氮化该基材以及在一高温中退火该基材的处理所形成栅极介电层的装置而言,具有根据本发明实施例所形成栅极介电层的装置的驱动电流提升了3%。因此可相信,在第一次等离子体氮化基材的过程中,使用除了氮之外还含有氩或其它较重钝气(如氖、氪或氙)的等离子体能够藉由改善硅基材与该含硅氮层(如氮氧化硅层)之间的界面,而增进驱动电流。
虽然上述内容是针对本发明的多个实施例,然而尚可在不偏离本发明基本范围的情况下衍生出其它与更进一步的实施例。本发明范围是由后附申请专利范围所决定。

Claims (20)

1.一种在一基材上形成一含硅氮层的方法,其包含:
引导一含硅基材进入一反应室中;
于该反应室中使该基材暴露至一由氮与一贵重气体所形成的等离子体,以将氮纳入该基材的上表面内,且在该基材上形成一含硅氮层,其中该贵重气体选自于由氩、氖、氪和氙所构成的群组中;
退火该含硅氮层;
暴露该含硅氮层至一氮等离子体,以使更多的氮纳入该含硅氮层中;以及接着
再次退火该含硅氮层。
2.根据权利要求1所述的方法,其中退火该含硅氮层的步骤包括导入氧至该层中。
3.根据权利要求1所述的方法,其中使用氮气N2做为氮源来提供氮。
4.根据权利要求1所述的方法,其中该等离子体是使用RF功率、微波功率或其组合来产生的。
5.根据权利要求1所述的方法,其中该退火与再次退火的步骤各自包含:在介于约800°C至约1100°C之间的温度下使该含硅氮层暴露至一含氧气O2的气体。
6.根据权利要求1所述的方法,其中,在该退火及再次退火步骤的其中一者或多者包括:在介于约800°C至约1100°C之间的温度下使该含硅氮层暴露至一钝气。
7.一种在一基材上形成一含硅氮层的方法,其包括:
引导一含硅基材进入一反应室中,其中该基材具有一上表面,该上表面经过氢终端化处理或该上表面上含有一薄化学氧化层;
于该反应室内使该基材暴露至一由氮与一贵重气体所形成的等离子体中,以使氮纳入该基材的该上表面中,并且在该基材上形成一含硅氮层,其中该贵重气体选自于由氩、氖、氪与氙所构成的群组中;
退火该含硅氮层,其中在该退火期间将氧导入该层内;
使该含硅氮层暴露至一氮等离子体,以使更多的氮纳入该硅氮层中;以及接着
再次退火该含硅氮层。
8.根据权利要求7所述的方法,其中使用氮气做为氮源来提供氮。
9.根据权利要求7所述的方法,更包含在引导该基材进入该反应室之前,先清洗该基材。
10.根据权利要求9所述的方法,其中清洗该基材的步骤包括湿式清洗处理。
11.根据权利要求10所述的方法,其中该湿式清洗处理包含将该基材暴露于一含有水H2O、氢氧化铵NH4OH和过氧化氢H2O2的溶液中。
12.根据权利要求11所述的方法,其中清洗该基材的步骤包括使该基材暴露至氟化氢HF中。
13.根据权利要求7所述的方法,其中该基材具有一上表面,该上表面包含一薄化学氧化层,该化学氧化层的厚度介于约3埃至约5埃之间。
14.一种在一基材上形成一含硅氮层的方法,其包括:
引导一含硅基材进入一反应室中;
于该反应室内使该基材暴露至一由氮与氩所形成的等离子体中,以将氮纳入该基材的一上表面中,并且在该基材上形成一含硅氮层;
退火该含硅氮层,其中在该退火期间氧会导入该层中;
将该含硅氮层暴露至一氮等离子体中,以使更多的氮纳入该含硅氮层内;以及接着
再次退火该含硅氮层。
15.根据权利要求14所述的方法,更包括在引导该基材进入该反应室之前,先清洗该基材。
16.根据权利要求15所述的方法,其中该清洗步骤形成一氢终端化的该基材上表面,或形成在该基材上表面上包含一化学氧化层的该基材上表面。
17.根据权利要求16所述的方法,其中该基材具有一上表面,在该上表面上包含一厚度介于约3埃至5埃之间的薄化学氧化层。
18.根据权利要求14所述的方法,其中使用氮气做为氮源以提供氮。
19.根据权利要求14所述的方法,其中该退火步骤和该再次退火步骤各自包括:在介于约800℃至约1100℃之间的温度下将该层暴露于一含氧气的气体。
20.根据权利要求14所述的方法,其中该再次退火的步骤包括:在介于约800℃至约1100℃之间的温度下将该层暴露于一钝气。
CNA2007800275680A 2006-08-04 2007-08-02 以含贵重气体的双等离子体氮化法增进cmos氮氧化硅栅介电层效能的方法 Pending CN101490808A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US82147206P 2006-08-04 2006-08-04
US60/821,472 2006-08-04
US11/764,219 2007-06-17

Publications (1)

Publication Number Publication Date
CN101490808A true CN101490808A (zh) 2009-07-22

Family

ID=40892140

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800275680A Pending CN101490808A (zh) 2006-08-04 2007-08-02 以含贵重气体的双等离子体氮化法增进cmos氮氧化硅栅介电层效能的方法

Country Status (1)

Country Link
CN (1) CN101490808A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103329259A (zh) * 2011-01-26 2013-09-25 应用材料公司 氮化硅与氮氧化硅的等离子体处理
CN104779148A (zh) * 2014-01-14 2015-07-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103329259A (zh) * 2011-01-26 2013-09-25 应用材料公司 氮化硅与氮氧化硅的等离子体处理
CN103329259B (zh) * 2011-01-26 2015-05-27 应用材料公司 氮化硅与氮氧化硅的等离子体处理
CN104779148A (zh) * 2014-01-14 2015-07-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN104779148B (zh) * 2014-01-14 2019-07-26 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Similar Documents

Publication Publication Date Title
US7964514B2 (en) Multiple nitrogen plasma treatments for thin SiON dielectrics
US20080032510A1 (en) Cmos sion gate dielectric performance with double plasma nitridation containing noble gas
CN1757098B (zh) 利用具有氨的超低压快速热退火调节氧氮化硅的氮分布曲线
CN1967780B (zh) 用于制作场效应晶体管的栅极电介质的方法
TWI343604B (en) Improved manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
TW557514B (en) Method for processing a substrate and material for electronic devices
US20080090425A9 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
EP1347506A1 (en) Semiconductor device and its manufacturing method
KR100645306B1 (ko) 기판 처리 방법
US7291568B2 (en) Method for fabricating a nitrided silicon-oxide gate dielectric
JP2002261097A (ja) 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP5221121B2 (ja) 絶縁膜の形成方法
CN101438398A (zh) 用于制作场效应晶体管的栅极介电的方法
CN101752244A (zh) 等离子体处理方法
US20080296704A1 (en) Semiconductor device and manufacturing method thereof
JPWO2008117798A1 (ja) 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置
KR20050033831A (ko) 절연체 박막의 제조 방법과 절연체 박막 및 반도체 장치의제조 방법과 반도체 장치
JP4229762B2 (ja) 半導体装置の製造方法
CN101120437B (zh) 电介质膜及其形成方法
WO2007053269A2 (en) Method and system for forming a nitrided germanium-containing layer using plasma processing
CN101490808A (zh) 以含贵重气体的双等离子体氮化法增进cmos氮氧化硅栅介电层效能的方法
US8822349B1 (en) Oxide formation in a plasma process
JP2004207560A (ja) 半導体装置およびその製造方法
US11990331B2 (en) Method for forming silicon dioxide film and method for forming metal gate
CN1762045A (zh) 用于较低eot等离子体氮化的栅电介质的两步后氮化退火

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090722