CN1762045A - 用于较低eot等离子体氮化的栅电介质的两步后氮化退火 - Google Patents
用于较低eot等离子体氮化的栅电介质的两步后氮化退火 Download PDFInfo
- Publication number
- CN1762045A CN1762045A CN 200480007178 CN200480007178A CN1762045A CN 1762045 A CN1762045 A CN 1762045A CN 200480007178 CN200480007178 CN 200480007178 CN 200480007178 A CN200480007178 A CN 200480007178A CN 1762045 A CN1762045 A CN 1762045A
- Authority
- CN
- China
- Prior art keywords
- silicon oxynitride
- thin dielectric
- dielectric film
- film
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000137 annealing Methods 0.000 title claims description 66
- 239000003989 dielectric material Substances 0.000 title description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 117
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 117
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 117
- 239000010703 silicon Substances 0.000 claims abstract description 117
- 238000000034 method Methods 0.000 claims abstract description 93
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 62
- 230000008569 process Effects 0.000 claims abstract description 33
- 230000001590 oxidative effect Effects 0.000 claims abstract description 28
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 22
- 150000004767 nitrides Chemical class 0.000 claims description 22
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 239000012528 membrane Substances 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 239000011261 inert gas Substances 0.000 claims description 12
- 230000009467 reduction Effects 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 238000000280 densification Methods 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 238000005121 nitriding Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000005253 cladding Methods 0.000 claims description 2
- 229910052756 noble gas Inorganic materials 0.000 claims 3
- 238000005137 deposition process Methods 0.000 claims 1
- 239000012495 reaction gas Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 101
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000006837 decompression Effects 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004992 fission Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- -1 nitrogen ion Chemical class 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 229910001404 rare earth metal oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种形成含氮介电薄膜的方法。所述方法包括，采用等离子体氮化方法将氮结合入介电薄膜，形成氧氮化硅薄膜。所述氧氮化硅薄膜第一次在温度为约700℃至1100℃的惰性或还原气氛中进行退火。所述氧氮化硅薄膜第二次在温度为约900℃至1100℃的氧化气氛中进行退火。
Description
相关申请
本申请与下述申请相关并享有其权益：2004年3月4日提交、美国专利申请序列号为10/794,707、名称为“TWO-STEP POSTNITRIDATION ANNEALING FOR LOWER EOT PLASMA NITRIDEDGATE DIELECTRICS”的美国专利以及2003年3月7日提交的临时专利申请，其序列号为60/453057，在此引入其全部作为参考。
背景
1)领域
一般地，本发明涉及半导体制造领域。更具体地说，本发明涉及形成氧氮化硅(SiON或SiOxNy)栅电介质和采用等离子体氮化法将其结合入栅叠层(gate stack)以及进行两步后氮化退火处理的方法。
2)相关技术描述
集成电路顾名思义是由数百万有源和无源器件组成，所述器件例如为晶体管、电容器、和电阻器。晶体管100通常包括源极102、漏极104、和栅叠层106。栅叠层(图1)由衬底108(例如，通常由硅制成)组成，衬底顶上生长有电介质110(通常由二氧化硅(SiO2)制成)，电介质上罩有电极112(用导电材料例如多晶硅制成)。
为了提供更强的计算能力，趋势就是缩小器件的几何尺寸从而按比例缩小晶体管。摩尔定律的比例化要求，为了增加晶体管速度必须增加栅极驱动电流(gate drive current)。栅极驱动电流由等式(1)给出，可以通过增加栅电容(Cox)来增加栅极驱动电流，而栅电容(由等式(2)示出)的增加可以通过降低电介质厚度(d)、或使用介电常数(k)高于现有电介质SiO2(k＝3.9)的电介质来实现。
(1)ID～μ/Lg*Cox(VDD-VTH)2 (2)Cox＝kA/d
其中ID是驱动电流；μ是载流子迁移率，Lg是栅长，Cox是栅电容，VDD是开路电压，VTH是阈值电压，k是介电常数，d是电介质厚度，A是器件面积。
为了避免复杂的集成和材料处理等问题，器件制造商会通过减小电介质厚度来尽可能地比例化器件参数。然而，SiO2厚度降到20以下就会导致很差的栅可靠性，这是由于隧道效应电流的增加、渗透到衬底中的硼的增加和对于很薄氧化物的不良工艺控制造成的。虽然理论上选择使用较高k的栅电介质是非常吸引人的，提供给SiO2的材料不能和与下面的Si衬底和多晶硅栅电极可相容的材料相匹配。另外，使用SiO2也消除了很多材料处理的污染问题，而如果使用稀土氧化物作为栅电介质就必须处理这些污染问题。
将SiO2延伸到0.1μm的技术节点和更小所遇到的挑战包括(1)在晶体管中，例如在具有P+掺杂硼(B)栅电极的PMOS器件中，硼会渗透到栅氧化物和下面的硅衬底内；(2)减小栅氧化物厚度的同时增加栅泄漏电流；以及(3)薄电介质的可靠性、NMOS(负沟道金属氧化物半导体)的热载流子退化和PMOS(正沟道金属氧化物半导体)的负偏置温度不稳定性(NBIT)。
氮化SiO2层形成氧氮化硅(SiOxNy或SiON)已经演化成一种很有希望的待选方法，以将SiO2电介质缩小到0.1μm的一代器件。在电介质薄膜内引入氮会阻止硼并能增加栅电介质的介电常数。介电常数的增加意味着与纯SiO2比较可以使用较厚的电介质，因而减少了栅极泄漏。因为氮(N)掺杂可以有效地避免上述在超薄(例如，12埃())栅电介质中存在的挑战，因此在电介质薄膜中具有高(约等于或大于5％)浓度的氮是很重要的，氮浓度分布曲线的峰值是在栅电介质的顶表面处，以使驱动电流和NBIT可靠性得到提高。
从0.2μm代到0.13μm代的器件，热生长的氧氮化硅被用作栅电介质已经若干年。随着器件技术已经从0.2μm发展到0.1μm，栅氧化物已经从＞25埃()减薄到＜12埃()。因此，为了阻止硼并减少栅泄漏，薄膜中的氮含量必须从＜3％增加到5-10％。如果一氧化氮(NO)和一氧化二氮(N2O)用来生长氧氮化物栅电介质，随着氧氮化物的生长，N同时就进入电介质薄膜，因此氮可以均匀地分布在薄膜内。如果通过在高温下对已有的SiO2层进行退火而利用NO和N2O来形成氧氮化硅，那么氮就是通过在硅衬底/氧化物界面处生长SiON而被引入的。因此，氮在该界面处被引入。后一种情形的氮含量(＜2％)要小于前一种情形的氮含量(4-5％)。
最近，用等离子体氮化技术来氮化(将氮加入其中)栅氧化物。这种技术会在多栅极/氧化物界面处产生高浓度氮，从而防止硼渗入氧化物电介质。同时，在等离子体氮化处理期间，氧化物电介质整体可能被轻微地掺入未缔合的氮，从而减小了初始氧化物上的电氧化物厚度(EOT)。比起传统的热处理，在同一EOT，可以更好地减少栅泄漏。减小电介质的EOT＜12同时保持良好的沟道迁移率以及驱动电流(Idsat)已成为工业面临的挑战。
等离子体氮化之后，在高温下后退火处理氧氮化硅表明，在EOT提高的代价下能提高代表沟道迁移率的峰值跨导(peaktransconductance)，gm，见图2。图2中，x轴代表EOT厚度，y轴代表gm退化率(degradation)。例如，将约6的SiO2膜用作基础氧化物。等离子体氮化后，采用各种后退火条件对膜进行退火。例如，在一种情况下，在氮气存在时使用1000℃退火温度、740Torr压力，退火30秒。另一个例子中，采用1050℃、0.5Torr，退火1秒。在另一个例子中，在氮气和氧气存在时使用1000℃退火温度、3Torr压力，退火15秒。另一个例子中，采用1000℃、0.5Torr，退火15秒(sec.)或1050℃、15Torr，退火1秒(s)。又一个例子中，采用950℃、15Torr，退火1秒。如图所示，沟道迁移率在低EOT厚度时下降较多而在高EOT厚度时下降较小。这表明，随着沟道迁移率的提高，EOT厚度提高。而且较厚EOT也使Idsat下降，这是不期望的。
因此，现有技术没有制造具有较薄EOT以及较好迁移率的氧氮化硅薄膜的能力。
概述
本发明示例性具体实施方式涉及通过两步退火等离子体处理的栅电介质，形成具有改进的沟道迁移率和较薄EOT的氧氮化硅薄膜的方法，在后氮化退火(PNA)方法中，首先需用惰性或还原气氛，然后用氧化气氛。
根据本发明的一方面，形成电介质薄膜的方法包括采用等离子体氮化方法将氮结合进入电介质薄膜。等离子体氮化的结果是形成氧氮化硅。氧氮化硅薄膜再经两步PNA处理，其中氧氮化硅薄膜首先在惰性或还原气氛(如用氮气或氢气)中进行退火。第一次退火后，在氧化气氛(如用氧气)中，对氧氮化硅进行第二次退火处理。
根据本发明的另一方面，形成栅叠层的方法包括在衬底上形成二氧化硅。氧氮化硅薄膜通过采用等离子体氮化法，将氮结合进入二氧化硅薄膜而形成。氧氮化硅薄膜再经两步PNA处理，其中氧氮化硅薄膜首先在惰性或还原气氛(如用氮气或氢气)中进行退火。第一次退火后，在氧化气氛(如用氧气)中，对氧氮化硅进行第二次退火处理。再在氧氮化硅上形成顶覆层(top cap layer)。
附图简述
本发明的具体实施方式通过示例加以说明，但并不限于附图描述，其中相同标记表示相似部件，其中：
图1说明示例性的栅叠层晶体管；
图2说明等离子体氮化后的高温后退火如何提高峰跨导；
图3说明两步后等离子体氮化退火对等离子体氮化形成的氧氮化硅薄膜的EOT的影响；
图4说明两步后等离子体氮化退火对等离子体氮化形成的氧氮化硅薄膜的驱动电流Idsat和EOT的影响；
图5说明在本发明一些具体实施方式中使用的群集工具(clustertool)；以及
图6说明本发明具体实施方式中形成栅叠层的示例性顺序。
详细描述
本发明具体实施方式包括形成含氮电介质薄膜的新方法，例如采用氮等离子体(或等离子体氮化)方法的SiON或SiOxNy(氧氮化硅)。氧氮化硅经过两步后等离子体氮化退火处理。该具体实施方式可控制氧氮化硅薄膜的EOT以及氮浓度分布。
为说明起见，下面将有许多具体的详细描述，以便完全理解本发明。但对本领域的技术人员而言，本发明的实施显然可以没有这些具体的细节。在其它例子中，没有对具体的设备结构和使用方法进行描述，以便突出本发明。下面的描述和附图是对本发明的说明，不能被认为是对本发明的限制。
在一个具体实施方式中，提供了采用等离子体氮化方法如脱耦等离子体氮化法(DPN)形成氧氮化硅电介质薄膜的方法。等离子体氮化之后，氧氮化硅再经过两步后等离子体氮化退火(PNA)处理。第一步氮化处理用惰性或还原剂使氧氮化硅致密化。两步PNA处理都使氮移向氧氮化硅薄膜表面，使氧移向氧氮化硅与衬底的界面。这样可以有效地阻挡硼。而且，氮的浓度分布趋向于在氧氮化硅表面形成峰。第二步PNA处理用氧化剂，以改进氮浓度分布。
在另一个具体实施方式中，提供了采用等离子体氮化方法和两步PNA方法，将氧氮化硅薄膜与栅叠层集成，以形成半导体器件如晶体管的方法。
在一个具体实施方式中，具有二氧化硅(SiO2)薄膜的衬底经过等离子体氮化处理，使二氧化硅薄膜转化为氧氮化硅薄膜。在一个具体实施方式中，采用的等离子体氮化方法是脱耦等离子体氮化法(DPN)，此为本领域所公知。DPN是采用电感性耦合产生氮等离子体并将高级氮(high level of nitrogen)结合进氧化物薄膜的技术。在DPN中，薄膜如SiO2薄膜表面被氮离子轰击，打破SiO2薄膜，使氮离子与SiO2薄膜键合，形成氧氮化硅薄膜。在一个具体实施方式中，用氮气为氮源。SiO2薄膜由此暴露在脱耦的氮等离子体中。在一个具体实施方式中，DPN在压力为约5-20毫托(mTorr)或10-20mTorr的腔室中进行，等离子体功率为约200-800瓦。氮气流入腔室的速率为约100-200sccm。在一个具体实施方式中，DPN采用脉冲射频等离子体方法，频率为约10-20mHz和脉冲在约5-15kHz。DPN方法参数可根据腔室尺寸和体积以及电介质薄膜的厚度而改变。
在一个具体实施方式中，氮等离子体处理的薄膜即氧氮化硅薄膜经过两次退火。在第一次退火处理时，对氧氮化硅退火，以使氮致密化。第一次退火处理在惰性气氛中进行，使用惰性气体如N2、He、Ar或其结合。可选地，退火处理在还原气氛中进行，采用惰性气体或惰性气体如H2、H2/N2、H2/Ar或H2/He的混合物。在一个具体实施方式中，第一次退火处理在等离子体氮化处理之后立即进行。在一个具体实施方式中，第一次PNA处理在＞700℃的温度下处理1-120秒，压力为约100mTorr到约800托(Torr)。在第一次PNA处理后接着进行第二次PNA处理。在一个具体实施方式中，第一次PNA处理之后，退火气氛变换为含氧化剂(或含氧剂)的气氛，如O2、O2/N2、O2/Ar、O2/He、N2O或NO。第二次PNA处理在降低的压力，约10mTorr到约100Torr下进行，处理温度为约900℃到约1100℃或约1000℃到1050℃。第二次PNA处理约进行1-120秒。在一个具体实施方式中，对第二次PNA处理的温度、时间和分压进行控制，以获得氧氮化硅的EOT的0.1-2提高。
在一个具体实施方式中，第一次和第二次PNA处理都在单片(single wafer)快速热处理(RTP)腔室中进行快速热退火(RTA)处理。可采用应用材料有限公司制造的商业减压RTP腔室硬件如XE、XE Plus或Radiance，进行第一和第二次PNA处理。
图3表明，采用在惰性或还原环境中进行等离子体氮化，然后在氧化环境中进行退火而形成的氧氮化硅薄膜在退火后，其EOT变薄了0.7-0.9，约有10％的改进。EOT的这种减小对10EOT范围而言是有意义的～10％改进。
在一个具体实施方式中，用8厚的二氧化硅作为等离子体氮化处理形成的氧氮化硅的基础薄膜。采用约7％氮的等离子体氮化，使二氧化硅薄膜转变为氧氮化硅薄膜。等离子体氮化处理在约10mTorr的压力下进行，采用射频感应性等离子体。然后对氧氮化硅薄膜进行各种PN退火处理。
如图3所示，点302表示在采用氧气的氧化气氛中进行PNA退火处理的氧氮化硅的EOT结果。在一个具体实施方式中，点302处的氧氮化硅薄膜在O2存在时，在0.5Torr和900℃下退火处理约15秒。点302处氧氮化硅薄膜的EOT大约为10.5。
点304表示采用两步PNA退火处理(如前述)的氧氮化硅薄膜的EOT结果，其中氧氮化硅薄膜的EOT为约9.75。点302和点304处的氧氮化硅薄膜之间，EOT下降了约0.75。在点304处，等离子体氮化处理后，氧氮化硅薄膜在还原或采用N2的惰性气氛中进行第一次退火，然后在采用O2的氧化气氛中进行第二次退火。在一个具体实施方式中，点304处的氧氮化硅薄膜第一次用N2，在1050℃、100Torr下退火约2分钟，然用O2、在900℃、0.5Torr下第二次退火约15-60分钟。
点306表示采用两步PNA退火处理(如前述)的氧氮化硅薄膜的EOT结果，其中氧氮化硅薄膜的EOT为约9.55。点302和点306处的氧氮化硅薄膜之间，EOT下降了约1.0。在点306处，等离子体氮化处理后，氧氮化硅薄膜在采用H2的还原气氛或惰性气氛中进行第一次退火，然后在采用O2的氧化气氛中进行第二次退火。在一个具体实施方式中，点306处的氧氮化硅薄膜第一次用H2，在900℃、100Torr下退火约1分钟，然用O2、在900℃、0.5Torr下第二次退火约15-60分钟。
图3结果表明，两步PNA即第一次用还原或惰性气氛、第二次用氧化气氛大大降低了氧氮化硅薄膜的EOT(大约10％)。结果也说明，第一次用氧化剂退火，然后第二次用还原或惰性剂退火不会得到同样的效果。例如，如点308所示，氧氮化硅第一次在O2气中退火，然后在N2气中退火。点308处氧氮化硅薄膜的EOT值大约10.4，与点302处氧氮化硅比基本没有变化。而且，如点310所示，氧氮化硅第一次在O2气中退火，然后在H2气中退火。点310处氧氮化硅薄膜的EOT值大约10.4，与点302处氧氮化硅比基本没有变化。等离子体氮化处理后，第一次在还原或惰性气氛(如N2或H2气)中对氧氮化硅薄膜进行退火导致氧化(第二次在氧化气氛如利用O2中退火)之前氧氮化硅薄膜的致密化。氧氮化硅薄膜的致密化导致EOT至少变薄约0.7-0.9。
图4显示，在氧化气氛如O2气中对氧氮化硅薄膜进行退火之前首先在还原或惰性气氛如H2或N2气中对氧氮化硅薄膜进行退火，既形成更薄EOT的薄膜又使饱和驱动电流Idsat提高5％。与传统上在CMOS缩小中观察到的单位EOT上Idsat提高+2到+3％相比，该Idsat的提高对变薄～0.5-0.7的EOT而言要大得多。
如图4所示，点402处，氧氮化硅薄膜第一次用N2，在1050℃进行退火，然后用O2，在900℃进行退火。点402处氧氮化硅的NMOS Idsat大约为247.5μA/μm。相似地，点404处，氧氮化硅薄膜首先用H2，在900℃进行退火，然后用O2，在900℃进行退火。点404处氧氮化硅的NMOS Idsat大约为247。5μA/μm。因此，先用还原或惰性气体如N2或H2对氧氮化硅薄膜进行退火(等离子体氮化之后)，然后用氧化气体如O2进行退火，导致氧氮化硅薄膜具有高Idsat。如图4所示，在点406处，氧氮化硅薄膜只用O2，在900℃进行退火。点406处氧氮化硅的NMOS Idsat大约只有235.5μA/μm。以及，在点408处，氧氮化硅薄膜第一次用O2，在900℃进行退火，然后用H2，在900℃进行第二次退火。点408处氧氮化硅的NMOS Idsat大约只有236μA/μm。正如所见，两步后氮化退火即第一次在还原或惰性气氛中、第二次在氧化气氛中，产生了Idsat大大提高的氧氮化硅薄膜(约提高5％)。
图4也表明，两步后氮化退火即第一次在还原或惰性气氛中、第二次在氧化气氛中使得氧氮化硅薄膜的EOT大大降低，如前所述。
在一个具体实施方式中，栅叠层通过结合前述形成氧氮化硅的方法而形成。栅叠层可在群集工具(cluster too1)中形成，例如应用材料有限公司制造的一体化Gate Stack Centura。群集工具(cluster tool)的例子如图5所示。在该具体实施方式中，从栅氧化物形成整个栅叠层、N掺杂氧氮化硅电介质、热稳定的掺N薄膜，以及栅电极的形成都在带有多个腔室的单个设备中进行，而不破坏真空。先进的技术节点(约等于或小于1μm)具有几个单层6-14氧化物薄膜作为栅电介质。在单一设备中加工栅叠层，采用受控制的气氛，不破坏真空和人工操作/干扰，将消除对器件完整性的任何损害，这些损害是暴露于制造气氛以及多次操作晶片产生的污染或破坏引起的。
图5说明群集工具500，其中包括几个处理腔室，如负载锁(loadlock)腔室或称真空进片室502和504，RTP腔室506和508，DPN腔室510，沉积腔室512(用于沉积多晶硅薄膜)以及冷却腔室514。群集工具500也包括晶片操作工具516，用于将衬底518(如晶片)送进和送出具体的处理腔室。晶片操作工具516通常位于与所有处理腔室相连的输送腔室中。真空进片室腔室502和504容纳要处理的衬底(如晶片)。沉积腔室512可为本领域已知的用于形成薄膜或层的传统化学或物理沉积腔室。在一个具体实施方式中，沉积腔室512可设计成为形成多晶硅薄膜或其它电极薄膜的沉积腔室。腔室506和508配置为在减压或超低压(如大约等于或小于10Torr)下进行快速热退火(RTA)处理的腔室。DPN腔室510为可与群集工具500结合的传统等离子体氮化腔室。
图6描述被转变为氧氮化硅电介质的SiO2电介质的形成顺序。在一个具体实施方式中，SiO2薄膜604在衬底602上进行热生长。衬底602可为单晶硅或通常用于制造半导体器件的半导体晶片。在一个具体实施方式中，SiO2薄膜604的物理厚度约为4-15。
在一个具体实施方式中，SiO2薄膜604的生长采用减压RTP腔室，例如群集工具500的RTP腔室506(图5)。SiO2薄膜604可通过快速热氧化而形成，在该氧化方法中腔室利用灯快速加热及干燥衬底表面，在氧存在下形成氧化层。硅衬底(或晶片)的快速热氧化可在O2、O2+N2、O2+Ar、N2O或N2O+N2气体混合物存在下采用干法快速热氧化而完成。气体或气体混合物的总流速为约1-5slm。可选地，硅衬底的快速热氧化可在O2+H2、O2+H2+N2或N2O+H2气体混合物存在下采用湿法如原位蒸气产生技术(In-Situ Steam Generation(ISSG))而完成，气体总流速为例如约1-5slm，含1-13％H2。在一个具体实施方式中，快速热氧化方法形成SiO2电介质薄膜的处理温度为约750-1000℃，处理压力为约0.5-50Torr，时间为约5-90秒，形成的SiO2电介质薄膜的厚度为4-15。
在一个具体实施方式中，SiO2电介质薄膜604在RTP腔室506中形成后，衬底602在惰性环境(如N2或Ar)下被运送到群集工具500的DPN腔室510，输送腔室压力与等离子体氮化处理所需压力大约相同(如约10Torr)。等离子体氮化处理将SiO2电介质薄膜604暴露在氮等离子体中，并将氮结合进SiO2电介质薄膜604，形成氧氮化硅薄膜606。在一个具体实施方式中，DPN腔室510是可容纳有惰性气体如N2、He或Ar的减压感应耦合等离子体反应器。
氧氮化硅薄膜606然后在RTP腔室如群集工具500的RTP腔室508中经历两步后氮化退火(PNA)处理。RTP腔室508可为减压腔室反应器如应用材料有限公司的反应器XE，XE Plus或Radiance。PNA首先在非氧化气氛(惰性或还原气氛)中，在大约等于或大于700℃的温度下进行，使氮等离子体处理薄膜(氧氮化硅薄膜606)致密化，然后在氧化气氛中，在大约等于或大于900℃的温度下进行第二次退火。第一次PNA处理时，惰性气体或还原气体(如N2或H2)被送进RTP腔室，使得氧氮化硅薄膜606致密化。在一个具体实施方式中，第一次PNA包括在小于或等于约5Torr的总压力下，加热具有氧氮化硅薄膜606的衬底至约等于或大于700℃的合适退火温度。在一个具体实施方式中，约1slm的惰性气体或还原气体如N2或H2流进RTP腔室大约60-120秒。第一次PNA之后，将还原或惰性气体从RTP腔室排尽，并使氧化气体如O2流入RTP腔室，进行第二次PNA。温度为大约或大于900℃。氧化气体流入RTP腔室的总流速为约1slm，时间约为15秒。应当理解，上述流速只是相对于特定反应器或处理腔室尺寸(如200mm反应器)的举例。对于体积不同的其它尺寸反应器，可按比例对流速进行调节(提高或降低)。
在一个具体实施方式中，两步PNA处理之后，在氧氮化硅薄膜606上覆盖上导电层如多晶硅薄膜606。多晶硅薄膜606可在沉积腔室中形成，如群集工具500的沉积腔室512(图5)。代替多晶硅，薄膜606可为无定形硅薄膜或其它适合的导电薄膜。沉积腔室512可为与群集工具500结合的低压化学气相沉积腔室(LPCVD)。多晶硅薄膜606形成之后，将栅叠层转送到冷却腔室如冷却腔室514，然后输送到储存区域如真空进片室514，做进一步处理、测试或进行本领域所知的其它处理。
应当理解，包括栅电介质薄膜和多晶硅覆盖薄膜的栅叠层可在不需与前述群集工具500结合的几个处理腔室中形成。例如，SiO2电介质薄膜可先在一个腔室中形成。SiO2薄膜在等离子体氮化腔室中转变为氧氮化硅。然后，氧氮化硅在RTP腔室中进行两步PNA退火处理。而且，多晶硅薄膜可在同一RTP腔室中形成于SiON或SiOxNy之上。
在一个具体实施方式中，由于采用群集工具500，因此具有连续而均一的处理环境或气氛，使得所述栅叠层形成的晶体管具有最佳化性能。栅叠层的处理过程没有任何处理之间的停顿。因此，与各处理过程之间存在停顿的处理相比，可以在减小的电氧化物厚度、泄漏或驱动电流Idsat方面获得较好的按比例变化(scaling)。
并非意欲限于本发明的任何具体理论，但可认为，对于氮等离子体处理，与纯SiO2薄膜比较，该薄膜由于薄膜的湿HF蚀刻速率的提高而引起的键断裂而遭到损坏。在惰性气氛中进行后氮化退火后，同一薄膜的湿HF蚀刻速率低于SiO2。如果同一氮化薄膜先在O2中进行后退火处理，则由于薄膜中的断裂键而造成整个薄膜会生长并与O2更快地反应，不仅仅是在SiOxNy/Si界面处，而公知SiO2可在SiOxNy/Si界面生长。通过在氧化气氛中退火之前，先在惰性或还原环境中使SiOxNy薄膜致密化，使键得到修补，而且再在O2中退火仅在SiO2生长的SiOxNy/Si界面或修补界面发生，这对提高Idsat即驱动电流很重要。另外，由于先在还原气氛中使SiOxNy薄膜致密化，当薄膜在氧化气氛中退火时，氮趋向于被更多地拉向薄膜顶部表面。因此，氮浓度分布易于在顶部表面形成峰值。
虽然一些示例性具体实施方式示于附图中并进行了描述，但应当理解，这些具体实施方式仅仅是说明性的，并非是对本发明的限制，而且本发明并不限于所示和所描述的具体结构和布置，本领域普通技术人员可以进行多种修改。
Claims (30)
1.一种形成电介质薄膜的方法，包括：
采用等离子体氮化法，将氮结合进入电介质薄膜，形成氧氮化硅薄膜；
在惰性或还原气氛中，约700℃到1100℃的温度下对所述氧氮化硅薄膜退火；以及
在氧化气氛中，约900℃到1100℃的温度下对所述氧氮化硅薄膜退火。
2.如权利要求1所述形成电介质薄膜的方法，其中，结合进入电介质薄膜的氮在所述电介质薄膜顶部表面形成氮浓度峰。
3.如权利要求1所述形成电介质薄膜的方法，其中，结合进入所述电介质薄膜的氮浓度等于或大于5％。
4.如权利要求1所述形成电介质薄膜的方法，其中，所述电介质薄膜等于或小于约14埃。
5.如权利要求1所述形成电介质薄膜的方法，其中，所述氧氮化硅薄膜在惰性或还原气氛中退火包括所述氧氮化硅薄膜在惰性气体或惰性气体混合物中退火。
6.如权利要求1所述形成电介质薄膜的方法，其中，所述氧氮化硅薄膜在氧化气氛中退火包括所述氧氮化硅薄膜用氧气O2或含氧气体退火。
7.如权利要求1所述形成电介质薄膜的方法，其中，所述电介质薄膜是二氧化硅SiO2。
8.如权利要求1所述形成电介质薄膜的方法，其中，所述等离子体氮化方法包括脱耦等离子体氮化。
9.一种形成栅叠层的方法，包括：
在衬底上形成二氧化硅薄膜；
采用等离子体氮化方法，将氮结合进入所述二氧化硅薄膜，形成氧氮化硅薄膜，所述等离子体氮化在存在氮气、压力小于约10mTorr下进行；
在惰性或还原气氛中，约700℃到1100℃的温度下对所述氧氮化硅薄膜退火；
在氧化气氛中，约700℃到1100℃的温度下对所述氧氮化硅薄膜退火；以及
在氧氮化硅上形成顶覆层。
10.如权利要求9所述形成栅叠层的方法，其中，所述氧氮化硅薄膜在惰性或还原气氛中退火包括所述氧氮化硅薄膜在惰性气体或惰性气体混合物中退火。
11.如权利要求9所述形成栅叠层的方法，其中，所述氧氮化硅薄膜在氧化气氛中退火包括所述氧氮化硅薄膜用氧气O2或含氧气体退火。
12.如权利要求9所述形成栅叠层的方法，其中，结合进入所述电介质薄膜的氮浓度等于或大于5％。
13.一种形成栅叠层的方法，包括：
将衬底放入群集工具的第一处理腔室，所述群集工具具有多个处理腔室；
在所述第一处理腔室中，在所述衬底上形成二氧化硅薄膜；
在不破坏真空的情况下，将所述衬底从所述第一处理腔室传送到能进行等离子体氮化处理的第二处理腔室；
将氮反应气引入所述第二处理腔室，进行所述等离子体氮化处理，同时保持所述第二处理腔室的压力约为或小于10Torr，形成氧氮化硅薄膜；
在不破坏真空的情况下，将所述衬底从所述第二处理腔室传送到能进行快速热反应处理的第三处理腔室，在惰性或还原气氛中在所述氧氮化硅上进行第一次后等离子体氮化退火，并在氧化气氛中在所述氧氮化硅上进行第二次后等离子体氮化退火；以及
在不破坏真空的情况下，将所述衬底从所述第三处理腔室传送到能进行沉积处理的第四处理腔室，在所述氧氮化硅上形成栅电极。
14.如权利要求13所述方法，其中，栅电极为多晶硅薄膜或无定形硅薄膜之一。
15.如权利要求13所述方法，进一步包括：
继续进行所述等离子体氮化处理至足够的时间，以使结合进入所述二氧化硅薄膜的氮的浓度约为或大于5％。
16.如权利要求13所述方法，其中，所述第一次后等离子体氮化退火的温度为约700℃到约1100℃。
17.如权利要求13所述方法，其中，所述第一次后等离子体氮化退火的温度为约900℃到约1100℃。
18.如权利要求13所述形成栅叠层的方法，其中，结合进入电介质薄膜的氮在电介质薄膜顶部表面形成氮浓度峰。
19.如权利要求13所述形成电介质薄膜的方法，其中，所述氧氮化硅薄膜在惰性或还原气氛中退火包括所述氧氮化硅薄膜在惰性气体或惰性气体混合物中退火。
20.如权利要求13所述方法，其中，所述氧氮化硅薄膜在氧化气氛中退火包括所述氧氮化硅薄膜用氧气O2或含氧气体退火。
21.如权利要求13所述形成电介质薄膜的方法，其中，等离子体氮化处理包括脱耦等离子体氮化。
22.一种处理电介质薄膜的方法，包括：
将所述电介质薄膜进行等离子体氮化，使氮结合进入所述电介质薄膜；
对所述电介质薄膜进行第一次后等离子体氮化退火，其中采用还原或惰性气氛，所述第一次后等离子体氮化退火使所述电介质薄膜中氮致密化；以及
对所述电介质薄膜进行第二次后等离子体氮化退火，其中采用氧化气氛。
23.如权利要求19所述处理电介质薄膜的方法，其中，所述等离子体氮化为脱耦等离子体氮化。
24.如权利要求19所述处理电介质薄膜的方法，其中，所述电介质薄膜为二氧化硅SiO2。
25.如权利要求19所述处理电介质薄膜的方法，其中，氮被结合后，氧氮化硅形成。
26.如权利要求19所述处理电介质薄膜的方法，其中，所述第一次后等离子体氮化退火的温度为约700℃到约1100℃。
27.如权利要求19所述处理电介质薄膜的方法，其中，所述第二次后等离子体氮化退火的温度为约900℃到约1100℃。
28.如权利要求19所述处理电介质薄膜的方法，其中，所述还原或惰性气氛包括采用惰性气体产生还原或惰性气氛。
29.如权利要求19所述处理电介质薄膜的方法，其中，所述氧化气氛包括采用含氧气体或气体混合物产生氧化气氛。
30.如权利要求19所述处理电介质薄膜的方法，其中，结合进入所述电介质薄膜的氮浓度等于或大于5％。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US45305703P | 2003-03-07 | 2003-03-07 | |
| US60/453,057 | 2003-03-07 | ||
| US10/794,707 | 2004-03-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1762045A true CN1762045A (zh) | 2006-04-19 |
Family
ID=36707392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200480007178 Pending CN1762045A (zh) | 2003-03-07 | 2004-03-05 | 用于较低eot等离子体氮化的栅电介质的两步后氮化退火 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1762045A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094214A (zh) * | 2011-11-04 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
| CN103887337A (zh) * | 2012-12-21 | 2014-06-25 | 联华电子股份有限公司 | 半导体结构及其制作工艺 |
| CN107706090A (zh) * | 2017-09-22 | 2018-02-16 | 德淮半导体有限公司 | 浅沟槽隔离结构、半导体结构及其制备方法 |
| CN109494303A (zh) * | 2017-09-12 | 2019-03-19 | 松下知识产权经营株式会社 | 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法 |
-
2004
- 2004-03-05 CN CN 200480007178 patent/CN1762045A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094214A (zh) * | 2011-11-04 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
| CN103094214B (zh) * | 2011-11-04 | 2015-07-08 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
| CN103887337A (zh) * | 2012-12-21 | 2014-06-25 | 联华电子股份有限公司 | 半导体结构及其制作工艺 |
| CN109494303A (zh) * | 2017-09-12 | 2019-03-19 | 松下知识产权经营株式会社 | 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法 |
| CN109494303B (zh) * | 2017-09-12 | 2024-01-19 | 松下知识产权经营株式会社 | 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法 |
| CN107706090A (zh) * | 2017-09-22 | 2018-02-16 | 德淮半导体有限公司 | 浅沟槽隔离结构、半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040175961A1 (en) | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics | |
| US6773999B2 (en) | Method for treating thick and thin gate insulating film with nitrogen plasma | |
| JP4647311B2 (ja) | 誘電体スタックの形成方法 | |
| US7446052B2 (en) | Method for forming insulation film | |
| US7569502B2 (en) | Method of forming a silicon oxynitride layer | |
| CN1757098B (zh) | 利用具有氨的超低压快速热退火调节氧氮化硅的氮分布曲线 | |
| JP2003059926A (ja) | 半導体装置 | |
| KR20050045737A (ko) | 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법 | |
| US7923360B2 (en) | Method of forming dielectric films | |
| JP2007194431A (ja) | 半導体装置の製造方法及び製造装置 | |
| KR20050033831A (ko) | 절연체 박막의 제조 방법과 절연체 박막 및 반도체 장치의제조 방법과 반도체 장치 | |
| TW200947626A (en) | Method of forming a silicon nitride layer on a gate oxide film and annealing the nitride layer | |
| US20050118770A1 (en) | Method for introducing hydrogen into a channel region of a metal oxide semiconductor (MOS) device | |
| KR100627219B1 (ko) | 반도체 장치의 제조 방법 | |
| CN1762045A (zh) | 用于较低eot等离子体氮化的栅电介质的两步后氮化退火 | |
| JP2004207560A (ja) | 半導体装置およびその製造方法 | |
| JP4719422B2 (ja) | 半導体装置の製造方法 | |
| KR100943492B1 (ko) | 반도체 소자 제조 방법 | |
| JP5121142B2 (ja) | 半導体装置の製造方法 | |
| JP5119904B2 (ja) | 半導体装置の製造方法 | |
| JP2005285805A (ja) | 半導体装置の製造方法 | |
| US20080242114A1 (en) | Thermal anneal method for a high-k dielectric | |
| TW200425300A (en) | Method of manufacturing semiconductor device | |
| JP2011023737A (ja) | Ｍｉｓ型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |