CN107706090A - 浅沟槽隔离结构、半导体结构及其制备方法 - Google Patents

浅沟槽隔离结构、半导体结构及其制备方法 Download PDF

Info

Publication number
CN107706090A
CN107706090A CN201710867399.7A CN201710867399A CN107706090A CN 107706090 A CN107706090 A CN 107706090A CN 201710867399 A CN201710867399 A CN 201710867399A CN 107706090 A CN107706090 A CN 107706090A
Authority
CN
China
Prior art keywords
silicon oxide
oxide layer
fleet plough
shallow trench
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710867399.7A
Other languages
English (en)
Inventor
周颖
吴宗祐
林宗贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201710867399.7A priority Critical patent/CN107706090A/zh
Publication of CN107706090A publication Critical patent/CN107706090A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种浅沟槽隔离结构、半导体结构及其制备方法，所述浅沟槽隔离结构的制备方法包括如下步骤：1）提供半导体衬底；2）于所述半导体衬底内形成沟槽；3）于所述沟槽内形成覆盖所述沟槽侧壁及底部的浅沟槽隔离衬垫，所述浅沟槽隔离衬垫包括覆盖所述沟槽侧壁及底部的第一氧化硅层及覆盖所述第一氧化硅层表面的氮掺杂氧化硅层；4）于所述浅沟槽隔离衬垫表面填充隔离材料，以形成浅沟槽隔离结构，所述隔离材料填满所述沟槽。本发明通过形成包括氮掺杂氧化硅层的浅沟槽隔离衬垫，相较于现有技术，在形成相同厚度的浅沟槽隔离衬垫的前提下，对有源区的消耗比较小，从而减小对器件性能的不良影响。

Description

浅沟槽隔离结构、半导体结构及其制备方法
技术领域
本发明属于半导体制造技术领域，特别是涉及一种浅沟槽隔离结构、半导体结构及其制备方法。
背景技术
现在的CMOS芯片是在一块普通的硅衬底材料上集成数一百万计的有源器件(即PMOS与NMOS)。为了让器件之间不要互相影响，需要采用隔离技术将各有源器件相互隔离，其中，浅沟槽隔离(STI)即为常用的一种隔离技术。现有的浅沟槽隔离技术主要包括如下步骤：首先，在硅衬底上位于不同有源器件之间的区域刻蚀出沟槽；然后，在所述沟槽的侧壁及底部形成一层薄氧化层作为浅沟槽隔离衬垫(STI liner)；最后，再所述浅沟槽隔离衬垫的表面形成填满所述沟槽的隔离材料以形成浅沟槽隔离结构。所述浅沟槽隔离衬垫的作用主要是修复刻蚀造成的损伤。
在现有技术中，一般采用ISSG(原位蒸汽氧化反应)工艺形成一层薄氧化硅层作为所述浅沟槽隔离衬垫，在ISSG工艺中是通过对硅衬底氧化形成氧化硅层作为所述浅沟槽隔离衬垫，即在采用ISSG工艺形成所述浅沟槽隔离衬垫时会对有源区造成一部分消耗。在器件尺寸比较大的时候，对有源区的部分损耗并不会对器件的性能造成明显的不良影响，但随着工艺的进展，器件的尺寸越来越小，当器件尺寸越小时，有源区消耗的越多对器件的性能产生不良的影响会越明显。然而，现有的浅沟槽隔离衬垫为了实现其要达到的功能，所述浅沟槽隔离衬垫的厚度不能太薄，必须要满足所需的厚度，在现有的工艺条件下，这必然会导致有源区的消耗比较大，从而对器件的性能造成不良影响。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种浅沟槽隔离结构、半导体结构及其制备方法，用于解决现有技术中采用ISSG工艺形成浅沟槽隔离衬垫会对有源区消耗比较大，从而对器件的性能造成不良影响的问题。
为实现上述目的及其它相关目的，本发明提供一种浅沟槽隔离结构的制备方法，所述浅沟槽隔离结构的制备方法包括如下步骤：
1)提供半导体衬底；
2)于所述半导体衬底内形成沟槽；
3)于所述沟槽内形成覆盖所述沟槽侧壁及底部的浅沟槽隔离衬垫，所述浅沟槽隔离衬垫包括覆盖所述沟槽侧壁及底部的第一氧化硅层及覆盖所述第一氧化硅层表面的氮掺杂氧化硅层；
4)于所述浅沟槽隔离衬垫表面填充隔离材料，以形成浅沟槽隔离结构，所述隔离材料填满所述沟槽。
作为本发明的一种优选方案，所述半导体衬底为硅衬底。
作为本发明的一种优选方案，步骤3)中，于所述沟槽内形成覆盖所述沟槽侧壁及底部的所述浅沟槽隔离衬垫包括如下步骤：
3-1)于所述沟槽内形成覆盖所述沟槽侧壁及底部的第二氧化硅层；
3-2)向所述第二氧化硅层内注入氮等离子体；
3-3)将步骤3-2)得到的结构置于氮氧混合气氛中进行退火处理，以在所述硅衬底与所述第二氧化硅层之间形成一层第一氧化硅层，并使得氮等离子体在所述第二氧化硅层内扩散以形成所述氮掺杂氧化硅层。
作为本发明的一种优选方案，步骤3-1)中，采用原位蒸汽氧化反应工艺于所述沟槽内形成覆盖所述沟槽侧壁及底部的所述第二氧化硅层。
作为本发明的一种优选方案，步骤3-2)中，采用去耦等离子体氮化工艺向所述第二氧化硅层内注入氮等离子体。
作为本发明的一种优选方案，步骤3-2)中，采用去耦等离子体氮化工艺向所述第二氧化硅层内注入氮等离子体的功率为0W～2500W。
作为本发明的一种优选方案，步骤3-3)中，氮氧混合气氛中，氧气的体积占氮氧混合气体总体积的1％～10％。
作为本发明的一种优选方案，步骤3-3)中，所述退火处理的温度为800℃～1350℃，所述退火处理的时间为5s～60s。
作为本发明的一种优选方案，所述沟槽为U形槽或倒梯形槽。
本发明还提供一种浅沟槽隔离结构，所述浅沟槽隔离结构包括：
浅沟槽隔离衬垫，位于一半导体衬底的沟槽内；所述浅沟槽隔离衬垫包括氧化硅层及氮掺杂氧化硅层；其中，所述氧化硅层覆盖所述沟槽的侧壁及底部，所述氮掺杂氧化硅层覆盖所述氧化硅层的表面；
隔离材料，填充于所述浅沟槽隔离衬垫表面，且填满所述沟槽。
作为本发明的一种优选方案，所述浅沟槽隔离衬垫的截面形状为U形或倒梯形。
作为本发明的一种优选方案，所述隔离材料的上表面与所述浅沟槽隔离衬垫的顶部表面相平齐，且不低于所述半导体衬底的上表面。
本发明还提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：
1)采用如上述任一方案中所述的浅沟槽隔离结构的制备方法于所述半导体衬底内制备若干个间隔排布的所述浅沟槽隔离结构，以在所述半导体衬底内隔离出若干个间隔排布的有源区；
2)于所述有源区制备有源器件。
作为本发明的一种优选方案，步骤2)中，于所述有源区制备的所述有源器件为MOS器件。
本发明还提供一种半导体结构，所述半导体结构包括：
半导体衬底；
若干个如上述任一方案中所述的浅沟槽隔离结构，若干个所述浅沟槽隔离结构于所述半导体衬底内间隔分布，以在所述半导体衬底内隔离出若干个间隔排布的有源区；
有源器件，位于所述有源区。
作为本发明的一种优选方案，所述有源器件为MOS器件。
如上所述，本发明提供的浅沟槽隔离结构、半导体结构及其制备方法，具有以下有益效果：
本发明通过形成包括氮掺杂氧化硅层的浅沟槽隔离衬垫，相较于现有技术，在形成相同厚度的浅沟槽隔离衬垫的前提下，对有源区的消耗比较小，从而减小对器件性能的不良影响；
本发明通过形成包括氮掺杂氧化硅层的浅沟槽隔离衬垫，氮可以有效抑制后续形成有源器件的源漏区时注入的B等离子的扩散，从而避免B等离子扩散至浅沟槽隔离结构中的填充材料中而对器件性能造成影响；
由于氮与硅接触会形成比较脆弱、容易断裂的Si-N键，从而形成悬空键，本发明的浅沟槽隔离衬垫中包括位于氮掺杂氧化硅层与硅衬底之间的氧化硅层，氧化硅层可以有效避免氮掺杂氧化硅层中的氮向硅衬底中扩散，从而不会在硅衬底与氧化硅层之间形成悬空键。
附图说明
图1显示为本发明实施例一中提供的浅沟槽隔离结构的制备方法的流程图。
图2至图8显示为本发明实施例一中提供的浅沟槽隔离结构的制备方法各步骤对应的截面结构示意图。
图9显示为采用本发明的制备方法制备的浅沟槽隔离衬垫与现有ISSG工艺制备的二氧化硅浅沟槽隔离衬垫对有源区厚度消耗的对比图，其中，曲线①表示采用本申请的制备方法制备15埃的浅沟槽隔离衬垫对有源区的消耗，曲线②表示采用现有的ISSG工艺制备15埃的二氧化硅浅沟槽隔离衬垫对有源区的消耗，曲线③表示用现有的ISSG工艺制备50埃的二氧化硅浅沟槽隔离衬垫对有源区的消耗。
图10显示为本发明实施例三中提供的半导体结构的制备方法的流程图。
图11至图12显示为本发明实施例四中提供的半导体结构制备方法各步骤对应的截面结构示意图。
组件标号说明
1 半导体衬底
2 沟槽
3 浅沟槽隔离结构
31 浅沟槽隔离衬垫
311 第二氧化硅层
312 氮等离子体
313 第一氧化硅层
314 氮掺杂氧化硅层
32 隔离材料
4 有源器件
41 栅极
42 源极
43 漏极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本发明提供一种浅沟槽隔离结构的制备方法，所述浅沟槽隔离结构的制备方法包括如下步骤：
1)提供半导体衬底；
2)于所述半导体衬底内形成沟槽；
3)于所述沟槽内形成覆盖所述沟槽侧壁及底部的浅沟槽隔离衬垫，所述浅沟槽隔离衬垫包括覆盖所述沟槽侧壁及底部的第一氧化硅层及覆盖所述第一氧化硅层表面的氮掺杂氧化硅层；
4)于所述浅沟槽隔离衬垫表面填充隔离材料，以形成浅沟槽隔离结构，所述隔离材料填满所述沟槽。
在步骤1)中，请参阅图1中的S1步骤及图2，提供半导体衬底1。
作为示例，所述半导体衬底1可以为但不仅限于硅衬底。优选地，本实施例中，所述半导体衬底1为硅晶圆。
在步骤2)中，请参阅图1中的S2步骤及图3，于所述半导体衬底1内形成沟槽2。
作为示例，可以采用光刻、刻蚀工艺于所述半导体衬底1内形成所述沟槽2，具体方法为：首先，在所述半导体衬底1的表面形成光刻胶层；然后，对所述光刻胶层进行曝光、显影以将所述光刻胶层图形化，图形化的所述光刻胶层内形成有对应于所述沟槽2的通孔；最后，依据图形化的所述光刻胶层采用干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀与湿法刻蚀相结合的工艺对所述半导体衬底1进行刻蚀，以在所述半导体衬底1内形成所述沟槽2。
作为示例，所述沟槽2的形状可以根据实际需要进行设定，所述沟槽2的截面形状可以为U形或倒梯形，即所述沟槽2可以为U形沟槽或梯形沟槽。需要说明的是，所述沟槽2的形状为U形时，可以为如图3所示的直角U形，也可以为底部为弧形的U形。
在步骤3)中，请参阅图1中的S3步骤及图4至图7，于所述沟槽2内形成覆盖所述沟槽2侧壁及底部的浅沟槽隔离衬垫3，所述浅沟槽隔离衬垫3包括覆盖所述沟槽2侧壁及底部的第一氧化硅层313及覆盖所述第一氧化硅层313表面的氮掺杂氧化硅层314。
作为示例，于所述沟槽2内形成覆盖所述沟槽2侧壁及底部的所述浅沟槽隔离衬垫3包括如下步骤：
3-1)于所述沟槽2内形成覆盖所述沟槽2侧壁及底部的第二氧化硅层311，如图4所示；
3-2)向所述第二氧化硅层311内注入氮等离子体312，如图5所示；
3-3)将步骤3-2)得到的结构置于氮氧混合气氛中进行退火处理，以在所述半导体衬底1与所述第二氧化硅层311之间形成一层第一氧化硅层313，并使得氮等离子体312在所述第二氧化硅层311内扩散以形成所述氮掺杂氧化硅层314，如图6及图7所示。
作为示例，步骤3-1)中，可以采用原位蒸汽氧化反应工艺(ISSG，in-situ steamgeneration)、干法热氧化工艺等于所述沟槽2内形成覆盖所述沟槽2侧壁及底部的所述第二氧化硅层311，优选地，本实施例中，采用原位蒸汽氧化反应工艺于所述沟槽2内形成覆盖所述沟槽2侧壁及底部的所述第二氧化硅层311。ISSG是一种湿氧快速热氧化生长法，它是在低压(一般为1torr～50torr)快速热氧化的腔内，利用高纯的氧气和氢气在所述半导体衬底1的表面形成稀释的水蒸气；这样，在高温条件下(譬如1000℃等)快速热氧化时，所述半导体衬底1的表面会发生类似于爆燃的化学反应，这一反应会在腔内产生大量的气相活性自由基，其中主要是很容易与硅原子反应的原子氧，由于原子氧具有强氧化作用，采用方法生成的氧化硅层内缺陷少，硅氧界面平滑，具有相当高的质量。并且，采用ISSG工艺生长的氧化硅层的可靠性要较炉管生长或干法快速热氧化生长的氧化硅层的质量要好。
作为示例，步骤3-2)中，可以采用但不仅限于去耦等离子体氮化工艺(DPN，decoupled plasma nitridation)向所述第二氧化硅层311内注入氮等离子体312。DPN工艺是利用RF(射频)产生高密度但又有很小的电子温度的氮等离子体，然后将其打入到所述第二氧化硅层311内以形成所述氮掺杂氧化硅层314。
作为示例，步骤3-2)中，采用去耦等离子体氮化工艺向所述第二氧化硅层311内注入氮等离子体312的功率为0W～2500W。当然，在其他示例中，所述功率还可以根据实际需要调整为其他数值。
作为示例，步骤3-3)中，氮氧混合气氛中氧气的含量可以根据实际需要进行设定，但氮氧混合气氛中氧气的含量不能太多，若氧气的含量太多，则会导致步骤3-3)中生产的第一氧化硅层313的厚度太厚，即会消耗较多的有源区，对最终形成的器件的性能产生不良影响；同时，氧气的含量也不能太少，若氧气的含量太少，则不能生产所述第一氧化硅层313，或生产的所述第一氧化硅层313的厚度太薄，不足以起到阻挡所述氮等离子体312向所述硅衬底扩散的作用。优选地，氧气的体积占氮氧混合气体总体积的1％～10％，更为优选地，氧气的体积占氮氧混合气体总体积的5％。
步骤3-3)中，采用等离子体氮化退火工艺(PNA，plasma nitridation anneal)将步骤3-2)得到的结构置于氮氧混合气氛中进行退火处理。该工艺中主要用于修复所述第二氧化硅层311内的晶格损失及调整所述氮等离子体312的分布。
作为示例，步骤3-3)中，所述退火处理的温度可以根据实际需要进行设定，优选地，本实施例中，所述退火处理的温度为800℃～1350℃。
作为示例，步骤3-3)中，所述退火处理的时间可以根据实际需要进行设定，优选地，本实施例中，所述退火处理的时间为5s～60s。
作为示例，步骤3-3)中，可以先将步骤3-2)得到的结构置于PNA工艺腔室内，并向所述工艺腔室内通入氮氧混合气体；然后，对所述工艺腔室内进行加热，以使得步骤3-2)得到的结构由室温或低于退火温度的温度下逐渐升温，在升温的过程中，会在所述第二氧化硅层311与所述半导体衬底1之间形成一层所述第一氧化硅层313，如图6所示；当所述工艺腔室内的温度达到退火温度后保温一定的时间，以使得氮等离子体312在所述第二氧化硅层311内扩散以形成所述氮掺杂氧化硅层314，如图7所示；最后降至室温即可。
作为示例，为了工艺之间的协调和一致，上述ISSG工艺、DPN工艺及PNA工艺均在相同或相似的低压条件下进行，工艺压力一般为1torr～50torr。
作为示例，所述第一氧化硅层313及所述第二氧化硅层311可以均为二氧化硅层。
本发明通过形成包括所述氮掺杂氧化硅层314的浅沟槽隔离衬垫31，相较于现有技术，在形成相同厚度的浅沟槽隔离衬垫的前提下，本发明对有源区的消耗比较小(如图9所示，同样形成厚度为15埃的浅沟槽隔离衬垫，本发明只需消耗1.5nm左右的有源区，而现有的ISSG制备的二氧化硅浅沟槽隔离衬垫要达到同样的厚度则要消耗3nm左右的有源区)，从而减小对器件性能的不良影响；本发明通过形成包括所述氮掺杂氧化硅层314的浅沟槽隔离衬垫31，氮可以有效抑制后续形成有源器件的源漏区时注入的B等离子的扩散，从而避免B等离子扩散至所述浅沟槽隔离结构3中的填充材料中而对器件性能造成影响；由于氮与硅接触会形成比较脆弱、容易断裂的Si-N键，从而形成悬空键，本发明的所述浅沟槽隔离衬垫31中包括位于所述氮掺杂氧化硅层314与所述半导体衬底1之间的所述第一氧化硅层313，所述第一氧化硅层313可以有效避免所述氮掺杂氧化硅层314中的氮向所述半导体衬底1中扩散，从而不会在所述半导体衬底1与所述第一氧化硅层313之间形成悬空键。
在步骤4)中，请参阅图1中的S4步骤及图8，于所述浅沟槽隔离衬垫31表面填充隔离材料32，以形成浅沟槽隔离结构3，所述隔离材料32填满所述沟槽2。
作为示例，所述隔离材料32可以为但不仅限于二氧化硅。
作为示例，可以先采用沉积工艺于步骤3)得到的结构表面沉积所述隔离材料32，所述隔离材料32填满所述沟槽2并覆盖所述半导体衬底1的上表面；然后再去除位于所述半导体衬底1上表面的所述隔离材料32。当然，在其他示例中，也可以直接在所述浅沟槽离衬垫31表面填充正好填满所述沟槽2的隔离材料32。
实施例二
请继续参阅图8，本发明还提供一种浅沟槽隔离结构3，所述浅沟槽隔离结构3由实施例一中所述的制备方法制备而得到，所述浅沟槽隔离结构3包括：浅沟槽隔离衬垫31，所述浅沟槽隔离衬垫31位于一半导体衬底1的沟槽2内；所述浅沟槽隔离衬垫31包括氧化硅层(即实施例一中所述的第一氧化硅层313)及氮掺杂氧化硅层314；其中，所述氧化硅层覆盖所述沟槽2的侧壁及底部，所述氮掺杂氧化硅层31覆盖所述氧化硅层的表面；隔离材料32，所述隔离材料32填充于所述浅沟槽隔离衬垫31表面，且填满所述沟槽2。
作为示例，所述浅沟槽隔离衬垫31的截面形状为U形或倒梯形。
作为示例，氧化硅层的厚度可以根据实际需要进行设置，优选地，本实施例中，所述氧化硅层的厚度可以为但不仅限于1埃～10埃。
作为示例，所述氧化硅层可以为二氧化硅层。
作为示例，所述隔离材料32的上表面与所述浅沟槽隔离衬垫31的顶部表面相平齐，且不低于所述半导体衬底1的上表面，即所述隔离材料32的上表面与所述半导体衬底1的上表面相平齐，或低于所述半导体衬底1的上表面。
作为示例，所述隔离材料32可以为但不仅限于二氧化硅层。
实施例三
请参阅图10，本发明还提供半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：
1)采用如实施例一中所述的浅沟槽隔离结构的制备方法于所述半导体衬底内制备若干个间隔排布的所述浅沟槽隔离结构，以在所述半导体衬底内隔离出若干个间隔排布的有源区；
2)于所述有源区制备有源器件。
在步骤1)中，请参阅图10中的S1步骤及图11，采用如实施例一中所述的浅沟槽隔离结构3的制备方法于所述半导体衬底1内制备若干个间隔排布的所述浅沟槽隔离结构3，以在所述半导体衬底1内隔离出若干个间隔排布的有源区。该步骤具体的制备方法请参阅实施例一，此处不再累述。
在步骤2)中，请参阅图10中的S2步骤及图12，于所述有源区制备有源器件4。
作为示例，步骤2)中，于所述有源区制备的所述有源器件4为包括栅极41、源极42及漏极43的MOS器件。于所述有源区制备所述MOS器件的具体方法为本领域人员所熟知，此处不再累述。
实施例四
请继续参阅图12，本发明还提供一种半导体结构，所述半导体结构由实施例三中所述的制备方法制备而得到，所述半导体结构包括：半导体衬底1；若干个如上述任一方案中所述的浅沟槽隔离结构3，若干个所述浅沟槽隔离结构3于所述半导体衬底1内间隔分布，以在所述半导体衬底1内隔离出若干个间隔排布的有源区；有源器件4，所述有源器件4位于所述有源区。
作为示例，所述有源器件4为包括栅极41、源极42及漏极43的MOS器件。
综上所述，本发明提供一种浅沟槽隔离结构、半导体结构及其制备方法，所述浅沟槽隔离结构的制备方法包括如下步骤：1)提供半导体衬底；2)于所述半导体衬底内形成沟槽；3)于所述沟槽内形成覆盖所述沟槽侧壁及底部的浅沟槽隔离衬垫，所述浅沟槽隔离衬垫包括覆盖所述沟槽侧壁及底部的第一氧化硅层及覆盖所述第一氧化硅层表面的氮掺杂氧化硅层；4)于所述浅沟槽隔离衬垫表面填充隔离材料，以形成浅沟槽隔离结构，所述隔离材料填满所述沟槽。本发明通过形成包括氮掺杂氧化硅层的浅沟槽隔离衬垫，相较于现有技术，在形成相同厚度的浅沟槽隔离衬垫的前提下，对有源区的消耗比较小，从而减小对器件性能的不良影响；本发明通过形成包括氮掺杂氧化硅层的浅沟槽隔离衬垫，氮可以有效抑制后续形成有源器件的源漏区时注入的B等离子的扩散，从而避免B等离子扩散至浅沟槽隔离结构中的填充材料中而对器件性能造成影响；由于氮与硅接触会形成比较脆弱、容易断裂的Si-N键，从而形成悬空键，本发明的浅沟槽隔离衬垫中包括位于氮掺杂氧化硅层与硅衬底之间的氧化硅层，氧化硅层可以有效避免氮掺杂氧化硅层中的氮向硅衬底中扩散，从而不会在硅衬底与氧化硅层之间形成悬空键。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种浅沟槽隔离结构的制备方法，其特征在于，所述浅沟槽隔离结构的制备方法包括如下步骤：
1)提供半导体衬底；
2)于所述半导体衬底内形成沟槽；
3)于所述沟槽内形成覆盖所述沟槽侧壁及底部的浅沟槽隔离衬垫，所述浅沟槽隔离衬垫包括覆盖所述沟槽侧壁及底部的第一氧化硅层及覆盖所述第一氧化硅层表面的氮掺杂氧化硅层；
4)于所述浅沟槽隔离衬垫表面填充隔离材料，以形成浅沟槽隔离结构，所述隔离材料填满所述沟槽。
2.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，所述半导体衬底为硅衬底。
3.根据权利要求2所述的浅沟槽隔离结构的制备方法，其特征在于，步骤3)中，于所述沟槽内形成覆盖所述沟槽侧壁及底部的所述浅沟槽隔离衬垫包括如下步骤：
3-1)于所述沟槽内形成覆盖所述沟槽侧壁及底部的第二氧化硅层；
3-2)向所述第二氧化硅层内注入氮等离子体；
3-3)将步骤3-2)得到的结构置于氮氧混合气氛中进行退火处理，以在所述硅衬底与所述第二氧化硅层之间形成一层第一氧化硅层，并使得氮等离子体在所述第二氧化硅层内扩散以形成所述氮掺杂氧化硅层。
4.根据权利要求3所述的浅沟槽隔离结构的制备方法，其特征在于，步骤3-1)中，采用原位蒸汽氧化反应工艺于所述沟槽内形成覆盖所述沟槽侧壁及底部的所述第二氧化硅层。
5.根据权利要求3所述的浅沟槽隔离结构的制备方法，其特征在于，步骤3-2)中，采用去耦等离子体氮化工艺向所述第二氧化硅层内注入氮等离子体。
6.根据权利要求5所述的浅沟槽隔离结构的制备方法，其特征在于，步骤3-2)中，采用去耦等离子体氮化工艺向所述第二氧化硅层内注入氮等离子体的功率为0W～2500W。
7.根据权利要求3所述的浅沟槽隔离结构的制备方法，其特征在于，步骤3-3)中，氮氧混合气氛中，氧气的体积占氮氧混合气体总体积的1％～10％。
8.根据权利要求3所述的浅沟槽隔离结构的制备方法，其特征在于，步骤3-3)中，所述退火处理的温度为800℃～1350℃，所述退火处理的时间为5s～60s。
9.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，所述沟槽为U形槽或倒梯形槽。
10.一种浅沟槽隔离结构，其特征在于，所述浅沟槽隔离结构包括：
浅沟槽隔离衬垫，位于一半导体衬底的沟槽内；所述浅沟槽隔离衬垫包括氧化硅层及氮掺杂氧化硅层；其中，所述氧化硅层覆盖所述沟槽的侧壁及底部，所述氮掺杂氧化硅层覆盖所述氧化硅层的表面；
隔离材料，填充于所述浅沟槽隔离衬垫表面，且填满所述沟槽。
11.根据权利要求10所述的浅沟槽隔离结构，其特征在于，所述浅沟槽隔离衬垫的截面形状为U形或倒梯形。
12.根据权利要求10所述的浅沟槽隔离结构，其特征在于，所述隔离材料的上表面与所述浅沟槽隔离衬垫的顶部表面相平齐，且不低于所述半导体衬底的上表面。
13.一种半导体结构的制备方法，其特征在于，所述半导体结构的制备方法包括如下步骤：
1)采用如权利要求1至9中任一项所述的浅沟槽隔离结构的制备方法于所述半导体衬底内制备若干个间隔排布的所述浅沟槽隔离结构，以在所述半导体衬底内隔离出若干个间隔排布的有源区；
2)于所述有源区制备有源器件。
14.根据权利要求13所述的半导体结构的制备方法，其特征在于，步骤2)中，于所述有源区制备的所述有源器件为MOS器件。
15.一种半导体结构，其特征在于，所述半导体结构包括：
半导体衬底；
若干个如权利要求10至12中任一项所述的浅沟槽隔离结构，若干个所述浅沟槽隔离结构于所述半导体衬底内间隔分布，以在所述半导体衬底内隔离出若干个间隔排布的有源区；
有源器件，位于所述有源区。
16.根据权利要求15所述的半导体结构，其特征在于，所述有源器件为MOS器件。
CN201710867399.7A 2017-09-22 2017-09-22 浅沟槽隔离结构、半导体结构及其制备方法 Pending CN107706090A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710867399.7A CN107706090A (zh) 2017-09-22 2017-09-22 浅沟槽隔离结构、半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710867399.7A CN107706090A (zh) 2017-09-22 2017-09-22 浅沟槽隔离结构、半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107706090A true CN107706090A (zh) 2018-02-16

Family

ID=61175275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710867399.7A Pending CN107706090A (zh) 2017-09-22 2017-09-22 浅沟槽隔离结构、半导体结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107706090A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943033A (zh) * 2018-09-25 2020-03-31 长鑫存储技术有限公司 一种浅沟槽隔离结构衬垫的制备方法
CN111933572A (zh) * 2020-10-10 2020-11-13 晶芯成(北京)科技有限公司 半导体结构及其制作方法
WO2022057338A1 (zh) * 2020-09-18 2022-03-24 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050020027A1 (en) * 2003-07-24 2005-01-27 Jae-Eun Lim Method for manufacturing shallow trench isolation in semiconductor device
CN1762045A (zh) * 2003-03-07 2006-04-19 应用材料有限公司 用于较低eot等离子体氮化的栅电介质的两步后氮化退火
CN101393861A (zh) * 2007-09-20 2009-03-25 中芯国际集成电路制造(上海)有限公司 栅介质层的形成方法
CN101459110A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离区及其形成方法
CN101930941A (zh) * 2010-07-30 2010-12-29 上海宏力半导体制造有限公司 浅沟槽隔离结构的制造方法
CN101989565A (zh) * 2009-08-07 2011-03-23 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN102437083A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种减小高深宽比工艺填充浅沟隔离槽关键尺寸损失的方法
CN104201109A (zh) * 2014-09-02 2014-12-10 上海华力微电子有限公司 一种用于制备等离子氮化栅极介质层的方法
CN104637881A (zh) * 2013-11-14 2015-05-20 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN105304691A (zh) * 2015-10-14 2016-02-03 上海华力微电子有限公司 用于制备高k介质层的界面层的方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1762045A (zh) * 2003-03-07 2006-04-19 应用材料有限公司 用于较低eot等离子体氮化的栅电介质的两步后氮化退火
US20050020027A1 (en) * 2003-07-24 2005-01-27 Jae-Eun Lim Method for manufacturing shallow trench isolation in semiconductor device
CN101393861A (zh) * 2007-09-20 2009-03-25 中芯国际集成电路制造(上海)有限公司 栅介质层的形成方法
CN101459110A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离区及其形成方法
CN101989565A (zh) * 2009-08-07 2011-03-23 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN101930941A (zh) * 2010-07-30 2010-12-29 上海宏力半导体制造有限公司 浅沟槽隔离结构的制造方法
CN102437083A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种减小高深宽比工艺填充浅沟隔离槽关键尺寸损失的方法
CN104637881A (zh) * 2013-11-14 2015-05-20 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN104201109A (zh) * 2014-09-02 2014-12-10 上海华力微电子有限公司 一种用于制备等离子氮化栅极介质层的方法
CN105304691A (zh) * 2015-10-14 2016-02-03 上海华力微电子有限公司 用于制备高k介质层的界面层的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943033A (zh) * 2018-09-25 2020-03-31 长鑫存储技术有限公司 一种浅沟槽隔离结构衬垫的制备方法
WO2022057338A1 (zh) * 2020-09-18 2022-03-24 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构
CN111933572A (zh) * 2020-10-10 2020-11-13 晶芯成(北京)科技有限公司 半导体结构及其制作方法

Similar Documents

Publication Publication Date Title
JP4843498B2 (ja) 半導体デバイス構造を製造する方法
KR100354119B1 (ko) 0.05마이크로미터 모스 디바이스용 처치가능-스페이서대머신-게이트 공정
KR20050086961A (ko) 인장 변형된 기판을 구비한 ｍｏｓｆｅｔ 디바이스와 그제조방법
KR20170005231A (ko) 반도체 소자의 제조방법
CN107706090A (zh) 浅沟槽隔离结构、半导体结构及其制备方法
CN105655284B (zh) 沟槽隔离结构的形成方法
CN103117216A (zh) 避免浅沟槽隔离结构产生缺角的半导体器件的制作方法
US10629734B2 (en) Fabricating method of fin structure with tensile stress and complementary FinFET structure
KR20110135771A (ko) 반도체 집적 회로 장치의 제조 방법
CN104282614B (zh) 一种形成浅沟槽隔离结构的方法
US20080105899A1 (en) Semiconductor device with epitaxially grown layer and fabrication method
CN108615731A (zh) 一种半导体器件及其制造方法
CN105826364B (zh) 晶体管及其形成方法
CN103545207A (zh) 半导体器件制造方法
CN104779148B (zh) 一种制作半导体器件的方法
US20180218944A1 (en) System for uniform deposition of metal
TWI527088B (zh) 半導體裝置及製作磊晶層的方法
CN104637881A (zh) 浅沟槽隔离结构的形成方法
US6667220B2 (en) Method for forming junction electrode of semiconductor device
CN108172547A (zh) 一种半导体器件的制造方法
CN104425348B (zh) 一种半导体器件的制造方法
CN116072703B (zh) 一种半导体器件及其制造方法
TWI828907B (zh) 半導體製程
CN100388440C (zh) 具超浅结面漏极/源极延伸的半导体晶体管元件制作方法
TW201419413A (zh) 製作介電層與淺溝渠隔離的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180216