TW201419413A

TW201419413A - 製作介電層與淺溝渠隔離的方法

Info

Publication number: TW201419413A
Application number: TW101142435A
Authority: TW
Inventors: Jei-Ming Chen; Wen-Yi Teng; Chia-Lung Chang; Chih-Chien Liu
Original assignee: United Microelectronics Corp
Priority date: 2012-11-14
Filing date: 2012-11-14
Publication date: 2014-05-16
Also published as: TWI536452B

Abstract

本發明提供一種製作介電層的方法，其步驟如下。首先，形成一介電層於一基底上，且對介電層進行一化學機械研磨(chemical mechanical polishing,CMP)製程。接著，在進行化學機械研磨製程後，對介電層進行一表面處理製程，其中表面處理製程包括通入一氧(oxygen)電漿。

Description

製作介電層與淺溝渠隔離的方法

本發明係關於一種介電層的製作方法，尤指一種可適用於淺溝渠隔離之介電層的表面處理製程。

在半導體製程中，為了使晶片上各個電子元件之間擁有良好的隔離，以避免元件相互干擾而產生短路現象，一般採用區域氧化法(localized oxidation isolation,LOCOS)或是淺溝渠隔離(shallow trench isolation,STI)方法來進行隔離與保護。由於LOCOS製程中產生的場氧化層(field oxide)所佔據晶片的面積太大，且生成過程會伴隨鳥嘴(bird’s beak)現象的發生，因此，具有小尺寸隔離線寬、明確之主動區劃分、均勻的隔離區深度、尺寸可調整(scalable)以及絕佳的隔離區平坦架構等優點的淺溝渠隔離法，已漸漸成為目前半導體元件隔離技術的主流。

淺溝渠隔離的製作方法一般而言是在晶片表面的各元件間製作一溝槽，並填入絕緣物質以產生電性隔離的效果。然而，隨著半導體朝向微細化尺寸以及高積集度(high integration)的方向發展，當利用化學氣相沉積法(chemical vapor deposition,CVD)於半導體晶片表面形成一層介電層並填滿溝槽時，非常容易因為溝槽之過大的深寬比(high aspect ratio)，而在溝槽頂部的轉角部份發生懸突(over hang) 現象，使得形成的淺溝渠隔離中具有孔洞(void)。

此外，於習知製造半導體元件的過程中，會進行多次的蝕刻及清洗製程，例如：為了移除各電晶體之頂蓋層與硬罩幕層所進行的蝕刻製程、間隙壁形成之蝕刻與其後所進行的清洗製程、主動區中之源極/汲極形成之後所進行的清洗製程、金屬矽化物層形成之前所進行的預清洗製程、以及最後移除未反應完全之金屬層的蝕刻製程等，而在進行這些蝕刻製程與清洗製程時，往往會對裸露之淺溝渠隔離造成傷害，使淺溝渠隔離表面產生凹陷(recess)，或在基底與淺溝渠隔離的交界處形成空隙。

因此，如何改善淺溝渠隔離製程以避免上述缺陷的發生進而避免漏電流的形成，實為相關技術者所欲改進之課題。

本發明之目的之一在於提供介電層以及淺溝渠隔離的製作方法，以避免介電層以及淺溝渠隔離在製作過程中或後續製程中發生缺陷。

本發明之一較佳實施例係提供一種製作介電層的方法，其步驟如下。首先，形成一介電層於一基底上，且對介電層進行一化學機械研磨(chemical mechanical polishing,CMP)製程。接著，在進行化學機械研磨製程後，對介電層進行一表面處理製程，其中表面處理製程包括通入一氧(oxygen)電漿。

本發明之另一較佳實施例係提供一種製作淺溝渠隔離的方法，其步驟如下。首先，形成至少一溝槽於一基底中，且形成一介電層填入溝槽。隨後，對介電層進行一化學機械研磨製程製程。接著，在進行化學機械研磨製程後，對介電層進行一表面處理製程，其中表面處理製程包括通入一氧電漿。

本發明係使用流動式化學氣相沈積(flowable chemical vapor deposition,FCVD)製程形成介電層，使介電層可完整覆蓋基底且填滿溝槽，而不產生孔洞或空隙，達到良好溝槽填充(gap filling)效果。此外，對介電層之表面進行氧電漿處理製程，可使氧自由基(radical)造成介電層之表面的懸空鍵(dangling bond)之鍵結(crosslink)，以提高介電層之緻密度，避免介電層於後續的蝕刻及清洗製程中受到損傷，有助於維持介電層的結構完整性及絕緣效果。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖至第6圖。第1圖至第6圖繪示了本發明之一較佳實施例之製作淺溝渠隔離的方法的示意圖。如第1圖所示，先於基底10上依序以例如熱氧化製程形成一矽氧層(silicon oxide)12以及例如以低壓化學氣相沈積(low pressure chemical vapor deposition,LPCVD)製程形成一氮矽層(silicon nitride)14。基底10例如是一矽基底、一含矽基底、一三五族覆矽基底(例如GaN-on-silicon)、一石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣(silicon-on-insulator，SOI)基底等半導體基底。其中矽氧層12係為墊氧化層(pad oxide)，可用以做為氮矽層14的應力緩衝層，增加氮矽層14對基底的附著力；而氮矽層14可用來當作後續蝕刻的硬遮罩(hard mask)或化學機械研磨(CMP)製程的停止層。形成上述各個膜層的製程不限於上面列舉的熱氧化製程與低壓化學氣相沈積製程，也可以是濕式化學氧化製程、其他化學氣相沈積製程等。

接著，如第2圖所示，利用微影(photolithography)及蝕刻(etching)等製程，在基底10之一預定區域內形成至少一溝槽R，並使溝槽R穿過矽氧層12以及氮矽層14深入基底10至一預定深度。舉例來說，先於氮矽層14上形成一光阻層(圖未示)並進行一微影製程，以形成一圖案化(patterned)光阻層(圖未示)，且圖案化光阻層可約略定義出溝槽(recess)R的圖案(pattern)，然後，以圖案化光阻層作為一圖案化遮罩層，進行一蝕刻製程例如反應性離子蝕刻(reactive-ion-etching，RIE)製程，移除部分氮矽層14、部分矽氧層12與部分基底10，以形成溝槽R於基底10中，隨後，去除圖案化光阻層。此外，也可預先將圖案化光阻層的圖案轉移至氮矽層14與矽氧層12形成暴露部分基底10的開口後，再去除圖案化光阻層，並以氮矽層14與矽氧層12共同作為一圖案化遮罩層，進行蝕刻製程來移除部分基底10，以形成溝槽R。其中，定義溝槽R圖案的圖案化遮罩層以及形成溝槽R的方式不以此為限，此外，在基底10中形成溝槽R之後，亦可以選擇性對圖案化遮罩層進行一退縮(pull back)製程，以調整圖案化遮罩層的形狀。

接下來，形成一襯層16覆蓋基底10，特別是覆蓋於溝槽R的表面以修復形成溝槽R時對基底10表面造成的損傷。襯層16可為一氮化矽層、一氧化矽層或一氮氧化矽層組成的單層結構，或一氧化矽層與一氮化矽層組成的雙層結構。例如可利用熱氧化或化學氣相沈積(CVD)等製程形成氧化矽層再選擇性地對其進行氮化處理。在本實施例中，襯層16可係經由原處蒸汽產生(in situ steam generation,ISSG)製程形成的氧化矽層，但不以此為限。

隨後，如第3圖所示，形成一介電層18填入溝槽R。為使介電層18能夠完整填滿具高深寬比的溝槽R且防止孔洞的形成，較佳係進行一流動式化學氣相沈積(flowable chemical vapor deposition,FCVD)製程，包括下列步驟。首先，進行一沈積製程，形成一可流動介電材料層(圖未示)於基底10上。可流動介電材料層一般呈液態以完整覆蓋溝槽R的底部並充分填滿溝槽R，其材料包含三甲矽烷基氨(trisilylamine,TSA)，但不以此為限。接著，對可流動介電材料層進行一固化(curing)製程，該固化製程可包括進行一臭氧(ozone,O₃)電漿處理製程，以將可流動介電材料層轉化成介電層18例如氧化矽層。固化製程之製程溫度範圍實質上係介於攝氏100度(℃)至250℃之間。固化製程較佳係在沈積製程後一次進行，以節省製程時間，但不限於此，固化製程也可與沈積製程交替進行。在其他實施例中，使可流動介電材料層轉化成介電層18的方法，也可藉由進行一氧化製程，包含直接通入氧氣、臭氧或水蒸氣等。

其中，介電層18不限由FCVD製程形成，也可藉由高密度電漿化學氣相沈積(High Density Plasma CVD,HDPCVD)、次常壓化學氣相沈積(sub atmosphere CVD,SACVD)或旋塗式介電材料(Spin on dielectric,SOD)等製程，以形成介電層18填滿溝槽R。

此外，為進一步加強介電層18的密度，在上述固化製程後，可再對介電層18進行一熱處理製程P1。熱處理製程P1包含一水蒸氣熱處理製程以及一氮氣熱處理製程，其中水蒸氣熱處理製程的一製程溫度範圍實質上介於600℃與800℃之間，而氮氣熱處理製程的一製程溫度實質上大於1000℃。更詳細地說，水蒸氣熱處理製程係通入水蒸氣(steam)於溫度範圍實質上介於600℃與800℃之間的反應腔室中；而氮氣熱處理製程係通入氮氣(nitrogen)於溫度實質上大於1000℃的反應腔室中。

接下來，如第4圖所示，利用氮矽層14作為研磨停止層，對介電層18進行一化學機械研磨(chemical mechanical polishing,CMP)等之平坦化製程，去除部分介電層18與部分襯層16，以平坦化介電層18形成介電層18’，且介電層18’之表面與氮矽層14之表面約略切齊。在化學機械研磨製程後，對介電層18’進行一表面處理製程P2，表面處理製程P2的製程溫度範圍較佳係小於上述熱處理製程P1的製程溫度範圍，且表面處理製程P2的製程時間亦較佳係小於上述熱處理製程P1的製程時間，以避免累積過多的熱預算(thermal budget)。在本實施例中，表面處理製程P2包含通入一氧(oxygen)電漿，例如一含氧的高密度電漿(high density plasma,HDP)，製程溫度範圍實質上介於300℃與400℃之間，且製程時間實質上不超過1分鐘。

值得注意的是，本實施例之表面處理製程P2係用於提供氧自由基(radical)以穿透入部分介電層18’，用以使介電層之表面的懸空鍵(dangling bond)彼此鍵結(crosslink)，進而提高介電層18’之緻密度，其中氧自由基穿透的深度可藉由射頻(radio frequency,RF)功率(power)與製程時間進行調整。此時，介電層18’之上半部(被氧自由基穿透)的結構較介電層18’之下半部(未被氧自由基穿透)的結構較為緻密，因此，可避免後續進行的蝕刻及清洗製程中的蝕刻液或清洗劑破壞介電層18’之暴露的表面，甚或造成介電層18’兩側的基底10之損失，而有助於維持介電層18’的結構完整性及絕緣效果。另外，表面處理製程P2並不限於氧(oxygen)電漿，氧自由基也可藉由加熱或紫外線照射等方法解離含氧的氣體例如：氧氣(O₂)或臭氧(O₃)而得。

隨後，如第5圖所示，基於製程需求，在表面處理製程P2後，可選擇性再對介電層18’進行上述熱處理製程P1，也就是說，可以相同條件的熱處理製程P1來再次進行水蒸氣熱處理製程以及氮氣熱處理製程以進一步提高介電層18’的緻密度，其中熱處理製程P1的製程溫度範圍均係實質上大於表面處理製程P2的製程溫度範圍，當然，此處的熱處理製程亦可不同於之前熱處理製程P1的參數條件。然後，選擇性地進行一乾式或濕式蝕刻製程去除部分的介電層18’，調整介電層18’的上表面高度；在本發明的另一實施例中，可在化學機械研磨後但表面處理製程P2前對介電層18’選擇性地進行用以調整表面高度的蝕刻製程。最後，如第6圖所示，進行一剝除步驟，可包含例如：使用熱磷酸溶液去除剩餘的氮矽層14以及稀釋氫氟酸溶液去除剩餘的矽氧層12或突出於基底表面的介電層18’，或是進行一乾蝕刻製程，以去除剩餘的氮矽層14以及剩餘的矽氧層12。至此，完成淺溝渠隔離20。

更詳細地說，當淺溝渠隔離20的介電層18’之表面已接觸過氧電漿，亦即介電層18’之表面已被氧電漿處理，將使部分介電層18’的緻密度有所增加，也就是說，介電層18’之表面的被蝕刻速率將可降低，因此，在進行上述的剝除步驟時，可有效避免介電層18’被過度移除至無法完整填滿溝槽R的程度例如：介電層18’的頂表面T1低於基底10的頂表面T2，據此，本發明的表面處理製程P2係有助於維持淺溝渠隔離20以及淺溝渠隔離20兩側的基底10之結構完整，特別是鄰近淺溝渠隔離20之頂面彎角的基底10之結構完整。

本發明也適用於非平面電晶體之淺溝渠隔離的介電層製程，請參考第7圖至第8圖。第7圖至第8圖繪示了本發明之另一較佳實施例之製作淺溝渠隔離的方法的示意圖。如第7圖所示，首先於基底10上形成一圖案化硬遮罩22，用以定義至少一鰭狀結構24。隨後進行一蝕刻製程，用以移除部份的基底10，而同時形成複數個鰭狀結構24以及其間之複數個溝槽R於基底10中。然後以上述的流動式化學氣相沈積(flowable chemical vapor deposition,FCVD)製程、高密度電漿化學氣相沈積(High Density Plasma CVD,HDPCVD)製程、次常壓化學氣相沈積(sub atmosphere CVD,SACVD)製程或旋塗式介電材料(Spin on dielectric,SOD)製程等於基底10上形成至少一介電材料層(圖未示)，覆蓋該等鰭狀結構24並填滿溝槽R。之後再以化學機械研磨製程(CMP)來平坦化介電材料層以形成介電層26，且在化學機械研磨製程(CMP)後，對介電層26進行一表面處理製程P2，其中表面處理製程P2包括通入一氧(oxygen)電漿。最後，如第8圖所示，利用至少一蝕刻製程去除圖案化硬遮罩22以及部份介電層26，以於各鰭狀結構24間的基底10中形成相對應之淺溝渠隔離28。

本發明的特徵，例如前述之第1圖至第6圖以及第7圖至第8圖的實施例，在於對進行平坦化製程例如：化學機械研磨製程後的介電層，再進行一表面處理製程例如氧電漿處理製程，其中，介電層可作為任一半導體裝置的元件隔離結構。而且，本發明除了適用於前述之平面電晶體或非平面電晶體之淺溝渠隔離的介電層製程，也可適用於其他元件隔離結構製程例如：層間介電層(inter-layer dielectric layer,ILD)製程或金屬層間介電層(inter-metal dielectric layer,IMD)製程。

以層間介電層為例，請參考第9圖與第10圖。第9圖至第10圖繪示了本發明之一較佳實施例之製作金屬內連線結構的方法的示意圖。如第9圖所示，首先提供一基板10，接著於其上形成平面或非平面元件，例如形成一閘極結構30於源極汲極摻雜區31之間的基板10上，閘極結構30包括閘極介電層32、閘極導電層34、蓋層(圖未示)以及側壁子38，其中閘極結構30之製程與材料為本領域之通常知識者所熟知，故不再贅述。當閘極導電層34係由多晶矽組成，可去除蓋層後，再進行一自對準金屬矽化物製程，以形成金屬矽化物層36於閘極導電層34以及源極汲極摻雜區31上。接著，依序進行一化學氣相沈積製程形成一接觸窗蝕刻停止層(contact etching stop layer,CESL)40以及形成一介電層42於基板10上，其中介電層42可包含低介電常數(dielectric constant，k)材料(介電常數值小於3.9)、超低介電常數(ultra low-k，以下簡稱為ULK)材料(介電常數值小於2.6)、或多孔性超低介電常數(porous ULK)材料，而形成介電層42的方法包含進行一FCVD、電漿加強化學氣相沉積(plasma enhanced chemical vapor deposition,PECVD)、常壓化學氣相沉積(atmospheric pressure chemical vapor deposition,APCVD)或次常壓化學氣相沉積(sub-atmospheric pressure chemical vapor deposition,SACVD)之製程。

接下來，對介電層42進行一化學機械研磨製程等之平坦化製程，且在化學機械研磨製程後，對平坦化的介電層42再進行一表面處理製程P2，其中表面處理製程P2包括通入一氧電漿，使介電層42內的懸空鍵因氧自由基的進入而彼此鏈結，相類似的，介電層42之上半部(被氧自由基穿透)的結構將較介電層42之下半部(未被氧自由基穿透)的結構較為緻密，因此可增加介電層42之表面的緻密度，避免後續進行的蝕刻及清洗製程中的蝕刻液或清洗劑破壞介電層42之表面，甚或造成介電層42的損失，以俾於維持介電層42的結構完整及絕緣效果。

隨後，如第10圖所示，於平坦化的介電層42上方，全面性形成一覆蓋層44，覆蓋層44包含介電材料。在其他實施例中，也可在介電層與覆蓋層的連續沈積製程後，對介電材料組成的覆蓋層施以平坦化製程以及表面處理製程P2，來使覆蓋層內的懸空鍵彼此鏈結，進而讓覆蓋層之上半部(被氧自由基穿透)的結構較覆蓋層之下半部(未被氧自由基穿透)的結構較為緻密。接著，再進行微影及蝕刻等製程，去除部分覆蓋層44、部分介電層42以及部分接觸窗蝕刻停止層40以形成至少一接觸窗開口O於介電層42中，且金屬矽化物層36將暴露於接觸窗開口O的底部，接下來，於接觸窗開口O內進一步依序形成一阻障層(圖未示)、一晶種層(圖未示)與一填滿接觸窗開口O的導電層48，最後藉由一平坦化步驟使導電層48的表面與覆蓋層44的表面切齊，至此，完成金屬內連線結構的製作。在此由於上述金屬內連線製程係為熟習該項技藝之人士所熟知者，因此在本實施例中不再贅述。

此外，本發明也可進一步應用於各種具有高介電常數介電層的半導體製程，例如金屬閘極製程包括先閘極(gate first)製程、後閘極(gate last)製程之先閘極介電層(high-k first)製程以及後閘極製程之後閘極介電層(high-k last)製程等。

以後閘極製程之後閘極介電層製程為例，請參考第11圖至第13圖，並請一併參考第9圖。第11圖至第13圖繪示了本發明之一較佳實施例之製作金屬閘極結構的方法的示意圖。如第11圖所示。首先，提供一基底10，且基底10上設置有一介電層50覆蓋一虛置閘極結構如第9圖所示的閘極結構30，接著，進行一平坦化製程例如一化學機械研磨製程用以移除部分介電層50與蓋層至暴露出閘極導電層34，同樣地，為改善介電層50的結構強度，在化學機械研磨製程後將再對介電層50進行一表面處理製程P2例如氧電漿處理製程，以使介電層50之上半部(被氧自由基穿透)的結構較介電層50之下半部(未被氧自由基穿透)的結構較為緻密。然後，如第12圖所示，去除閘極導電層34及選擇性地去除閘極介電層32以形成一被側壁子38環繞的開口，並依序形成高介電常數介電層52、功函數金屬層54與金屬導電層56填入開口中，最後，進行另一平坦化製程使剩餘的高介電常數介電層52之表面、功函數金屬層54之表面與金屬導電層56之表面均與介電層50之表面切齊，以完成金屬閘極結構58。在此由於金屬閘極結構之材料與製程係為熟習該項技藝之人士所熟知者，因此在本實施例中不再贅述。

隨後，如第13圖所示，於平坦化的介電層50上方，全面性形成一覆蓋層60，覆蓋層60包含介電材料。在其他實施例中，也可依序對介電材料組成的覆蓋層施以平坦化製程以及表面處理製程P2，使覆蓋層之上半部(被氧自由基穿透)的結構較覆蓋層之下半部(未被氧自由基穿透)的結構較為緻密。之後，再進行微影及蝕刻等製程，去除部分覆蓋層60以及部分介電層50以形成至少一接觸窗開口O’於覆蓋層60以及介電層50中。接著，進行一自對準金屬矽化物製程形成金屬矽化物層62於接觸窗開口O’的底部。接下來，如前述實施例，於接觸窗開口O’內進一步依序形成一阻障層(圖未示)、一晶種層(圖未示)與一填滿接觸窗開口O’的導電層64，最後藉由一平坦化步驟使導電層64的表面與覆蓋層60的表面切齊，至此，完成金屬內連線結構的製作。在此由於上述金屬內連線製程係為熟習該項技藝之人士所熟知者，因此在本實施例中不再贅述。

綜上所述，本發明係使用流動式化學氣相沈積(flowable chemical vapor deposition,FCVD)製程形成介電層，使介電層可完整覆蓋基底且填滿溝槽，而不產生孔洞或空隙，達到良好溝槽填充(gap filling)效果。然後在完成介電層之平坦化製程後，對介電層之表面進行氧電漿處理製程，可使氧自由基(radical)造成介電層內的懸空鍵(dangling bond)之鍵結(crosslink)，以提高介電層之緻密度，尤其是提高提高介電層上半部之緻密度，使介電層之上半部(被氧自由基穿透)的結構較介電層之下半部(未被氧自由基穿透)的結構較為緻密，進而能有效避免介電層於後續的蝕刻及清洗製程中受到損傷，有助於維持介電層的結構完整性及絕緣效果。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10‧‧‧基底

12‧‧‧矽氧層

14‧‧‧氮矽層

16‧‧‧襯層

18，18’，26，42，50‧‧‧介電層

20，28‧‧‧淺溝渠隔離

22‧‧‧圖案化硬遮罩

24‧‧‧鰭狀結構

30‧‧‧閘極結構

31‧‧‧源極汲極摻雜區

32‧‧‧閘極介電層

34‧‧‧閘極導電層

36，62‧‧‧金屬矽化物層

38‧‧‧側壁子

40‧‧‧接觸窗蝕刻停止層

44，60‧‧‧覆蓋層

46‧‧‧金屬矽化物層

48，64‧‧‧導電層

52‧‧‧高介電常數介電層

54‧‧‧功函數金屬層

56‧‧‧金屬導電層

58‧‧‧金屬閘極結構

R‧‧‧溝槽

P1‧‧‧熱處理製程

P2‧‧‧表面處理製程

T1，T2‧‧‧頂表面

O，O’‧‧‧接觸窗開口

第1圖至第6圖繪示了本發明之一較佳實施例之製作淺溝渠隔離的方法的示意圖。

第7圖至第8圖繪示了本發明之另一較佳實施例之製作淺溝渠隔離的方法的示意圖。

第9圖至第10圖繪示了本發明之一較佳實施例之製作金屬內連線結構的方法的示意圖。

第11圖至第13圖繪示了本發明之一較佳實施例之製作金屬閘極結構的方法的示意圖。

10‧‧‧基底

12‧‧‧矽氧層

14‧‧‧氮矽層

16‧‧‧襯層

18’‧‧‧介電層

P2‧‧‧表面處理製程

Claims

一種製作介電層的方法，包括：形成一介電層於一基底上；對該介電層進行一化學機械研磨(chemical mechanical polishing,CMP)製程；以及在進行該化學機械研磨製程後，對該介電層進行一表面處理製程，其中該表面處理製程包括通入一氧(oxygen)電漿。
如請求項1所述之製作介電層的方法，其中該氧電漿包括氧自由基(radical)。
如請求項1所述之製作介電層的方法，其中該表面處理製程的一製程溫度範圍實質上介於300℃與400℃之間。
如請求項1所述之製作介電層的方法，其中形成該介電層的方法包括進行一流動式化學氣相沈積(flowable chemical vapor deposition,FCVD)製程，其步驟包括：形成一可流動介電材料層於該基底上；對該可流動介電材料層進行一固化(curing)製程；以及進行一熱處理製程。
如請求項4所述之製作介電層的方法，其中該可流動介電材料層的材料包括三甲矽烷基氨(trisilylamine,TSA)。
如請求項4所述之製作介電層的方法，其中該固化製程包括進行一臭氧(ozone,O₃)電漿處理製程。
如請求項4所述之製作介電層的方法，其中該熱處理製程包括：一水蒸氣熱處理製程，其中該水蒸氣熱處理製程的一製程溫度範圍實質上介於600℃與800℃之間；以及一氮氣熱處理製程，其中該氮氣熱處理製程的一製程溫度實質上大於1000℃。
如請求項1所述之製作介電層的方法，在進行該表面處理製程之後，另包括進行一熱處理製程，且該表面處理製程的一製程溫度範圍實質上小於該熱處理製程的一製程溫度範圍。
如請求項1所述之製作介電層的方法，在形成該介電層於該基底上之前，另包括形成一襯層於該基底上。
如請求項9所述之製作介電層的方法，其中該襯層包括氮化矽層、氧化矽層或氮氧化矽層組成的一單層結構，或氧化矽層與氮化矽層組成的一雙層結構。
一種製作淺溝渠隔離的方法，包括：形成至少一溝槽於一基底中；形成一介電層填入該溝槽；對該介電層進行一化學機械研磨製程(chemical mechanical polishing,CMP)製程；以及在進行該化學機械研磨製程後，對該介電層進行一表面處理製程，其中該表面處理製程包括通入一氧(oxygen)電漿。
如請求項11所述之製作淺溝渠隔離的方法，其中該氧電漿包括氧自由基(radical)。
如請求項11所述之製作淺溝渠隔離的方法，其中該表面處理製程的一製程溫度範圍實質上介於300℃與400℃之間。
如請求項11所述之製作淺溝渠隔離的方法，其中形成該介電層的方法包括進行一流動式化學氣相沈積(flowable chemical vapor deposition,FCVD)製程，其步驟包括：形成一可流動介電材料層於該基底上；對該可流動介電材料層進行一固化(curing)製程；以及對該可流動介電材料層進行一熱處理製程。
如請求項14所述之製作淺溝渠隔離的方法，其中該固化製程包括進行一臭氧(ozone,O₃)電漿處理製程。
如請求項14所述之製作淺溝渠隔離的方法，其中該熱處理製程包括：一水蒸氣熱處理製程，其中該水蒸氣熱處理製程的一製程溫度範圍實質上介於600℃與800℃之間；以及一氮氣熱處理製程，其中該氮氣熱處理製程的一製程溫度實質上大於1000℃。
如請求項11所述之製作淺溝渠隔離的方法，在進行該表面處理製程之後，另包括進行一熱處理製程，且該熱處理製程的一製程溫度範圍實質上大於該表面處理製程的一製程溫度範圍。
如請求項11所述之製作淺溝渠隔離的方法，其中形成該溝槽之方法包括：形成一圖案化遮罩層於該基底上；進行一蝕刻製程以形成該溝槽；以及形成一襯層覆蓋於該溝槽的表面。
如請求項18所述之製作淺溝渠隔離的方法，其中該襯層包括一氮化矽層、一氧化矽層或一氮氧化矽層組成的單層結構，或一氧化矽層與一氮化矽層組成的雙層結構。
如請求項11所述之製作淺溝渠隔離的方法，其中至少一鰭狀結構設置於該基底上，且該溝槽係形成於該鰭狀結構的至少一側。