CN109003895B - 一种提高SiC MOSFET器件性能稳定性的制作方法 - Google Patents

一种提高SiC MOSFET器件性能稳定性的制作方法 Download PDF

Info

Publication number
CN109003895B
CN109003895B CN201810796522.5A CN201810796522A CN109003895B CN 109003895 B CN109003895 B CN 109003895B CN 201810796522 A CN201810796522 A CN 201810796522A CN 109003895 B CN109003895 B CN 109003895B
Authority
CN
China
Prior art keywords
silicon carbide
carbide wafer
cleaning
controlling
hcl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810796522.5A
Other languages
English (en)
Other versions
CN109003895A (zh
Inventor
王德君
秦福文
杨超
尹志鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian University of Technology
Original Assignee
Dalian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian University of Technology filed Critical Dalian University of Technology
Priority to CN201810796522.5A priority Critical patent/CN109003895B/zh
Publication of CN109003895A publication Critical patent/CN109003895A/zh
Application granted granted Critical
Publication of CN109003895B publication Critical patent/CN109003895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及碳化硅半导体器件制造及可靠性技术领域,一种提高SiC MOSFET器件性能稳定性的制作方法,包括以下步骤:(1)采用RCA工艺清洗,(2)高温热氧化,(3)电子回旋共振微波一步处理或分步处理,(4)涂胶、光刻、腐蚀、去胶、离子注入形成源区和漏区,(5)完成SiC MOSFET的制作。本发明通过电子回旋共振混合等离子体放电产生大量N、H、Cl高反应活性物质,其中N、H可钝化界面及近界面氧化层陷阱,Cl可钝化栅氧化层中的可动离子,通过二元N‑Cl或三元H‑N‑Cl混合等离子体的协同作用可以显著并同时提高SiC MOS器件阈值电压在低温(80~250K)和高温(350~550K)的稳定性。

Description

一种提高SiC MOSFET器件性能稳定性的制作方法
技术领域
本发明涉及一种提高SiC MOSFET器件性能稳定性的制作方法,属于碳化硅半导体器件制造及可靠性技术领域。
背景技术
SiC半导体具有禁带宽度大、临界击穿场强高、热导率高、载流子饱和漂移速度高等优异的物理和电学特性,使其在高温、高频率、大功率器件电子领域具有广泛地应用前景。同时,相比于其它宽禁带半导体,SiC可以由热氧化形成SiO2层,这一优异的特点有利于利用传统的硅工艺来加工制造SiC MOS器件。随着不同氧化和钝化技术的发展,SiC MOS器件高界面态以及沟道迁移率低的问题得以基本解决,其中朱巧智等人(博士论文:SiO2/SiC界面过渡区及其等离子体钝化工艺研究)利用N和H混合等离子体处理显著地降低了界面态密度。然而,另一个关键问题是器件在偏压温度下阈值电压或平带电压不稳定性问题,在MOS电容的宏观体现是C-V曲线和平带电压发生漂移。该不稳定性的根源可归因于SiO2/SiC界面和近界面附近陷阱的电荷俘获以及栅氧化层SiO2中的可动离子,在高温下MOS平带电压(MOSFET阈值电压)不稳定性与电荷俘获和可动离子有关,而在低温下由于可动离子被冻结,平带电压不稳定性只与电荷俘获有关。因此,减小电荷俘获和钝化或中性化可动离子是SiC MOS器件研究领域急待解决的关键技术问题。本专利期望在李秀圣(硕士论文:SiO2/SiC界面氮氢等离子体处理及电学特性研究)、朱巧智所报道(博士论文:SiO2/SiC界面过渡区及其等离子体钝化工艺研究)的显著地降低界面态的基础上,同时提高器件的稳定性。
针对界面附近陷阱的电荷俘获问题,郭辉等人在专利[公开号:CN 101540280A]中提出了一种低偏移平带电压SiC MOS电容制作方法。其中的关键工艺即为在氧化前依次向SiC衬底离子注入一层N+和Al-离子。该方法降低了界面陷阱密度,MOS电容平带电压偏移小。但该方法仅降低了界面陷阱密度,而对于关键的近界面氧化层陷阱钝化情况并未报道,并且该工艺步骤多工艺较为复杂。
汤晓燕等人在其专利[公开号:CN102842489A]中提出了在N-SiC外延材料上淀积一层1~10nm厚的AlN,随后再干氧氧化的工艺方法来降低SiO2/SiC界面陷阱密度,减小MOS电容平带电压偏移。但该方法不仅引入了新的界面可能产生更多界面陷阱,而且AlN层也不利于后续O2的扩散来热氧化。AlN层的作用有利于减小界面陷阱、降低平带电压漂移。
针对可动离子影响器件不稳定问题,Woods等人在其专利[公开号:US4007294]中提出了一种电晕放电技术引入F-离子到SiO2层的方法,F-离子在SiO2层中引入中性化和固定化正Na+,处理后的平带电压几乎没有漂移,改善了MOS器件的稳定性。然而,该专利申请者是在Si体系下的SiO2进行的可动离子的钝化,并未在SiC体系下进行尝试。
发明内容
为了克服现有技术中存在的不足,本发明目的是提供一种提高SiC MOSFET器件性能稳定性的制作方法。该方法可获得低温(80~250K)和高温(350~550K)下较为稳定的SiCMOS器件的平带电压和阈值电压,从而改善MOS器件性能的稳定性。
为了实现上述发明目的,解决已有技术中所存在的问题,本发明采取的技术方案是:一种提高SiC MOSFET器件性能稳定性的制作方法,包括以下步骤:
步骤1、采用RCA工艺清洗,烘干碳化硅晶片表面,具体包括以下子步骤:
(a)将碳化硅晶片置于浓硫酸与双氧水的混合溶液中,90~130℃清洗15~60min,再用去离子水淋洗碳化硅晶片表面数遍,所述浓硫酸与双氧水的体积比为1:1;
(b)将子步骤(a)碳化硅晶片取出置于一号清洗液中,70~85℃清洗3~10min,然后用浓度为0.1%~10%的氢氟酸水溶液清洗,再用去离子水淋洗碳化硅晶片表面数遍,所述一号清洗液是由水、双氧水和氨水按5:1:1~7:2:1体积比组成的混合溶液;
(c)将子步骤(b)碳化硅晶片取出置于二号清洗液中,70~85℃清洗3~10min,然后用浓度为0.1%~10%的氢氟酸水溶液清洗,再用去离子水淋洗碳化硅晶片表面数遍,所述二号清洗液是由水、双氧水和盐酸按5:1:1~8:2:1体积比组成的混合溶液;
(d)将子步骤(c)碳化硅晶片取出,采用红外灯烘干碳化硅晶片表面;
步骤2、将清洗和烘干后的碳化硅晶片置于氧化炉中1100~1500℃下干热氧化形成一层30~50nm的SiO2薄膜;
步骤3、对干热氧化后的碳化硅晶片进行电子回旋共振微波一步处理或分步处理,具体包括以下子步骤:
(a)将干热氧化后的碳化硅晶片放置在样品盘中,再用抽送杆送入到电子回旋共振微波等离子体系统的放电室中;
(b)对放电室采用机械泵和分子泵抽真空处理,当真空度达到10-4Pa以下时,加热升温至200~900℃,加热时间控制在60~120min;随后向放电室通入激发气源含有H、N、Cl的两种或者三种混合气体,氢气流量控制在20~80sccm,氢气、氯气及氮气流量比为1:1~1.5:1~10,调节微波功率为200~900W,然后开启电子回旋共振微波等离子体的微波放电源按钮,一步处理产生H-N-Cl二元或三元混合等离子体,处理时间控制在1~30min,或通入激发气源含有H、N、Cl气体的等离子体进行分步处理,微波功率控制在200~900W,处理时间控制在1~30min;其中,一步处理中的激发气源为含有H、N、Cl的两种或者三种混合气体,即包括N2-Cl2、N2-HCl、N2-H2-Cl2、N2-H2-HCl、NH3-Cl2和NH3-HCl,分步处理中的激发气源为单一气体H2、N2、Cl2、NH3、HCl或其中两种气体的混合气体,即N2、H2混合气体与HCl,N2、H2混合气体与Cl2,氢气流量控制在20~80sccm,氢气、氯气及氮气流量比为1:1~1.5:1~10;
(c)处理完成后,将含有SiO2薄膜的碳化硅晶片在N2气氛保护下冷却到室温取出;
步骤4、在含有SiO2薄膜的碳化硅晶片上涂胶、光刻、腐蚀、去胶、离子注入形成源区和漏区,并在Ar或N2气氛保护下1000~1800℃高温退火10~30min;
步骤5、利用金属掩模板通过热蒸发或溅射金属Al、Ti、TiC制作电极,在氮气保护下升温至400~450℃,退火10~30min,冷却至室温完成SiC MOSFET的制作。
本发明有益效果是:一种提高SiC MOSFET器件性能稳定性的制作方法,包括以下步骤:(1)采用RCA工艺清洗,(2)高温热氧化,(3)电子回旋共振微波一步处理或分步处理,(4)涂胶、光刻、腐蚀、去胶、离子注入形成源区和漏区,(5)完成SiC MOSFET的制作。与已有技术相比,本发明通过电子回旋共振混合等离子体放电产生大量N、H、Cl高反应活性物质,其中N、H可钝化界面及近界面氧化层陷阱,Cl可钝化栅氧化层中的可动离子,通过二元N-Cl或三元H-N-Cl混合等离子体的协同作用可以显著并同时提高SiC MOS阈值电压在低温(80~250K)和高温(350~550K)的稳定性。
附图说明
图1是本发明方法步骤流程图。
图2是不同碳化硅晶片制作的MOSFET在423K下的交替正负应力后的C-V回滞图,其中:(a)表示未处理的碳化硅晶片制作的MOSFET图,(b)表示10min H-Cl-N混合等离子体处理的碳化硅晶片制作的MOSFET图。
图3是10min H-Cl-N混合等离子体处理的碳化硅晶片制作的MOSFET在423K不同应力下的解钝化C-V测试图,其中:(a)表示不同栅氧场强应力下的C-V测试图,(b)表示不同应力时间下的C-V测试图。
图4是不同碳化硅晶片制作的MOSFET在100K下的交替正负应力后的C-V回滞图,其中:(a)表示未处理的碳化硅晶片制作的MOSFET图,(b)表示10min H-Cl-N混合等离子体处理的碳化硅晶片制作的MOSFET图。
图5是10min H-Cl-N混合等离子体处理的碳化硅晶片制作的MOSFET在低温和高温下的ID-VGS特性曲线图,其中:(a)表示100K下的交替正负应力后的ID-VGS特性曲线图,(b)表示423K下的交替正负应力后的ID-VGS特性曲线图。
具体实施方式
下面结合实施例对本发明作进一步说明。
实施例1
如图1所示,一种提高SiC MOSFET器件性能稳定性的制作方法,包括以下步骤:
步骤1、采用RCA工艺清洗,烘干碳化硅晶片表面,具体包括以下子步骤:
(a)将碳化硅晶片置于浓硫酸与双氧水的混合溶液中,100℃清洗30min,再用去离子水淋洗碳化硅晶片表面数遍,所述浓硫酸与双氧水的体积比为1:1;
(b)将子步骤(a)碳化硅晶片取出置于一号清洗液中,80℃清洗10min,然后用浓度为1%的氢氟酸水溶液清洗,再用去离子水淋洗碳化硅晶片表面数遍,所述一号清洗液是由水、双氧水和氨水按5:1:1体积比组成的混合溶液;
(c)将子步骤(b)碳化硅晶片取出置于二号清洗液中,80℃清洗10min,然后用浓度为1%的氢氟酸水溶液清洗,再用去离子水淋洗碳化硅晶片表面数遍,所述二号清洗液是由水、双氧水和盐酸按5:1:1体积比组成的混合溶液;
(d)将子步骤(c)碳化硅晶片取出,采用红外灯烘干碳化硅晶片表面;
步骤2、将清洗和烘干后的碳化硅晶片置于氧化炉中1200℃下干热氧化形成一层40nm的SiO2薄膜;
步骤3、对干热氧化后的碳化硅晶片进行电子回旋共振微波一步处理或分步处理,具体包括以下子步骤:
(a)将干热氧化后的碳化硅晶片放置在样品盘中,再用抽送杆送入到电子回旋共振微波等离子体系统的放电室中;
(b)对放电室采用机械泵和分子泵抽真空处理,当真空度达到10-4Pa以下时,加热升温至700℃,加热时间控制在90min;随后向放电室通入激发气源含有H、N、Cl的两种或者三种混合气体,氢气流量控制在30sccm,氢气、氯气及氮气流量比为1:1.2:6,调节微波功率为700W,然后开启电子回旋共振微波等离子体的微波放电源按钮,一步处理产生H-N-Cl二元或三元混合等离子体,处理时间控制在10min,或通入激发气源含有H、N、Cl气体的等离子体进行分步处理,微波功率控制在700W,处理时间控制在10min;其中,一步处理中的激发气源为含有H、N、Cl的两种或者三种混合气体,即包括N2-Cl2、N2-HCl、N2-H2-Cl2、N2-H2-HCl、NH3-Cl2和NH3-HCl,分步处理中的激发气源为单一气体H2、N2、Cl2、NH3、HCl或其中两种气体的混合气体,即N2、H2混合气体与HCl,N2、H2混合气体与Cl2,氢气流量控制在30sccm,氢气、氯气及氮气流量比为1:1.2:6。
(c)处理完成后,将含有SiO2薄膜的碳化硅晶片在N2气氛保护下冷却到室温取出;
步骤4、在含有SiO2薄膜的碳化硅晶片上涂胶、光刻、腐蚀、去胶、离子注入形成源区和漏区,并在Ar或N2气氛保护下1500℃高温退火10min;
步骤5、利用金属掩模板通过热蒸发或溅射金属Al、Ti、TiC制作电极,在氮气保护下升温至450℃,退火10min,冷却至室温完成SiC MOSFET的制作。
下面通过电学性能根据实测内容以及实测结果进行说明:
实施例2
实测内容(1),对未处理和利用本发明方法处理10min后的SiC MOS器件进行高温正负应力C-V回滞测试,正应力为2.7MV/cm,温度423K,时间600s,随后在423K原位测量正应力后的C-V曲线;负应力为-2.7MV/cm,温度423K,时间600s,随后在423K原位测量负应力后的C-V曲线。实测结果如图2所示,其中:图2(a)为H-Cl-N三元混合等离子体处理前,高温423K的平带电压回滞为0.43V(正应力后CV曲线提取的平带电压和负应力后CV曲线提取的平带电压的差值),而图2(b)10min H-Cl-N混合等离子体处理后的C-V完全重合,平带电压几乎没有发生变化。说明本发明的H-Cl-N三元混合等离子体处理可以有效钝化陷阱的电荷俘获和钝化可动离子,因而提高了SiC MOS器件平带电压在高温下的稳定性。
实施例3
实测内容(2),对利用本发明方法处理10min后的SiC MOS器件进行高温不同应力场强下的解钝化C-V测试,栅氧场强从1.11~6.64MV/cm,温度423K,时间300s。对利用本发明方法处理10min后的SiC MOS器件进行高温不同应力时间下的解钝化C-V测试,应力时间从60~3600s,温度423K,场强2.33MV/cm。应力后的C-V测试均在原位进行。实测结果如图3所示,其中:图3(a)为10min H-Cl-N混合等离子体处理后的样品在高温423K下的不同栅压场强应力解钝化C-V测试,在1.11~4.43MV/cm的中高场强下C-V曲线几乎重合,平带电压没有发生漂移;在场强提高到5.54MV/cm和6.64MV/cm的强场时,平带电压才发生漂移。图3(b)为10min H-Cl-N混合等离子体处理后的样品在高温423K下的不同应力时间解钝化C-V测试,在60s~3600s的应力时间下C-V曲线几乎重合,平带电压没有发生漂移。通过高温423K下的解钝化测试可看出,三元H-Cl-N混合等离子体处理后的样品在高温下的平带电压稳定性确实得以提高。
实施例4
实测内容(3),对未处理和利用本发明方法处理10min后的SiC MOS器件进行低温正负应力C-V回滞测试,正应力为2.8MV/cm,温度100K,时间600s,随后在100K原位测量正应力后的C-V曲线;负应力为-2.8MV/cm,温度100K,时间600s,随后在100K原位测量负应力后的C-V曲线。实测结果如图4所示,其中:图4(a)为H-Cl-N三元混合等离子体处理前,低温100K的平带电压回滞为5.76V,而图4(b)10min H-Cl-N混合等离子体处理后,平带电压回滞减小到3V。说明本发明的H-Cl-N三元混合等离子体处理可以有效钝化SiC/SiO2界面以及近界面栅氧化层中陷阱,从而抑制了电荷俘获,因而提高了SiC MOS器件平带电压在低温下的稳定性。
实施例5
实测内容(4),对利用本发明方法处理10min后的SiC MOS器件进行低温100K和高温423K下的交替正负应力后的ID-VGS特性测试。低温应力测试下参数为:正应力为2.8MV/cm,温度100K,时间600s;负应力为-2.8MV/cm,温度100K,时间600s。高温应力测试下参数为:正应力为2.7MV/cm,温度423K,时间600s;负应力为-2.7MV/cm,温度423K,时间600s。实测结果如图5所示,其中:图5(a)为10min H-Cl-N混合等离子体处理后的样品在低温100K下交替正负应力后的ID-VGS测试,显示阈值电压回滞为3.11V;而图5(b)为10min H-Cl-N混合等离子体处理后的样品在高温423K下交替正负应力后的ID-VGS测试,显示阈值电压回滞为0.5V。相比于其它实例,10min处理的样品阈值电压回滞最小,表明10min处理时间最佳。实测结果表明,本发明的三元H-Cl-N混合等离子体处理方法可以是一步或分步处理,同时显著提高高温和低温下SiC MOS器件阈值电压和平带电压的稳定性,其中N、H可钝化界面及近界面氧化层陷阱,从而抑制电荷俘获;Cl可钝化或中性化可动离子。该方法实现了H、Cl、N钝化元素的协同作用,开拓了思路,为改善商业SiC MOSFET器件阈值电压稳定性奠定了基础。
实施例6
本发明方法中的H-Cl-N混合等离子体处理还可采用不同的处理时间、温度、微波功率,二元或三元组分,不同的混合气体组合,不同的混合气源比例,一步或分步处理,不同测量温度,实测结果如表1~14所示。
表1
Figure BDA0001736038120000081
Figure BDA0001736038120000091
表2
Figure BDA0001736038120000092
表3
Figure BDA0001736038120000093
表4
Figure BDA0001736038120000101
表5
Figure BDA0001736038120000102
表6
Figure BDA0001736038120000103
表7
Figure BDA0001736038120000111
表8
Figure BDA0001736038120000112
表9
Figure BDA0001736038120000113
表10
Figure BDA0001736038120000121
表11
Figure BDA0001736038120000122
表12
Figure BDA0001736038120000123
Figure BDA0001736038120000131
表13
Figure BDA0001736038120000132
表14
Figure BDA0001736038120000133
其中:
表1为不同H-Cl-N混合等离子体处理时间的样品在423K和100K下的平带电压和阈值电压漂移数值。
表2为不同H-Cl-N混合等离子体处理温度的样品在423K和100K下的平带电压和阈值电压漂移数值。
表3为不同H-Cl-N混合等离子体微波处理功率的样品在423K和100K下的平带电压和阈值电压漂移数值。
表4为不同二元或三元气源组合后的N-Cl或H-Cl-N混合等离子体处理的样品在423K和100K下的平带电压和阈值电压漂移数值。
表5为一步二元混气下不同比例的Cl2-N2产生的Cl-N混合等离子体处理的样品在423K和100K下的平带电压和阈值电压漂移数值。
表6为一步三元混气下不同比例的:HCl-N2产生的H-Cl-N混合等离子体处理的样品在423K和100K下的平带电压和阈值电压漂移数值。
表7为一步三元混气下不同比例的:H2-Cl2-N2产生的H-Cl-N混合等离子体处理的样品在423K和100K下的平带电压和阈值电压漂移数值。
表8为一步三元混气下不同比例的:H2-HCl-N2产生的H-Cl-N混合等离子体的样品在423K和100K下的平带电压和阈值电压漂移数值。
表9为一步三元混气下不同比例的:Cl2-NH3产生的H-Cl-N混合等离子体的样品在423K和100K下的平带电压和阈值电压漂移数值。
表10为一步三元混气下不同比例的:HCl-NH3产生的H-Cl-N混合等离子体的样品在423K和100K下的平带电压和阈值电压漂移数值。
表11为不同分步处理产生的H-Cl-N混合等离子体的样品在423K和100K下的平带电压和阈值电压漂移数值。
表12为分步和不同比例下的先H2和N2激发H-N处理,随后HCl所激发H-Cl混合等离子体处理的样品在423K和100K下的平带电压和阈值电压漂移数值。
表13为分步和不同比例下的先H2和N2激发H-N处理,后Cl2所激发Cl等离子体处理的样品在423K和100K下的平带电压和阈值电压漂移数值。
表14为一步三元混气不同比例H2-Cl2-N2下所激发出来的H-Cl-N混合等离子体处理的样品在80K、200K、400K和500K下的平带电压和阈值电压漂移数值。
本发明优点在于:一种提高SiC MOSFET器件性能稳定性的制作方法,通过电子回旋共振混合等离子体放电产生大量N、H、Cl高反应活性物质,其中N、H可钝化界面及近界面氧化层陷阱,Cl可钝化栅氧化层中的可动离子,通过二元N-Cl或三元H-N-Cl混合等离子体的协同作用可以显著并同时提高SiC MOS阈值电压在低温(80~250K)和高温(350~550K)的稳定性。

Claims (1)

1.一种提高SiC MOSFET器件性能稳定性的制作方法,其特征在于包括以下步骤:
步骤1、采用RCA工艺清洗,烘干碳化硅晶片表面,具体包括以下子步骤:
(a)将碳化硅晶片置于浓硫酸与双氧水的混合溶液中,90~130℃清洗15~60min,再用去离子水淋洗碳化硅晶片表面数遍,所述浓硫酸与双氧水的体积比为1:1;
(b)将子步骤(a)碳化硅晶片取出置于一号清洗液中,70~85℃清洗3~10min,然后用浓度为0.1%~10%的氢氟酸水溶液清洗,再用去离子水淋洗碳化硅晶片表面数遍,所述一号清洗液是由水、双氧水和氨水按5:1:1~7:2:1体积比组成的混合溶液;
(c)将子步骤(b)碳化硅晶片取出置于二号清洗液中,70~85℃清洗3~10min,然后用浓度为0.1%~10%的氢氟酸水溶液清洗,再用去离子水淋洗碳化硅晶片表面数遍,所述二号清洗液是由水、双氧水和盐酸按5:1:1~8:2:1体积比组成的混合溶液;
(d)将子步骤(c)碳化硅晶片取出,采用红外灯烘干碳化硅晶片表面;
步骤2、将清洗和烘干后的碳化硅晶片置于氧化炉中1100~1500℃下干热氧化形成一层30~50nm的SiO2薄膜;
步骤3、对干热氧化后的碳化硅晶片进行电子回旋共振微波一步处理或分步处理,具体包括以下子步骤:
(a)将干热氧化后的碳化硅晶片放置在样品盘中,再用抽送杆送入到电子回旋共振微波等离子体系统的放电室中;
(b)对放电室采用机械泵和分子泵抽真空处理,当真空度达到10-4Pa以下时,加热升温至200~900℃,加热时间控制在60~120min;随后向放电室通入激发气源含有H、N、Cl的两种或者三种混合气体,氢气流量控制在20~80sccm,氢气、氯气及氮气流量比为1:1~1.5:1~10,调节微波功率为200~900W,然后开启电子回旋共振微波等离子体的微波放电源按钮,一步处理产生H-N-Cl二元或三元混合等离子体,处理时间控制在1~30min,或通入激发气源含有H、N、Cl气体的等离子体进行分步处理,微波功率控制在200~900W,处理时间控制在1~30min;其中,一步处理中的激发气源为含有H、N、Cl的两种或者三种混合气体,即包括N2-Cl2、N2-HCl、N2-H2-Cl2、N2-H2-HCl、NH3-Cl2和NH3-HCl,分步处理中的激发气源为单一气体H2、N2、Cl2、NH3、HCl或其中两种气体的混合气体,即N2、H2混合气体与HCl,N2、H2混合气体与Cl2,氢气流量控制在20~80sccm,氢气、氯气及氮气流量比为1:1~1.5:1~10;
(c)处理完成后,将含有SiO2薄膜的碳化硅晶片在N2气氛保护下冷却到室温取出;
步骤4、在含有SiO2薄膜的碳化硅晶片上涂胶、光刻、腐蚀、去胶、离子注入形成源区和漏区,并在Ar或N2气氛保护下1000~1800℃高温退火10~30min;
步骤5、利用金属掩模板通过热蒸发或溅射金属Al、Ti、TiC制作电极,在氮气保护下升温至400~450℃,退火10~30min,冷却至室温完成SiCMOSFET的制作。
CN201810796522.5A 2018-07-19 2018-07-19 一种提高SiC MOSFET器件性能稳定性的制作方法 Active CN109003895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810796522.5A CN109003895B (zh) 2018-07-19 2018-07-19 一种提高SiC MOSFET器件性能稳定性的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810796522.5A CN109003895B (zh) 2018-07-19 2018-07-19 一种提高SiC MOSFET器件性能稳定性的制作方法

Publications (2)

Publication Number Publication Date
CN109003895A CN109003895A (zh) 2018-12-14
CN109003895B true CN109003895B (zh) 2021-06-08

Family

ID=64596756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810796522.5A Active CN109003895B (zh) 2018-07-19 2018-07-19 一种提高SiC MOSFET器件性能稳定性的制作方法

Country Status (1)

Country Link
CN (1) CN109003895B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571140B (zh) * 2019-09-10 2021-07-13 大连理工大学 提高SiC MOS器件性能的含氧元素的氧化后处理方法
CN110880451B (zh) * 2019-11-25 2022-04-19 深圳第三代半导体研究院 一种用于SiC功率器件芯片的栅氧化层制造方法
CN111240392B (zh) * 2020-01-19 2021-07-27 中国科学院上海微系统与信息技术研究所 阈值电压的调节方法、装置、cmos器件、电子设备及存储介质
CN112820639B (zh) * 2021-01-02 2024-05-31 大连理工大学 一种改进的碳化硅mosfet器件的制备工艺
CN112967944B (zh) * 2021-01-30 2024-06-21 大连理工大学 一种SiC MOS器件的陷阱量测试和分离方法
CN113035691B (zh) * 2021-02-28 2024-06-04 大连理工大学 提高碳化硅mosfet器件稳定性和可靠性的两步氧化后退火工艺

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
CN102738325A (zh) * 2012-07-17 2012-10-17 大连理工常州研究院有限公司 金属基片垂直GaN基LED芯片及其制备方法
CN102959690A (zh) * 2010-11-24 2013-03-06 住友电气工业株式会社 制造碳化硅半导体器件的方法和制造碳化硅半导体器件的装置
CN102986009A (zh) * 2010-06-16 2013-03-20 住友电气工业株式会社 用于制造碳化硅半导体装置的方法和设备
CN103730359A (zh) * 2013-10-09 2014-04-16 西安电子科技大学 复合栅介质SiC MISFET器件的制作方法
JP2014099495A (ja) * 2012-11-14 2014-05-29 New Japan Radio Co Ltd 炭化珪素半導体装置の製造方法
CN104637801A (zh) * 2015-01-30 2015-05-20 株洲南车时代电气股份有限公司 一种制备SiC MOSFET栅氧化层的方法
CN105355561A (zh) * 2015-11-03 2016-02-24 大连理工大学 一种降低SiC MOS界面态密度的表面预处理方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
CN1050949A (zh) * 1989-10-13 1991-04-24 克里研究公司 用于晶体生长的碳化硅表面的制备方法
CN102986009A (zh) * 2010-06-16 2013-03-20 住友电气工业株式会社 用于制造碳化硅半导体装置的方法和设备
CN102959690A (zh) * 2010-11-24 2013-03-06 住友电气工业株式会社 制造碳化硅半导体器件的方法和制造碳化硅半导体器件的装置
CN102738325A (zh) * 2012-07-17 2012-10-17 大连理工常州研究院有限公司 金属基片垂直GaN基LED芯片及其制备方法
JP2014099495A (ja) * 2012-11-14 2014-05-29 New Japan Radio Co Ltd 炭化珪素半導体装置の製造方法
CN103730359A (zh) * 2013-10-09 2014-04-16 西安电子科技大学 复合栅介质SiC MISFET器件的制作方法
CN104637801A (zh) * 2015-01-30 2015-05-20 株洲南车时代电气股份有限公司 一种制备SiC MOSFET栅氧化层的方法
CN105355561A (zh) * 2015-11-03 2016-02-24 大连理工大学 一种降低SiC MOS界面态密度的表面预处理方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《Passivation of SiO2/4H–SiC interface defects via electron cyclotron resonance hydrogen–nitrogen mixed plasma pretreatment for SiC surface combined with post-oxidation annealing》;Bingbing Liu 等;《Applied Surface Science》;20160228;第364卷;正文全文 *
《SiC_MOS器件界面特性的ECR等离子体SiC表面改性研究》;刘冰冰;《大连理工大学博士学位论文》;20170315;第25-79页 *

Also Published As

Publication number Publication date
CN109003895A (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
CN109003895B (zh) 一种提高SiC MOSFET器件性能稳定性的制作方法
JP5072837B2 (ja) プラズマ窒化したゲート誘電体を2段階式で窒化後アニーリングするための改善された製造方法
US6197701B1 (en) Lightly nitridation surface for preparing thin-gate oxides
JP5283147B2 (ja) 半導体装置および半導体装置の製造方法
CN105355561B (zh) 一种降低SiC MOS界面态密度的表面预处理方法
JP2006210818A (ja) 半導体素子およびその製造方法
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
CN109103078A (zh) 一种提高SiC MOSFET器件高、低温稳定性的钝化方法
CN102142369A (zh) 一种改善SiC器件性能的方法
JP2001332547A (ja) 半導体装置及び半導体装置の製造方法
CN105304498A (zh) 一种降低SiO2/SiC界面态密度的方法
JP2005019951A (ja) SiC半導体装置の製造方法及びSiC半導体装置
JPH09321323A (ja) 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子
CN110571140B (zh) 提高SiC MOS器件性能的含氧元素的氧化后处理方法
CN112820638A (zh) 一种高性能SiC MOSFET器件的制备工艺
JP6162388B2 (ja) 炭化珪素半導体装置の製造方法
JP2002510437A (ja) 半導体装置のゲート酸化膜層の窒化方法および得られる装置
US10192963B2 (en) Composite gate dielectric layer applied to group III-V substrate and method for manufacturing the same
Remashan et al. Stable gallium arsenide MIS capacitors and MIS field effect transistors by (NH/sub 4/)/sub 2/S/sub x/treatment and hydrogenation using plasma deposited silicon nitride gate insulator
CN105513963A (zh) 半导体结构、形成方法以及场效应晶体管
CN112820639B (zh) 一种改进的碳化硅mosfet器件的制备工艺
CN110783406A (zh) 具有第iva族离子注入的mosfet的结构与制造方法
CN113223940B (zh) 利用含氯元素的氧化后退火技术改进SiC MOSFET器件性能的方法
JP3950959B2 (ja) 半導体装置の製造方法
CN113113288A (zh) 一种新型的含氯元素的碳化硅氧化工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant