CN110571140B - 提高SiC MOS器件性能的含氧元素的氧化后处理方法 - Google Patents

提高SiC MOS器件性能的含氧元素的氧化后处理方法 Download PDF

Info

Publication number
CN110571140B
CN110571140B CN201910850905.0A CN201910850905A CN110571140B CN 110571140 B CN110571140 B CN 110571140B CN 201910850905 A CN201910850905 A CN 201910850905A CN 110571140 B CN110571140 B CN 110571140B
Authority
CN
China
Prior art keywords
plasma
oxidation
starting
treatment
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910850905.0A
Other languages
English (en)
Other versions
CN110571140A (zh
Inventor
王德君
尹志鹏
杨超
秦福文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian University of Technology
Original Assignee
Dalian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian University of Technology filed Critical Dalian University of Technology
Priority to CN201910850905.0A priority Critical patent/CN110571140B/zh
Publication of CN110571140A publication Critical patent/CN110571140A/zh
Application granted granted Critical
Publication of CN110571140B publication Critical patent/CN110571140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明属于SiC MOS器件制造工艺技术领域,一种提高SiC MOS器件性能的含氧元素的氧化后处理方法,包括以下步骤:(1)RCA清洗,(2)干氧氧化,(3)将样品放入等离子体反应室内,(4)等离子体辅助氧化后处理开始,(5)等离子体辅助氧化后处理结束,(6)进行离子注入后退火激活杂质,(7)完成SiC MOSFET的制作。利用ECR微波等离子体对SiC/SiO2界面进行含O等离子体气氛下的低温氧化后处理,而ECR微波等离子体具有高密度、高活性和低损伤的特点,能提高氧化效率,降低界面损伤,有效抑制界面态和近界面氧化物陷阱的产生,从而提升SiC/SiO2的界面质量,最终整体提升SiC MOS器件电学特性。

Description

提高SiC MOS器件性能的含氧元素的氧化后处理方法
技术领域
本发明涉及一种提高SiC MOS器件性能的含氧元素的氧化后处理方法,属于SiCMOS器件制造工艺技术领域。
背景技术
SiC材料是半导体行业内公认的第三代半导体,多应用于高温、高压及大功率领域。这是因为SiC半导体材料本身具备禁带宽度大、临界击穿场强高、高热导率等优势,除此之外,相比于同为第三代半导体的GaN材料,SiC可以通过热氧化轻易获得质量良好的绝缘栅介质SiO2。但是单纯的热氧化使得SiC/SiO2界面存在大量界面态,界面附近存在大量的近界面陷阱,进而导致了SiC MOS器件的沟道迁移率和阈值电压稳定性的下降。随着近年来对氧化和钝化技术的发展,SiC/SiO2界面存在高界面态以及SiC MOSFET沟道迁移率低的问题得到了初步解决,其中2007年,马继开等人在低温下利用湿氧二次氧化对SiC/SiO2系统进行了处理,对深能级缺陷产生了较好的效果;2015年,刘冰冰等人利用N和H混合等离子体处理结合N和H混合等离子体预处理技术,显著地降低了界面态密度。但是,一般引发SiC MOS器件阈值电压不稳定的主要原因是近界面氧化物陷阱以及栅氧中存在的可动电荷,主要是电应力作用下导致的电荷俘获以及可动电荷的移动所造成的。通过提升器件所处环境的洁净度,可动电荷的影响越来越小,但是近界面氧化物陷阱依旧影响着SiC MOS器件的稳定性。现存的大部分界面钝化工艺,都是通过氧化后退火(POA)的方法改善界面特性,但是在不同程度上劣化了SiC MOS器件的阈值电压稳定性,尤其,针对氧化工艺开发的提升SiCMOS稳定性的方法更为少见。本发明专利期望通过等离子辅助设备,改进氧化后处理工艺,从而在降低SiC/SiO2界面态密度的同时,提升SiC MOS器件的稳定性。
对于降低SiC/SiO2界面态密度,郭辉等人发表了一种制备SiC MOS电容的专利[公开号:CN 101540279A]。其中,郭辉等人通过对外延层进行预先N+离子注入对其进行补偿掺杂,而后通过热氧化结合化学气相沉积的方法,制备了足够厚度的SiO2,而后经历退火和电极溅射,获得了SiC MOS电容,该方法通过精确控制N+离子的注入剂量降低了界面态密度。而后,郭辉等人又提出了一种低偏移平带电压的SiC MOS的制作方法,并发表了专利[公开号:CN 101540280A]。在该专利中,郭辉等人通过对外延层进行N+和Al-离子注入,随后结合干氧和化学气相沉积获得SiO2,经历Ar退火后,溅射制备Al电极,从而制成MOS结构,通过精确控制N+和Al-离子的注入剂量,降低了界面态陷阱密度同时减小了MOS电容平带电压偏移。
徐茵、秦福文等人发明了用于表面改性和处理的电子回旋共振(ECR)微波等离子体系统[公开号:CN 1364946A]。该系统采用的是腔耦合式磁多级型微波等离子体源,其原理是利用永磁场约束电子运动方向,使电子绕磁力线做回旋运动并通过微波予以反复赋能,对通入的气体进行ECR微波放电,通过控制ECR微波等离子体源的谐振腔腔长、微波功率和放电气压等参数,在较低温度下产生高活性、高密度、低离子损伤的等离子体。本组开发了ECR等离子体辅助的NHCl混合处理的SiC MOS的工艺专利,本专利在此基础上增加了含氧气氛,从而整体提高处理效率和效果。
发明内容
为了克服已有技术中存在的问题,消除SiC/SiO2界面及SiO2氧化层中的C残余、悬挂键、可动离子,从而提升SiC/SiO2界面电学性能以及SiC MOS器件的稳定性,本发明提供一种提高SiC MOS器件性能的含氧元素的氧化后处理方法,在ECR微波等离子体辅助下,利用不同的氧化剂对SiC/SiO2界面进行氧化后处理的工艺,可在降低SiC/SiO2界面态密度的同时,还能提高SiC MOS器件的稳定性。
为了实现上述发明目的,本发明采取的技术方案是:一种提高SiC MOS器件性能的含氧元素的氧化后处理方法,包括以下步骤:
步骤1、RCA清洗,将SiC晶元采用RCA工艺清洗;
步骤2、干氧氧化,将清洗后的SiC晶元在N2的保护下送入管式炉中,温度控制在1000~1200℃,通入氧气,氧气流量控制在10~2000sccm,氧化时间控制在2~4h,氧化后氧化膜厚度为30~60nm;
步骤3、将样品放入等离子体反应室内,清洗烘干后,将样品通过样品传送杆送入ECR微波等离子体低温氧化设备的送样室,再经传送轨道将样品放入等离子体反应室内的基台上;
步骤4、等离子体辅助氧化后处理开始,开启ECR等离子体发生系统,利用真空设备将反应室的真空度降至10-3~10-6Pa,开启基台加热装置,将样品加热至200~700℃,开启ECR等离子体发生系统,调节微波电源功率至100~1000W,开始等离子体辅助氧化后处理。需要通入含O的气氛,通入的气氛为包含O的一种单独气体或包含O的多种混合气体,即O2/O3/H2O/H2O2/H2/N2/HCl/Cl2,通过第1~4流量计调节各气体组分比例如下:
(a)通入O2气体,开启第1流量计,流量控制在18~1000sccm;
(b)通入O3气体,开启第2流量计,流量控制在70~100sccm;
(c)通入H2气体,开启第4流量计,流量控制在80~100sccm;
(d)通入H2O气体,开启第3流量计,流量控制在60~100sccm;
(e)通入H2O2气体,开启第3流量计,流量控制在60~100sccm;
(f)通入N2气体,开启第4流量计,流量控制在80~100sccm;
(g)通入HCl气体,开启第4流量计,流量控制在80~100sccm;
(h)通入Cl2气体,开启第4流量计,流量控制在80~100sccm;
步骤5、经过1~30min氧化后处理后,等离子体辅助氧化后处理结束,关闭第1流量计,保持真空设备运作,关闭ECR等离子体发生系统,待真空度降至10-3Pa以下,打开第4流量计,通入N2气,在N2保护下将样品温度降至室温,并取出;
步骤6,进行离子注入后退火激活杂质,处理后的SiC晶元放回管式炉中,在1000~1200℃的N2中退火20~40min,而后进行涂胶,光刻,腐蚀,离子注入,去胶,清洗,烘干后,进行离子注入后退火激活杂质,在1000~1800℃下,Ar气氛中退火10~30min;
步骤7、完成SiC MOSFET的制作,去除背面氧化层后,对样品进行Al、Ti或TiC的制作,沉积方法包括蒸镀,溅射以及MOCVD,而后在Ar气氛中进行退火,退火温度控制在400~480℃,退火时间控制在10~30min,在保护气氛下冷却至室温,即完成了SiC MOSFET的制作。
本发明有益效果是:一种提高SiC MOS器件性能的含氧元素的氧化后处理方法,包括以下步骤:(1)RCA清洗,(2)干氧氧化,(3)将样品放入等离子体反应室内,(4)等离子体辅助氧化后处理开始,(5)等离子体辅助氧化后处理结束,(6)进行离子注入后退火激活杂质,(7)完成SiC MOSFET的制作。利用ECR微波等离子体对SiC/SiO2界面进行含O等离子体气氛下的低温氧化后处理,而ECR微波等离子体具有高密度、高活性和低损伤的特点,能提高氧化效率,降低界面损伤,有效抑制界面态和近界面氧化物陷阱的产生,从而提升SiC/SiO2的界面质量,稳定SiC MOS器件平带电压和阈值电压,最终整体提升SiC MOS器件电学特性。氧化剂优势说明:(1)O3与O2相比较,O3更具有反应活性,虽然并不稳定,但是其分解过程使得等离子体中产生更多的O自由基及单一O原子,这更能促进O等离子体在二氧化硅中的扩散从而使得界面反应充分进行;(2)H2O2与H2O相比较,H2O2具有更高的氧化特性,以此做为氧化剂可对界面有更充分的氧化作用,从而提升界面质量,优化SiC MOS器件特性。
附图说明
图1是本发明方法步骤流程图。
图2是本发明所用ECR微波等离子体低温氧化设备结构示意图。
图中:1、挡板阀,2、送样室,3、观察窗,4、样品传送杆,5、反应基台,6、传送轨道,7、基台加热装置,8、第1流量计,8a、第2流量计,8b、第3流量计,8c、第4流量计,9、臭氧发生器,10、气泡室,11、真空设备,12、ECR等离子体发生系统,13、等离子体共振腔,14、反应室。
图3是对工艺处理的样品进行I-V测试得出的J-E曲线图。
图4是hi-lo法测试C-V的测试结果图。
图中:(a)是干氧氧化制备的SiC MOS的C-V曲线图,(b)是ECR O等离子体氧化后处理10min后的SiC MOS的C-V曲线图,(c)是ECR O等离子体氧化后处理制备的SiC MOS结构与干氧氧化制备的SiC MOS结构的界面态密度的对比图。
图5是100K下10min应力下C-V回滞测试结果图。
图中:(a)是干氧氧化制备的SiC MOS结构的应力C-V回滞曲线图,(b)是ECR O等离子体氧化后处理10min后的SiC MOS的应力C-V回滞曲线图。
图6是干氧氧化与10min ECR O等离子体氧化后处理氧化制备的SiC MOSFET的ID-VGS特性曲线图。
具体实施方式
下面结合实施例对本发明作进一步说明。
实施例1、ECR微波等离子体辅助O2氧化后处理
步骤A、将SiC晶元切片,切割尺寸1cm×1cm,SiC表面采用RCA工艺清洗。
步骤B、将清洗后的SiC晶元在N2的保护下送入管式炉中,升温至1180℃,通入氧气,氧气流量1000sccm,氧化时间3h,氧化后氧化膜厚度为50nm。
步骤C、将样品放入等离子体反应室内,清洗烘干后,将样品通过样品传送杆4送入ECR微波等离子体低温氧化设备的送样室2,再经传送轨道6将样品放入等离子体反应室内的反应基台5上。
步骤D、开启ECR等离子体发生系统12,利用真空设备11将反应室14的真空度降至10-4Pa,开启基台加热装置7,将样品加热至600℃,开启ECR等离子体发生系统12,调节微波电源功率至900W。打开第1流量计8,高纯O2通入等离子体共振腔13中,流量为100sccm,开始氧化后处理。
步骤E、经过20min氧化后处理后,关闭第1流量计8,保持真空设备11运作,关闭ECR等离子体发生系统12,待真空度降至10-3Pa以下,打开第4流量计8c,通入N2气,在N2保护下将样品温度降至室温,并取出。
步骤F,处理后的SiC晶元放回管式炉中,在1180℃的N2中退火30min后进行涂胶,光刻,腐蚀,离子注入,去胶,清洗,烘干后,进行离子注入后退火激活杂质,在1000℃下,Ar气氛中退火30min
步骤G、去除背面氧化层后,对样品进行Al、Ti或TiC的制作,沉积方法包括蒸镀,溅射以及MOCVD,而后在Ar气氛中进行退火,退火温度控制在400℃,退火时间控制在30min,在Ar保护气氛下冷却至室温,即完成了SiC MOSFET的制作。
实施例2、ECR微波等离子体辅助O2/O3混合气体氧化后处理
步骤A、B、C与实施例1相同。
步骤D,开启ECR等离子体发生系统12,利用真空设备11将反应室14的真空度降至10-4Pa,开启基台加热装置7,将样品加热至600℃,开启ECR等离子体发生系统12,调节微波电源功率至900W。打开第1、2流量计8、8a,将流量分别为60sccm和100sccm的O2和O3通入到等离子体共振腔13中,开始氧化后处理。
步骤E、经过20min氧化后处理后,关闭第1、2流量计8、8a,关闭臭氧发生器9,保持真空设备11运作,关闭ECR等离子体发生系统12,待真空度降至10-3Pa以下,打开第4流量计8c,通入N2气,在N2保护下将样品温度降至室温,并取出。
步骤F、G与实施例1相同。
实施例3、ECR微波等离子体辅助O2/H2O混合气体氧化后处理
步骤A、B、C与实施例1相同。
步骤D、开启ECR等离子体发生系统12,利用真空设备11将反应室14的真空度降至10-4Pa,开启基台加热装置7,将样品加热至600℃,开启ECR等离子体发生系统12,调节微波电源功率至900W,打开气泡室10,将其中的水加热至90℃,随后打开第1、3流量计8、8b,将流量分别为40sccm和100sccm的O2和水蒸气通入到等离子体共振腔13中,开始氧化后处理。
步骤E、经过20min氧化后处理后,关闭第1、3流量计8、8b,关闭气泡室10,保持真空设备11运作,关闭ECR等离子体发生系统12,待真空度降至10-3Pa以下,打开第4流量计8c,通入N2气,在N2保护下将样品温度降至室温,并取出。
步骤F、G与实施例1相同。
实施例4:ECR微波等离子体辅助O2/H2混合气体氧化后处理
步骤A、B、C与实施例1相同。
步骤D、开启ECR等离子体发生系统12,利用真空设备11将反应室14的真空度降至10-4Pa,开启基台加热装置7,将样品加热至600℃,开启ECR等离子体发生系统12,调节微波电源功率至900W,打开氢气气瓶气阀,随后打开第1、4流量计8、8c,将流量分别为90sccm和100sccm的O2和H2通入到等离子体共振腔13中,开始氧化后处理。
步骤E、经过20min氧化后处理后,关闭第1、4流量计8、8c,关闭氢气气瓶,保持真空设备11运作,关闭ECR等离子发生系统12,待真空度降至10-3Pa以下,打开第4流量计8c,通入N2气,在N2保护下将样品温度降至室温,并取出。
步骤F、G与实施例1相同。
实施例5:ECR微波等离子体辅助O2/N2混合气体氧化后处理
步骤A、B、C与实施例1相同。
步骤D、开启ECR等离子体发生系统12,利用真空设备11将反应室14的真空度降至10-4Pa,开启基台加热装置7,将样品加热至600℃,开启ECR等离子体发生系统12,调节微波电源功率至900W,打开氢气气瓶气阀,随后打开第1、4流量计8、8c,将流量分别为90sccm和100sccm的O2和N2通入到等离子体共振腔13中,开始氧化后处理。
步骤E、经过20min氧化后处理后,关闭第1、4流量计8、8c,关闭氢气气瓶,保持真空设备11运作,关闭ECR等离子发生系统12,待真空度降至10-3Pa以下,打开第4流量计8c,通入N2气,在N2保护下将样品温度降至室温,并取出。
步骤F、G与实施例1相同。
实施例6:ECR微波等离子体辅助O2/O3/H2混合气体氧化后处理
步骤A、B、C与实施例1相同。
步骤D、开启ECR等离子体发生系统12,利用真空设备11将反应室14的真空度降至10-4Pa,开启基台加热装置7,将样品加热至600℃,开启ECR等离子体发生系统12,调节微波电源功率至900W,打开臭氧发生器9和氢气气瓶气阀随后打开第1、2、4流量计8、8a、8c,将流量分别为60sccm、100sccm和80sccm的O2、O3和H2通入到等离子体共振腔13中,开始氧化后处理。
步骤E、经过20min氧化后处理后,关闭第1、2、4流量计8、8a、8c,关闭臭氧发生器9和氢气气瓶,保持真空设备11运作,关闭ECR等离子发生系统12,待真空度降至10-3Pa以下,打开第4流量计8c,通入N2气,在N2保护下将样品温度降至室温,并取出。
步骤F、G与实施例1相同。
实施例7:ECR微波等离子体辅助O2/O3/H2O混合气体氧化后处理
步骤A、B、C与实施例1相同。
步骤D、开启ECR等离子体发生系统12,利用真空设备11将反应室14的真空度降至10-4Pa,开启基台加热装置7,将样品加热至600℃,开启ECR等离子体发生系统12,调节微波电源功率至900W,打开臭氧发生器9和气泡室10,将气泡室10中的水加热至90℃,随后打开第1、2、3流量计8、8a、8b,将流量分别为18sccm、70sccm和80sccm的O2、O3和水蒸气通入到等离子体共振腔13中,开始氧化后处理。
步骤E、经过20min氧化后处理后,关闭第1、2、3流量计8、8a、8b,关闭气泡室10和臭氧发生器9,,保持真空设备11运作,关闭ECR等离子发生系统12,待真空度降至10-3Pa以下,打开第4流量计8c,通入N2气,在N2保护下将样品温度降至室温,并取出。
步骤F、G与实施例1相同。
实施例8:ECR微波等离子体辅助O2/H2O/H2O2混合气体氧化后处理
步骤A、B、C与实施例1相同。
步骤D、开启ECR等离子体发生系统12,利用真空设备11将反应室14的真空度降至10-4Pa,开启基台加热装置7,将样品加热至600℃,开启ECR等离子体发生系统12,调节微波电源功率至900W,打开气泡室10,将气泡室10中的30%H2O2水溶液加热至80℃,随后打开第1、3流量计8、8b,将流量分别为100sccm的O2、水蒸气及H2O2通入到等离子体共振腔13中,开始氧化后处理。
步骤E、经过20min氧化后处理后,关闭第1、3流量计8、8b,关闭气泡室10,,保持真空设备11运作,关闭ECR等离子发生系统12,待真空度降至10-3Pa以下,打开第4流量计8c,通入N2气,在N2保护下将样品温度降至室温,并取出。
步骤F、G与实施例1相同。
实施例9:ECR微波等离子体辅助O2/O3/H2O/H2O2混合气体氧化后处理
步骤A、B、C与实施例1相同。
步骤D、开启ECR等离子体发生系统12,利用真空设备11将反应室14的真空度降至10-4Pa,开启基台加热装置7,将样品加热至600℃,开启ECR等离子体发生系统12,调节微波电源功率至900W,打开气泡室10,将气泡室10中的30%H2O2水溶液加热至80℃,打开臭氧发生器9随后打开第1、2、3流量计8、8a、8b,将流量分别为20sccm、100sccm、100sccm和100sccm的O2、O3、水蒸气及H2O2通入到等离子体共振腔13中,开始氧化后处理。
步骤E、经过20min氧化后处理后,关闭第1、2、3流量计8、8a、8b,关闭气泡室10,,保持真空设备11运作,关闭ECR等离子发生系统12,待真空度降至10-3Pa以下,打开第4流量计8c,通入N2气,在N2保护下将样品温度降至室温,并取出。
步骤F、G与实施例1相同。
实施例10:ECR微波等离子体辅助O2/N2/HCl混合气体氧化后处理
步骤A、B、C与实施例1相同。
步骤D、开启ECR等离子体发生系统12,利用真空设备11将反应室14的真空度降至10-4Pa,开启基台加热装置7,将样品加热至600℃,开启ECR等离子体发生系统12,调节微波电源功率至900W,随后打开第1、4流量计8、8c,将流量分别为90sccm、100sccm和100sccm的O2,N2和HCl通入到等离子体共振腔13中,开始氧化后处理。
步骤E、经过20min氧化后处理后,关闭第1、4流量计8、8c,保持真空设备11运作,关闭ECR等离子发生系统12,待真空度降至10-3Pa以下,打开第4流量计8c,通入N2气,在N2保护下将样品温度降至室温,并取出。
步骤F、G与实施例1相同。
实施例11:ECR微波等离子体辅助O2/N2/H2/Cl2混合气体氧化后处理
步骤A、B、C与实施例1相同。
步骤D、开启ECR等离子体发生系统12,利用真空设备11将反应室14的真空度降至10-4Pa,开启基台加热装置7,将样品加热至600℃,开启ECR等离子体发生系统12,调节微波电源功率至900W,打开氢气瓶气阀随后打开第1、4流量计8、8c,将流量分别为90sccm、100sccm、100sccm和100sccm的O2、N2、H2和Cl2通入到等离子体共振腔13中,开始氧化后处理。
步骤E、经过20min氧化后处理后,关闭第1、4流量计8、8c,关闭氢气瓶气阀,保持真空设备11运作,关闭ECR等离子发生系统12,待真空度降至10-3Pa以下,打开第4流量计8c,通入N2气,在N2保护下将样品温度降至室温,并取出。
步骤F、G与实施例1相同。
下面根据实际测试的电学性能对实施例1中的工艺效果进行说明:
实施例12:氧化膜抗击穿特性测试
利用探针台及半导体分析仪对干氧氧化制备的对比样品和经过O等离子体氧化后处理的SiC MOS器件进行I-V测试,测试电压从0~50V,电压步进0.1V,电压增速220mV/s,观察其栅极漏电流,限流10-3A。通过获得的I-V数据,利用金属电极面积和氧化膜厚度,可以得出J-E曲线,并计算出栅极击穿电场,测试温度为293K。如图3所示,通过对比干氧氧化及氧化后O等离子体氧化后处理10min后所得样品的J-E曲线,可以看出氧化后的O等离子体二次氧化后处理有效增强了SiO2膜的抗击穿特性。
实施例13:SiC/SiO2界面态密度测试
利用探针台及半导体分析仪对干氧氧化制备的对比样品和经过O等离子体氧化后处理的SiC MOS器件进行Hi-lo法C-V测试,在1MHz和准静态条件下测出C-V曲线,测试电压-10~+10V,电压步进0.02V,测试温度293K。如图4的(a) 为干氧氧化制备的SiC MOS结构的C-V曲线,图4的(b)为经过氧化后O等离子体二次氧化后处理10min制备的SiC MOS结构的C-V曲线,通过对比干氧氧化及经过O等离子体氧化后处理的SiC MOS器件的C-V曲线,发现经过O等离子体二次氧化后处理的SiC MOS结构高低频C-V曲线之间的平带电压偏移量较低。通过Hi-lo法计算两者的界面态密度,发现干氧氧化所得样品的界面态密度高于经过O等离子体二次氧化后处理所得的样品,如图4的(c)所示。由此推断,O等离子体二次氧化可以提升界面特性,降低SiO2/SiC界面态密度。
实施例14:SiC MOS结构电学稳定性测试
对干氧氧化制备的对比样品和经过O等离子体氧化后处理制备的SiC MOS器件进行应力C-V测试,在100K温度下,施加10min应力,正应力+2.5MV/cm,进行反向C-V测试,而后负应力-2.5MV/cm,而后进行正向C-V测试,对比正负应力前后平带电压的偏移量。如图5的(a)为干氧氧化制备的SiC MOS结构的C-V回滞曲线,图5的(b)为经过氧化后O等离子体氧化后处理的SiC MOS器件的C-V回滞曲线,通过对比干氧氧化及经过10min O等离子体二次氧化后处理制备的SiC MOS器件的C-V回滞曲线,对比其存在的平带电压偏移量,分别为1.914V,1.238V,从而判定氧化后O等离子体氧化后处理工艺减少了低温下的平带电压偏移量,有效提升了SiC MOS器件的稳定性。
实施例15:SiC MOSFET转移特性曲线
对干氧氧化制备的对比样品和氧化后O等离子体氧化后处理制备的SiC MOS器件进行ID-Vg特性测试,Vg电压范围为0~25V,设定ID为1×10-9A时,器件处于导通状态,判定此时的Vg为阈值电压,由此评估阈值电压稳定性,同时通过亚阈值斜率计算沟道迁移率。如图6所示,氧化后含O等离子体氧化后处理可以提升沟道迁移率。
实施例16:
本发明方法中的含O等离子体氧化后处理还可采用不同的处理温度、微波功率,不同的混合气体组合,不同的混合气源比例,实测结果如表1~8所示。
表1为等离子体功率900W下不同气氛的等离子体在不同温度下对SiC/SiO2后处理制备的SiC MOS结构击穿电场的数值。
表2为等离子体功率900W不同气氛的等离子体在不同温度下对SiC/SiO2结构进行后处理后导带下0.2eV处界面态密度数值。
表1
Figure BDA0002196889860000131
表2
Figure BDA0002196889860000132
表3为等离子体功率900W不同气氛的等离子体在不同温度下后处理后制备的SiCMOS电容平带电压偏移量的数值。
表4为650℃下,不同功率下,不同气氛的等离子体后处理后制备的SiC MOS结构击穿电场的数值。
表3
Figure BDA0002196889860000133
表4
Figure BDA0002196889860000141
表5为650℃下,不同功率下,不同气氛的等离子体后处理制备的SiC/SiO2导带下0.2eV处界面态密度数值。
表6为650℃下,不同功率下,不同气氛的等离子体氧化后处理后制备的SiC MOS电容平带电压偏移量的数值。
表5
Figure BDA0002196889860000142
表6
Figure BDA0002196889860000143
表7 900W 650℃ECR H2/O2等离子体H2:O2不同比例氧化后处理处理后的SiC MOS电容的电学特性。
表8 900W 650℃ECR O2/O3等离子体O2:O3不同比例氧化后处理处理后的SiC MOS电容的电学特性。
表7
Figure BDA0002196889860000151
表8
Figure BDA0002196889860000152
表9
Figure BDA0002196889860000153
本发明中,通过利用等离子体O的扩散率高,钝化活性高等特点,在较低温度下对热氧化的SiO2进行了O等离子体处理,这一方法减少界面陷阱和栅氧化层中的陷阱,因而提升了SiC MOS器件的基本特性。实测结果表明,在经过本发明所用的不同气氛组合的ECR微波等离子体处理后可以明显改善栅极抗击穿特性,将SiC/SiO2导带下0.2eV处的界面态密度降至1011eV-1cm-2,并将100K下应力后的平带电压偏移量降至0.5V以内,从电学特性,稳定性及可靠性三个方面改善了SiC MOS器件的电学特性,取得了有益的效果。

Claims (1)

1.一种提高SiC MOS器件性能的含氧元素的氧化后处理方法,包括以下步骤:
步骤1、RCA清洗,将SiC晶元采用RCA工艺清洗;
步骤2、干氧氧化,将清洗后的SiC晶元在N2的保护下送入管式炉中,温度控制在1000~1200℃,通入氧气,氧气流量控制在10~2000 sccm, 氧化时间控制在2~4 h,氧化后氧化膜厚度为30~60 nm;
步骤3、将样品放入等离子体反应室内,清洗烘干后,将样品通过样品传送杆送入ECR微波等离子体低温氧化设备的送样室,再经传送轨道将样品放入等离子体反应室内的基台上;
步骤4、等离子体辅助氧化后处理开始,利用真空设备将反应室的真空度降至10-3~10-6 Pa,开启基台加热装置,将样品加热至200~700 ℃,开启ECR等离子体发生系统,调节微波电源功率至100~1000 W,开始等离子体辅助氧化后处理,需要通入含O的气氛,通入的气氛为包含O的一种单独气体或包含O的多种混合气体,即O2/O3/H2O/H2O2/H2/N2/HCl/Cl2,通过第1~4流量计调节各气体组分比例如下:
(a)通入O2气体,开启第1流量计,流量控制在18~1000 sccm;
(b)通入O3气体,开启第2流量计,流量控制在70~100 sccm;
(c)通入H2气体,开启第4流量计,流量控制在80~100 sccm;
(d)通入H2O气体,开启第3流量计,流量控制在60~100 sccm;
(e)通入H2O2气体,开启第3流量计,流量控制在60~100 sccm;
(f)通入N2气体,开启第4流量计,流量控制在80~100 sccm;
(g)通入HCl气体,开启第4流量计,流量控制在80~100 sccm;
(h)通入Cl2气体,开启第4流量计,流量控制在80~100 sccm;
步骤5、经过1~30 min氧化后处理后,等离子体辅助氧化后处理结束,关闭第1流量计,保持真空设备运作,关闭ECR等离子体发生系统,待真空度降至10-3 Pa以下,打开第4流量计,通入N2气,在N2保护下将样品温度降至室温,并取出;
步骤6、进行离子注入后退火激活杂质,处理后的SiC晶元放回管式炉中,在1000~1200℃的N2中退火20~40 min,而后进行涂胶,光刻,腐蚀,离子注入,去胶,清洗,烘干后,进行离子注入后退火激活杂质,在1000~1800 ℃下,Ar气氛中退火10~30 min;
步骤7、完成SiC MOSFET的制作,去除背面氧化层后,对样品进行Al、Ti或TiC的制作,沉积方法包括蒸镀、溅射以及MOCVD,而后在Ar气氛中进行退火,退火温度控制在400~480 ℃,退火时间控制在10~30 min,在保护气氛下冷却至室温,即完成了SiC MOSFET的制作。
CN201910850905.0A 2019-09-10 2019-09-10 提高SiC MOS器件性能的含氧元素的氧化后处理方法 Active CN110571140B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910850905.0A CN110571140B (zh) 2019-09-10 2019-09-10 提高SiC MOS器件性能的含氧元素的氧化后处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910850905.0A CN110571140B (zh) 2019-09-10 2019-09-10 提高SiC MOS器件性能的含氧元素的氧化后处理方法

Publications (2)

Publication Number Publication Date
CN110571140A CN110571140A (zh) 2019-12-13
CN110571140B true CN110571140B (zh) 2021-07-13

Family

ID=68778784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910850905.0A Active CN110571140B (zh) 2019-09-10 2019-09-10 提高SiC MOS器件性能的含氧元素的氧化后处理方法

Country Status (1)

Country Link
CN (1) CN110571140B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446154B (zh) * 2020-05-06 2023-05-16 西安交通大学 一种基于超临界CO2处理的4H-SiC/SiO2界面低温改善方法及其应用
CN112820639B (zh) * 2021-01-02 2024-05-31 大连理工大学 一种改进的碳化硅mosfet器件的制备工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629559A (zh) * 2012-04-20 2012-08-08 西安电子科技大学 叠栅SiC-MIS电容的制作方法
CN108666206A (zh) * 2018-05-25 2018-10-16 中国科学院微电子研究所 基于两步微波等离子体氧化的碳化硅氧化方法
CN109003895A (zh) * 2018-07-19 2018-12-14 大连理工大学 一种提高SiC MOSFET器件性能稳定性的制作方法
CN109103078A (zh) * 2018-10-03 2018-12-28 大连理工大学 一种提高SiC MOSFET器件高、低温稳定性的钝化方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629559A (zh) * 2012-04-20 2012-08-08 西安电子科技大学 叠栅SiC-MIS电容的制作方法
CN108666206A (zh) * 2018-05-25 2018-10-16 中国科学院微电子研究所 基于两步微波等离子体氧化的碳化硅氧化方法
CN109003895A (zh) * 2018-07-19 2018-12-14 大连理工大学 一种提高SiC MOSFET器件性能稳定性的制作方法
CN109103078A (zh) * 2018-10-03 2018-12-28 大连理工大学 一种提高SiC MOSFET器件高、低温稳定性的钝化方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Effects of post oxidation annealing on electrical and interface properties of high pressure water vapor oxidized SiO2/SiC metal-oxide-semiconductor capacitors;K. Kalai Selvi,et al;《Thin Solid Films》;20121231;第531卷;第373–377页 *

Also Published As

Publication number Publication date
CN110571140A (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
CN105355561B (zh) 一种降低SiC MOS界面态密度的表面预处理方法
JP5283147B2 (ja) 半導体装置および半導体装置の製造方法
Lucovsky Ultrathin nitrided gate dielectrics: Plasma processing, chemical characterization, performance, and reliability
CN109003895B (zh) 一种提高SiC MOSFET器件性能稳定性的制作方法
CN110571140B (zh) 提高SiC MOS器件性能的含氧元素的氧化后处理方法
TW200423825A (en) Plasma processing method, semiconductor substrate, and plasma processing device
WO2003056622A1 (fr) Procede de traitement d'un substrat et methode de production d'un dispositif a semi-conducteurs
Niimi et al. Monolayer-level controlled incorporation of nitrogen at Si–SiO 2 interfaces using remote plasma processing
CN109103078A (zh) 一种提高SiC MOSFET器件高、低温稳定性的钝化方法
CN115784774B (zh) 一种改善SiC Mos界面特性的方法
CN105304498A (zh) 一种降低SiO2/SiC界面态密度的方法
Joshi et al. High-field breakdown in thin oxides grown in N/sub 2/O ambient
CN112820638A (zh) 一种高性能SiC MOSFET器件的制备工艺
US20080187747A1 (en) Dielectric Film and Method of Forming the Same
CN112820639B (zh) 一种改进的碳化硅mosfet器件的制备工艺
Chern et al. H/sub 2//O/sub 2/plasma on polysilicon thin-film transistor
CN113113288A (zh) 一种新型的含氯元素的碳化硅氧化工艺
CN113223940B (zh) 利用含氯元素的氧化后退火技术改进SiC MOSFET器件性能的方法
CN113035691B (zh) 提高碳化硅mosfet器件稳定性和可靠性的两步氧化后退火工艺
Ray Plasma oxidation of silicon
Liu et al. Wet thermal annealing effect on TaN/HfO2/Ge metal—oxide—semiconductor capacitors with and without a GeO2 passivation layer
Barlow et al. The low-temperature anodization of silicon in a gaseous plasma
JPH0823095A (ja) 半導体装置及びその製造方法
Kosugi et al. Thermal oxidation of (0001) 4H-SiC at high temperatures in ozone-admixed oxygen gas ambient
San Andrés et al. Rapid thermal annealing effects on the electrical behavior of plasma oxidized silicon/silicon nitride stacks gate insulators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant