CN105304498A - 一种降低SiO2/SiC界面态密度的方法 - Google Patents

一种降低SiO2/SiC界面态密度的方法 Download PDF

Info

Publication number
CN105304498A
CN105304498A CN201510671058.3A CN201510671058A CN105304498A CN 105304498 A CN105304498 A CN 105304498A CN 201510671058 A CN201510671058 A CN 201510671058A CN 105304498 A CN105304498 A CN 105304498A
Authority
CN
China
Prior art keywords
sample
sic
sample stage
interface state
state density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510671058.3A
Other languages
English (en)
Inventor
王德君
李青洙
秦福文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian University of Technology
Original Assignee
Dalian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian University of Technology filed Critical Dalian University of Technology
Priority to CN201510671058.3A priority Critical patent/CN105304498A/zh
Publication of CN105304498A publication Critical patent/CN105304498A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412Plasma immersion ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/336Changing physical properties of treated surfaces
    • H01J2237/3365Plasma source implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种降低SiO2/SiC界面态密度的方法,涉及SiC(碳化硅)半导体器件的性能改进技术领域。其处理过程是:第一步,将SiC样品清洗,并氧化形成一层SiO2薄膜;第二步,将样品装入电子回旋共振微波等离子体系统到放电室样品台中,第三步,抽取真空并将样品台升温;第四步,开启微波源,向放电室通入NH3产生氨等离子体对氧化后的样品进行处理。本发明中氨等离子体放电产生大量N、H、NH和NH2等高活性物质,同时结合N、H钝化作用,可以在保证氧化膜质量的前提下,显著降低SiO2/SiC界面态密度,为进一步改善SiC-MOS器件性能奠定基础。

Description

一种降低SiO2/SiC界面态密度的方法
技术领域
本发明涉及SiC(碳化硅)半导体器件的性能改进技术领域,特别是SiC-MOS器件制作过程中一种降低SiO2/SiC界面态密度的方法。
背景技术
SiC半导体具有禁带宽度大、临界击穿电场高、热导率高、载流子饱和漂移速度高等优异特性,在高温、高频、大功率器件领域具有极大应用潜力。同时,SiC是唯一一种可以热氧化形成SiO2膜的宽带隙化合物半导体,这一特点使SiC-MOS器件可以在成熟的硅工艺上实现。然而,实际制作的SiC-MOS器件存在沟道迁移率低的问题,其主要原因是SiO2/SiC界面态密度过高。因此,降低SiO2/SiC界面态密度是SiC-MOS器件研究领域的关键技术问题。
目前,氮钝化是公认最有效的降低SiO2/SiC界面态密度的方法。郭辉等人在专利[申请号:200910022011.9]中提出了一种低界面态密度的SiC-MOS电容制作方法。其中的关键工艺即为在氧化前向SiC衬底离子注入一层N+离子。该方法有效降低了界面态密度,但由于氧化层中含有大量的N元素,导致氧化层绝缘特性下降。
AK.萨克斯勒.MK.达斯在其专利[申请号:03820297]中提出在基本无氧的含氮环境中高温退火,使用了N2O、NO、NH3三种气氛。他们都降低了界面态密度,但也都存在一些问题。N2O/NO气氛下高温退火会向SiO2/SiC界面引入大量的氧,使氧化层不可控地增加,最终限制该工艺的钝化效率。而在NH3气氛下高温退火,N和H都是以NH3分子的形式被引入,不能提供原子级的H,所以只有N对界面缺陷有钝化作用,而H几乎没有钝化作用,导致NH3退火工艺的钝化有效十分有限。
廖奇泊等人在其专利[申请号:201510091817.9]中提出低温N2/H2退火方法,可以同时发挥N和H的界面钝化作用,降低界面态密度。但是N2和H2在低温很难分解成N、H原子,所以实际其钝化作用的是N、H分子,而分子级的N和H的界面钝化作用十分有限的。
徐茵等人发明了电子回旋共振微波等离子体系统[申请号:01101424.5]。该系统采用具有可调谐振腔和磁多极场位形的腔耦合型电子回旋共振微波等离子体源,利用电子回旋共振原理,通入反应气体参与电子回旋共振放电,通过控制电子回旋共振等离子体源的运行参数可以实现高活化低离子损伤的等离子体。
发明内容
本发明的目的是提供一种SiC氧化后氨等离子体退火处理方法,降低SiO2/SiC界面态密度。本发明的技术方案如下:
一种降低SiO2/SiC界面态密度的方法:首先将碳化硅样品清洗,并氧化形成一层SiO2薄膜;然后对氧化后的样品进行氨等离子体退火处理;在对氧化后的样品进行氨等离子体退火处理中采用了电子回旋共振微波等离子体系统,该电子回旋共振微波等离子体系统主要包括:等离子体系统、微波源、石英放电室、装样室、样品台,其中样品台可以在装样室和石英放电室之间移动;
氧化后氨等离子体处理工艺,实施过程是将氧化后的SiC样品通过样品台载入石英放电室,对石英放电室抽真空,当真空度达到10-3Pa以下时,开始对石英放电室升温200-800℃;开启电子回旋共振微波等离子体系统的微波源,功率在200-800W条件下,向石英放电室通入NH3产生氨等离子体,对样品处理5-30min;将样品台冷却到室温,将样品台载入装样室,向装样室充入N2,在N2气氛保护下从样品台中取出样品。
本发明的优异效果在于:氨等离子体在放电过程中产生大量N、H、NH和NH2等高活性物质,同时结合N、H钝化作用,显著降低SiO2/SiC界面态密度。
附图说明
图1为本发明的流程图。
图2为氨等离子体退火处理前后SiO2膜的电流密度-场强特性曲线。
图3为氨等离子体退火处理前后SiO2/SiC界面态密度随能量的分布图。
表1为同样处理10min时不同氨等离子体退火处理温度的界面态密度。
表2为处理温度600℃时不同氨等离子体退火处理时间的界面态密度。
具体实施方式
下面,参照附图对本发明的实施方式进行说明。
实施例一
图1是结合了本发明的SiC-MOS器件制备流程图,步骤如下:
第一步,通过公知的RCA标准清洗法清洗SiC材料。
第二步,对清洗后的SiC衬底进行氧化,形成一层SiO2膜。
第三步,采用电子回旋共振微波等离子体系统产生的氨等离子体对退火后的样品进行处理。
(1)将氧化后的样品在N2气氛保护下载入电子回旋共振微波等离子体系统的装样室中,并推送到石英放电室;
(2)对石英放电室抽真空,当真空度达到10-4Pa以下时,开始对石英放电室升温,设定温度为600℃;
(3)以NH3作为等离子体的产生源,NH3流量设定为70sccm,微波源功率为650W条件下,对样品进行氨等离子体处理10min。
(4)处理完成后,将样品台冷却到室温,并载入装样室;向装样室通入N2,在N2气氛保护下从样品台取出样品。
第四步,利用金属掩膜版,采用阻抗加热蒸发法在样品正面和背面分别形成Al电极。
本发明的效果可以通过电学性能实测结果进一步说明:
实测内容:(1)对利用本发明方法处理前后的SiC-MOS样品进行I-V特性测试,I-V测试利用Keithley4200半导体参数分析仪完成,电压扫描范围为0-38V,电压步长为0.05V,保持时间为0.1s;(2)对利用本发明方法处理前后的SiCMOS样品进行C-V特性测试,C-V测试利用Keithley4200半导体参数分析仪和LakeShoreTTPX低温探针台完成,低温条件通过液氮制冷实现,电压扫描范围为+10~–10V,电压步长为0.02V,保持时间为0.1s。
实测结果,如图3所示。
参照图3,氨等离子体处理前后,氧化膜的击穿场强均超过9.6MV/cm,单从击穿场强的角度考虑,两组样品均可满足实际SiC-MOS器件对氧化膜绝缘特性的要求。由该图计算得到的处理前后两组样品的势垒高度分别为2.63eV和2.55eV,均接近理论值2.7eV。说明本发明的氨等离子体处理方法不会劣化SiO2膜的绝缘特性。
氨等离子体处理后,整个SiC禁带上半部分的界面态密度均明显降低,随能级逐渐加深,其降低幅度逐渐增加。在EC–E=0.06eV处,氨等离子体处理使界面态密度由处理前的6.3×1013cm-2eV-1降低到2.5×1013cm-2eV-1,降低幅度约为65%;在0.2eV<EC–E<0.6eV范围内,氨等离子体处理后样品的界面态密度降低幅度接近一个数量级,在0.2eV和0.6eV处,界面态密度分别由处理前的7.1×1013cm-2eV-1和6.7×1011cm-2eV-1降低到处理后的1.9×1012cm-2eV-1和1.3×1011cm-2eV-1;在EC–E>0.6eV范围内,氨等离子体处理后样品的界面态密度降低幅度超过一个数量级。说明本发明的氨等离子体处理方法可以有效降低整个SiC禁带上半部分的界面态密度。
实测结果表明,本发明的氨等离子体处理方法可以在保证氧化膜质量不被劣化的前提下,显著降低SiO2/SiC界面态密度。该方法实现了N、H钝化作用的结合,为进一步改善SiC-MOSFET器件性能奠定基础。
其他实施例
在实施例1中的样品制作步骤中,氨等离子体处理时间还可以采用5min和20min;处理温度还可以采用400℃、500℃;实测结果如表1和表2,其他实施例也可以降低SiO2/SiC界面态密度,但其降低幅度均低于实施例1中处理温度为600℃、处理时间为10min的样品。
表1
表2

Claims (1)

1.一种降低SiO2/SiC界面态密度的方法:首先将碳化硅样品清洗,并氧化形成一层SiO2薄膜;然后对氧化后的样品进行氨等离子体退火处理;在对氧化后的样品进行氨等离子体退火处理中采用了电子回旋共振微波等离子体系统,该电子回旋共振微波等离子体系统主要包括:等离子体系统、微波源、石英放电室、装样室、样品台、其中样品台可以在装样室和石英放电室之间移动;
其特征在于氧化后氨等离子体处理工艺,实施过程是将氧化后的SiC样品通过样品台载入石英放电室,对石英放电室抽真空,当真空度达到10-3Pa以下时,开始对石英放电室升温200-800℃;开启电子回旋共振微波等离子体系统的微波源,功率在200-800W条件下,向石英放电室通入NH3产生氨等离子体,对样品处理5-30min;将样品台冷却到室温,将样品台载入装样室,向装样室充入N2,在N2气氛保护下从样品台中取出样品。
CN201510671058.3A 2015-10-15 2015-10-15 一种降低SiO2/SiC界面态密度的方法 Pending CN105304498A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510671058.3A CN105304498A (zh) 2015-10-15 2015-10-15 一种降低SiO2/SiC界面态密度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510671058.3A CN105304498A (zh) 2015-10-15 2015-10-15 一种降低SiO2/SiC界面态密度的方法

Publications (1)

Publication Number Publication Date
CN105304498A true CN105304498A (zh) 2016-02-03

Family

ID=55201587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510671058.3A Pending CN105304498A (zh) 2015-10-15 2015-10-15 一种降低SiO2/SiC界面态密度的方法

Country Status (1)

Country Link
CN (1) CN105304498A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735607A (zh) * 2018-05-25 2018-11-02 中国科学院微电子研究所 基于微波等离子体氧化的凹槽mosfet器件的制造方法
CN109103078A (zh) * 2018-10-03 2018-12-28 大连理工大学 一种提高SiC MOSFET器件高、低温稳定性的钝化方法
CN111446154A (zh) * 2020-05-06 2020-07-24 西安交通大学 一种基于超临界CO2处理的4H-SiC/SiO2界面低温改善方法及其应用
CN113035709A (zh) * 2021-03-01 2021-06-25 同辉电子科技股份有限公司 一种改善SiC器件界面特征的方法
CN113889394A (zh) * 2021-09-25 2022-01-04 大连理工大学 一种SiC半导体干法表面处理设备及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679149A (zh) * 2002-08-30 2005-10-05 克里公司 SiO2/SiC 结构中界面态的氮钝化
CN102629559A (zh) * 2012-04-20 2012-08-08 西安电子科技大学 叠栅SiC-MIS电容的制作方法
CN103985637A (zh) * 2014-04-30 2014-08-13 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制作方法和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679149A (zh) * 2002-08-30 2005-10-05 克里公司 SiO2/SiC 结构中界面态的氮钝化
CN102629559A (zh) * 2012-04-20 2012-08-08 西安电子科技大学 叠栅SiC-MIS电容的制作方法
CN103985637A (zh) * 2014-04-30 2014-08-13 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制作方法和显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735607A (zh) * 2018-05-25 2018-11-02 中国科学院微电子研究所 基于微波等离子体氧化的凹槽mosfet器件的制造方法
CN109103078A (zh) * 2018-10-03 2018-12-28 大连理工大学 一种提高SiC MOSFET器件高、低温稳定性的钝化方法
CN111446154A (zh) * 2020-05-06 2020-07-24 西安交通大学 一种基于超临界CO2处理的4H-SiC/SiO2界面低温改善方法及其应用
CN111446154B (zh) * 2020-05-06 2023-05-16 西安交通大学 一种基于超临界CO2处理的4H-SiC/SiO2界面低温改善方法及其应用
CN113035709A (zh) * 2021-03-01 2021-06-25 同辉电子科技股份有限公司 一种改善SiC器件界面特征的方法
CN113035709B (zh) * 2021-03-01 2022-11-08 同辉电子科技股份有限公司 一种改善SiC器件界面特征的方法
CN113889394A (zh) * 2021-09-25 2022-01-04 大连理工大学 一种SiC半导体干法表面处理设备及方法
CN113889394B (zh) * 2021-09-25 2023-03-14 大连理工大学 一种SiC半导体干法表面处理设备及方法
WO2023045101A1 (zh) * 2021-09-25 2023-03-30 大连理工大学 一种SiC半导体干法表面处理设备及方法

Similar Documents

Publication Publication Date Title
Chen et al. Ultrathin Al2O3 and HfO2 gate dielectrics on surface-nitrided Ge
CN105304498A (zh) 一种降低SiO2/SiC界面态密度的方法
JP5283147B2 (ja) 半導体装置および半導体装置の製造方法
CN105355561B (zh) 一种降低SiC MOS界面态密度的表面预处理方法
CN109003895B (zh) 一种提高SiC MOSFET器件性能稳定性的制作方法
TW571369B (en) Method of treating substrate and method of manufacturing semiconductor device
JP2005150637A (ja) 処理方法及び装置
Jiang et al. Interface Modulation and Optimization of Electrical Properties of HfGdO/GaAs Gate Stacks by ALD‐Derived Al2O3 Passivation Layer and Forming Gas Annealing
Yang et al. Synergistic passivation effects of nitrogen plasma and oxygen plasma on improving the interface quality and bias temperature instability of 4H-SiC MOS capacitors
CN108584963A (zh) 基于微波等离子体的碳化硅氧化方法
Ji et al. Nitriding process for next-generation semiconductor devices by VHF (162 MHz) multi-tile push-pull plasma source
US20080187747A1 (en) Dielectric Film and Method of Forming the Same
CN110571140B (zh) 提高SiC MOS器件性能的含氧元素的氧化后处理方法
WO2003088345A1 (fr) Materiau pour dispositif electronique et procede de fabrication correspondant
CN105702575A (zh) 半导体器件制造方法
CN107527803A (zh) SiC器件栅介质层及SiC器件结构的制备方法
US10192963B2 (en) Composite gate dielectric layer applied to group III-V substrate and method for manufacturing the same
CN107331602A (zh) 一种金刚石材料表面空穴浓度提高方法
CN112820639A (zh) 一种改进的碳化硅mosfet器件的制备工艺
US6967176B1 (en) Method for making silicon containing dielectric films
CN110808282A (zh) 一种制备碳化硅mosfet栅介质层的方法
RU2419176C1 (ru) Способ изготовления диэлектрической пленки для полупроводниковых структур электронной техники
CN113223940B (zh) 利用含氯元素的氧化后退火技术改进SiC MOSFET器件性能的方法
Barlow et al. The low-temperature anodization of silicon in a gaseous plasma
JPH0823095A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160203