CN107437498A - 碳化硅mos结构栅氧制备方法及碳化硅mos结构制备方法 - Google Patents
碳化硅mos结构栅氧制备方法及碳化硅mos结构制备方法 Download PDFInfo
- Publication number
- CN107437498A CN107437498A CN201710623958.XA CN201710623958A CN107437498A CN 107437498 A CN107437498 A CN 107437498A CN 201710623958 A CN201710623958 A CN 201710623958A CN 107437498 A CN107437498 A CN 107437498A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- silicon
- mos structure
- chamber
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 122
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 113
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 title claims abstract description 42
- 229910052760 oxygen Inorganic materials 0.000 title claims abstract description 42
- 239000001301 oxygen Substances 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 96
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 59
- 239000010703 silicon Substances 0.000 claims abstract description 59
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 42
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910000077 silane Inorganic materials 0.000 claims abstract description 21
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 10
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000012528 membrane Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 53
- 238000012545 processing Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910003978 SiClx Inorganic materials 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 238000003763 carbonization Methods 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 210000004209 hair Anatomy 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000010626 work up procedure Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明实施例提供一种碳化硅MOS结构栅氧制备方法及碳化硅MOS结构制备方法。方法包括：S10、在第一腔室中将碳化硅外延片通入温度为T1的硅烷气氛中t1分钟，使碳化硅表面形成硅薄膜层；S20、在第二腔室中，将硅膜层在温度为T2的氧气氛中进行低温热氧化，氧化时长为t2分钟，使硅膜层氧化成二氧化硅层；S30、重复S10和S20，直到二氧化硅层的厚度达到预设阈值。本发明实施例通过重复多次形成硅膜和并将硅膜氧化成二氧化硅的过程，形成所需厚度的二氧化硅，从而有效提高了碳化硅MOS结构中栅氧的氧化程度，改善了SiC/SiO2界面态密度，从而提高了碳化硅器件MOS结构的沟道迁移率和可靠性。
Description
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种碳化硅MOS结构栅氧制备方法及碳化硅MOS结构制备方法。
背景技术
碳化硅是目前发展最成熟的宽禁带半导体材料，与其他半导体材料相比，碳化硅具有高禁带宽度、高饱和电子漂移速度、高击穿强度、低介电常数和高热导率等优点。因此，碳化硅在高温、高频率、高功率的应用场合是极为理想的材料。在同样的耐压和电流条件下，碳化硅器件的漂移区电阻要比硅低200倍，即使高耐压的碳化硅MOSFET的导通压降，也比单极型、双极型硅器件低得多。而且，碳化硅器件的开关时间可达10ns级。
然而，碳化硅器件一直存在沟道迁移率低的问题，这一问题主要是由于碳化硅MOS结构中氧栅的晶格结构与高界面态密度引起的，所以，碳化硅MOS结构中栅氧制备方式及相应的氧化后处理工艺是限制碳化硅基MOSFET器件性能的关键步骤。
目前，还没有一种方法可以有效改善碳化硅MOS结构中氧栅的晶格结构与界面态密度，提高碳化硅器件的沟道迁移率。
发明内容
为了解决现有技术中存在的问题，本发明实施例提供一种碳化硅MOS结构栅氧制备方法及碳化硅MOS结构制备方法。
一方面，本发明实施例提供一种碳化硅MOS结构栅氧制备方法，包括：
S10、在第一腔室中将碳化硅外延片通入温度为T1的硅烷气氛中t1分钟，使所述碳化硅表面形成硅膜层；
S20、在第二腔室中，将所述硅膜层在温度为T2的氧气氛中进行热氧化，氧化时长为t2分钟，使硅膜层氧化成二氧化硅层；
S30、重复S10和S20，直到所述二氧化硅层的厚度达到预设阈值。
另一方面，本发明实施例提供一种碳化硅MOS结构制备方法，包括：
制备碳化硅外延片；
利用上述碳化硅MOS结构栅氧制备方法，在所述碳化硅外延片表面制作二氧化硅层；
在所述二氧化硅层表面用低压力化学气相沉积法淀积一层多晶硅或栅金属。
本发明实施例提供的碳化硅MOS结构栅氧制备方法及碳化硅MOS结构制备方法，通过重复形成硅膜和将硅膜氧化成二氧化硅的过程，直到二氧化硅的厚度达到预设阈值，提高了碳化硅MOS结构栅氧的氧化程度，改善了SiC/SiO2界面态密度，从而提高了碳化硅器件MOS结构的沟道迁移率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的碳化硅MOS结构栅氧制备方法流程示意图；
图2为本发明实施例提供的另一碳化硅MOS结构栅氧制备方法流程示意图
图3为本发明实施例提供的碳化硅MOS结构制备方法流程示意图；
图4为本发明实施例提供的沟槽型碳化硅MOS结构示意图；
图5为本发明实施例提供的平面型碳化硅MOS结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例提供的碳化硅MOS结构栅氧制备方法流程示意图，如图1所示，包括：
S10、在第一腔室中将碳化硅外延片通入温度为T1的硅烷气氛中t1分钟，使所述碳化硅表面形成硅膜层；
S20、在第二腔室中，将所述硅膜层在温度为T2的氧气氛中进行热氧化，氧化时长为t2分钟，使硅膜层氧化成二氧化硅层；
S30、重复S10和S20，直到所述二氧化硅层的厚度达到预设阈值。
具体地，在制备碳化硅MOSFET栅氧时，首先将碳化硅外延片置于第一腔室中，通入一定温度的硅烷气氛中，使硅烷气氛中的硅元素在碳化硅表面形成硅膜层，通过控制时间和硅烷气氛的温度等条件可以调节硅膜层的厚度；
将带有硅膜层的碳化硅外延片置于第二腔室中，并在腔室中通入氧气氛，通过控制氧气氛的温度和时间等条件，使硅膜层氧化成二氧化硅层；
再将碳化硅外延片置于第一腔室中重复生成硅膜层的步骤，在第二腔室中重复将硅膜层氧化成二氧化硅层的步骤，直到二氧化硅层的厚度达到预设阈值。
本发明实施例提供的方法，通过重复形成硅膜和将硅膜氧化成二氧化硅的过程，直到二氧化硅的厚度达到预设阈值，提高了碳化硅MOS结构中栅氧的氧化程度，改善了SiC/SiO2界面态密度，从而提高了碳化硅器件MOS结构的沟道迁移率和可靠性。
在上述实施例的基础上，进一步地，所述第一腔室和第二腔室位于同一炉体中，且互相导通。
第一腔室和第二腔室位于同一炉体中并且互相导通，则碳化硅外延片表面形成硅膜层转移到第二腔室的过程中避免了硅膜层与外部空气的接触，避免硅膜层被外部污染源破坏，进一步提高了碳化硅MOS结构栅氧的氧化程度，改善了SiC/SiO2界面态密度，从而提高了碳化硅器件MOS结构的沟道迁移率和可靠性。
在上述实施例的基础上，优选的，所述T1的范围为：500℃≤T1≤900℃；所述t1的范围为：20≤t1≤40。
在上述实施例的基础上，优选的，所述T2的范围为：750℃≤T2≤1100℃；所述t2的范围为：30≤t2≤50。
图2为本发明实施例提供的另一碳化硅MOS结构栅氧制备方法流程示意图，如图2所示，方法包括：
S00、将碳化硅外延片的碳化硅表面进行标准RCA清洗并在温度为T3的干氧环境中氧化t3分钟，保持T3温度在氮气环境中退火t4分钟，自然冷却至室温。
S10、在第一腔室中将碳化硅外延片通入温度为T1的硅烷气氛中t1分钟，使所述碳化硅表面形成硅膜层；
S20、在第二腔室中，将所述硅膜层在温度为T2的氧气氛中进行热氧化，氧化时长为t2分钟，使硅膜层氧化成二氧化硅层；
S30、重复S10和S20，直到所述二氧化硅层的厚度达到预设阈值。
将碳化硅外延片的碳化硅表面进行标准RCA清洗，并在一定温度的干氧环境中进行氧化，通过控制氧气的温度和氧化时长控制氧化程度；再在与氧化温度相同的温度的氮气环境中退火一定时长，然后使碳化硅外延片自然冷却至室温。通过高度清洁碳化硅表面并低温退火，消除了碳化硅表面的污染物并在其表面生成一层几纳米厚的硅，提高了碳化硅和硅之间的界面态效果。
在上述实施例的基础上，优选的，所述T3的范围为：1000℃≤T3≤1200℃；所述t3的范围为：100≤t3≤120；所述t4的范围为：30≤t4≤50。
在上述各实施例的基础上，优选的，所述硅烷气氛中硅烷的体积分数为10～30％。
图3为本发明实施例提供的碳化硅MOS结构制备方法流程示意图，如图3所示，方法包括：
步骤100、制备碳化硅外延片；
步骤200、利用上述各实施例提供的碳化硅MOS结构栅氧制备方法，在所述碳化硅外延片表面制作二氧化硅层；
步骤300、在所述二氧化硅层表面用低压力化学气相沉积法淀积一层多晶硅或栅金属。
本发明实施例提供的碳化硅MOS结构制备方法，首先制备碳化硅外延片，制备碳化硅外延片的方法为现有技术，此处不再赘述；
然后利用上述各实施例中提供的方法在所述碳化硅外延片表面制作二氧化硅层；
在二氧化硅层的厚度达到预设阈值时，在所述二氧化硅层表面用低压力化学气相沉积法淀积一层多晶硅或栅金属；用低压力化学气相沉积法淀积一层多晶硅或栅金属的方法为现有技术，此处不再赘述。
本发明实施例提供的方法，通过重复形成硅膜和将硅膜氧化成二氧化硅的过程，直到二氧化硅的厚度达到预设阈值，提高了碳化硅MOS结构中栅氧的氧化程度，改善了SiC/SiO2界面态密度，从而提高了碳化硅器件的沟道迁移率和可靠性。
图4为本发明实施例提供的沟槽型碳化硅MOS结构示意图，图5为本发明实施例提供的平面型碳化硅MOS结构示意图，如图4和图5所示，碳化硅MOS结构包括：衬底1、碳化硅外延层2、二氧化硅层3以及多晶硅或栅金属层4；所述衬底1、碳化硅外延层2、二氧化硅层3以及多晶硅或栅金属层4采用上述实施例中碳化硅MOS结构制备方法所述的方法加工制成。
具体地，本发明实施例提供一种碳化硅MOS结构制备方法如下：
步骤1：定义碳化硅外延晶圆底材的制程，并加工止于待栅氧化的步骤，具体操作属于现有技术，在此不再赘述，得到衬底1和碳化硅外延层2；
步骤2：首先对碳化硅表面进行标准RCA清洗，然后在1000℃干氧环境中氧化120min，保持氧化温度在氮气环境中退火30min，自然冷却至室温。
步骤3：将经过步骤2处理的碳化硅外延片于0.5～1乇的真空度、500℃的硅烷气氛中处理40min，得到几个或十几个纳米的薄层硅，优选地，硅烷的体积分数为30％；所述乇为压强单元，1乇约等于133.3224Pa；所述薄层硅为硅膜层。
步骤4：将经过步骤3处理的碳化硅外延片直接转入同一炉体的另一腔室中对碳化硅表面的硅进行热氧化，在850℃的氧气氛中处理50min，得到一层薄的二氧化硅。
步骤5：再重复步骤3和步骤4，直到二氧化硅的厚度达到预设阈值，得到二氧化硅层3。
步骤6：在步骤5完成之后在其表面用低压力化学气相沉积法淀积一层多晶硅或栅金属，得到多晶硅或栅金属层4。
本发明实施例还提供一种碳化硅MOS结构制备方法如下：
步骤1：定义碳化硅外延晶圆底材MOSFET的制程，并加工止于待栅氧化的步骤，具体操作属于现有技术，在此不再赘述，得到衬底1和碳化硅外延层2。
步骤2：首先对碳化硅表面进行标准RCA清洗，然后在1100℃干氧环境中氧化110min，保持氧化温度在氮气环境中退火40min，自然冷却至室温。
步骤3：将经过步骤2处理的碳化硅外延片于0.5～1乇的真空度、700℃的硅烷气氛中处理30min，得到几个或十几个纳米的薄层硅，优选地，硅烷的体积分数为40％；所述乇为压强单元，1乇约等于133.3224Pa。
步骤4：将经过步骤3处理的碳化硅外延片直接转入同一炉体的另一腔室中对碳化硅表面的硅进行热氧化，在950℃的氧气氛中处理40min，得到一层薄的二氧化硅。
步骤5：再重复步骤3和步骤4，直到二氧化硅的厚度达到预设阈值，得到二氧化硅层3。
步骤6：在步骤5完成之后在其表面用低压力化学气相沉积法淀积一层多晶硅或栅金属，得到多晶硅或栅金属层4。
本发明实施例还提供一种碳化硅MOS结构制备方法如下：
步骤1：定义碳化硅外延晶圆底材MOSFET的制程，并加工止于待栅氧化的步骤，具体操作属于现有技术，在此不再赘述，得到衬底1和碳化硅外延层2。
步骤2：首先对碳化硅表面进行标准RCA清洗，然后在1200℃干氧环境中氧化100min，保持氧化温度在氮气环境中退火50min，自然冷却至室温。
步骤3：将经过步骤2处理的碳化硅外延片于0.5～1乇的真空度、900℃的硅烷气氛中处理20min，得到几个或十几个纳米的薄层硅，优选地，硅烷的体积分数为50％；所述乇为压强单元，1乇约等于133.3224Pa。
步骤4：将经过步骤3处理的碳化硅外延片直接转入同一炉体另一腔室中对碳化硅表面的硅进行热氧化，在1100℃的氧气氛中处理30min，得到一层薄的二氧化硅。
步骤5：再重复步骤3和步骤4，直到二氧化硅的厚度达到预设阈值，得到二氧化硅层3。
步骤6：在步骤5完成之后在其表面用低压力化学气相沉积法淀积一层多晶硅或栅金属，得到多晶硅或栅金属层4。
本发明实施例还提供一种碳化硅MOS结构制备方法如下：
步骤1：定义碳化硅外延晶圆底材MOSFET的制程，并加工止于待栅氧化的步骤，具体操作属于现有技术，在此不再赘述，得到衬底1和碳化硅外延层2。
步骤2：首先对碳化硅表面进行标准RCA清洗，然后在1000℃干氧环境中氧化120min，保持氧化温度在氮气环境中退火30min，自然冷却至室温。
步骤3：将经过步骤2处理的碳化硅外延片于0.5～1乇的真空度、500℃的硅烷气氛中处理40min，得到几个或十几个纳米的薄层硅，优选地，硅烷的体积分数为30％；所述乇为压强单元，1乇约等于133.3224Pa。
步骤4：将经过步骤3处理的碳化硅外延片直接转入同一炉体的另一腔室中对碳化硅表面的硅进行热氧化，在750℃的氧气氛中处理50min，得到一层薄的二氧化硅。
步骤5：再重复步骤3和步骤4，直到二氧化硅的厚度达到预设阈值，得到二氧化硅层3。
步骤6：在步骤5完成之后在其表面用低压力化学气相沉积法淀积一层多晶硅或栅金属，得到多晶硅或栅金属层4。
本发明实施例提供的的碳化硅MOS结构制备方法，改善了SiC/SiO2界面态，得到了高质量的MOS结构；通过高度清洁碳化硅表面并低温退火，使碳化硅的表面生长几纳米左右厚的硅，且碳化硅与硅的界面态可以达到较理想的效果；利用炉体的多腔室设计，避免碳化硅表面上的硅被其他污染源破坏，在生长薄层硅完成之后直接转入同一炉体的另一腔室在低温条件下对硅进行热氧化，得到高质量的MOS结构；通过重复步骤2和步骤3，得到合适厚度的栅氧(二氧化硅)，经过本发明实施例提供的方法处理的得到的SiC/SiO2界面态密度的到改善，从而提高碳化硅器件的沟道迁移率和可靠性。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件处理器实现某些功能模块。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (8)
1.一种碳化硅MOS结构栅氧制备方法，其特征在于，包括：
S10、在第一腔室中将碳化硅外延片通入温度为T1的硅烷气氛中t1分钟，使所述碳化硅表面形成硅膜层；
S20、在第二腔室中，将所述硅膜层在温度为T2的氧气氛中进行热氧化，氧化时长为t2分钟，使硅膜层氧化成二氧化硅层；
S30、重复S10和S20，直到所述二氧化硅层的厚度达到预设阈值。
2.根据权利要求1所述的方法，其特征在于，所述第一腔室和第二腔室位于同一炉体中，且互相导通。
3.根据权利要求1所述的方法，其特征在于，所述T1的范围为：500℃≤T1≤900℃；所述t1的范围为：20≤t1≤40。
4.根据权利要求1所述的方法，其特征在于，所述T2的范围为：750℃≤T2≤1100℃；所述t2的范围为：30≤t2≤50。
5.根据权利要求1所述的方法，其特征在于，所述S10、在第一腔室中将碳化硅外延片通入温度为T1的硅烷气氛中t1分钟，使所述碳化硅表面形成硅膜层之前，还包括：
将碳化硅外延片的碳化硅表面进行标准RCA清洗并在温度为T3的干氧环境中氧化t3分钟，保持T3温度在氮气环境中退火t4分钟，自然冷却至室温。
6.根据权利要求5所述的方法，其特征在于，所述T3的范围为：1000℃≤T3≤1200℃；所述t3的范围为：100≤t3≤120；所述t4的范围为：30≤t4≤50。
7.根据权利要求1所述的方法，其特征在于，所述硅烷气氛中硅烷的体积分数为10～30％。
8.一种碳化硅MOS结构制备方法，其特征在于，包括：
制备碳化硅外延片；
利用如权利要求1-7任一所述的方法，在所述碳化硅外延片表面制作二氧化硅层；
在所述二氧化硅层表面用低压力化学气相沉积法淀积一层多晶硅或栅金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710623958.XA CN107437498B (zh) | 2017-07-27 | 2017-07-27 | 碳化硅mos结构栅氧制备方法及碳化硅mos结构制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710623958.XA CN107437498B (zh) | 2017-07-27 | 2017-07-27 | 碳化硅mos结构栅氧制备方法及碳化硅mos结构制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107437498A true CN107437498A (zh) | 2017-12-05 |
| CN107437498B CN107437498B (zh) | 2020-02-21 |
Family
ID=60459747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710623958.XA Active CN107437498B (zh) | 2017-07-27 | 2017-07-27 | 碳化硅mos结构栅氧制备方法及碳化硅mos结构制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107437498B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111220832A (zh) * | 2020-01-15 | 2020-06-02 | 云南电网有限责任公司电力科学研究院 | 一种过电压检测传感器加工方法及过电压检测传感器 |
| CN111326573A (zh) * | 2018-12-14 | 2020-06-23 | 深圳比亚迪微电子有限公司 | 场效应晶体管及制备方法、电子设备 |
| CN112309840A (zh) * | 2020-09-27 | 2021-02-02 | 东莞南方半导体科技有限公司 | 一种碳化硅功率器件终端区表面钝化方法 |
| CN112599408A (zh) * | 2020-12-18 | 2021-04-02 | 璨隆科技发展有限公司 | 具有复合氧化层的碳化硅金属氧化物半导体制备方法 |
| CN113496882A (zh) * | 2020-04-01 | 2021-10-12 | 成都蓉矽半导体有限公司 | 碳化硅栅极氧化层迁移率改善的制作方法 |
| CN113725084A (zh) * | 2020-05-26 | 2021-11-30 | 北京瑞思高科微电子有限公司 | 碳化硅复合mos器件及碳化硅复合mos器件的制作方法 |
| CN114023633A (zh) * | 2021-10-29 | 2022-02-08 | 苏州华太电子技术有限公司 | 碳化硅器件的栅氧化层的制备方法与碳化硅器件 |
| CN116259538A (zh) * | 2023-03-30 | 2023-06-13 | 苏州龙驰半导体科技有限公司 | 提高SiC材料栅氧界面态质量的方法及其应用 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160093494A1 (en) * | 2013-06-21 | 2016-03-31 | Fuji Electric Co., Ltd. | Manufacturing method of silicon carbide semiconductor device |
| CN105513962A (zh) * | 2016-01-12 | 2016-04-20 | 上海晶亮电子科技有限公司 | 碳化硅器件中的Trench MOSFET的栅氧化加工方法 |
| CN105810722A (zh) * | 2016-03-16 | 2016-07-27 | 中国科学院半导体研究所 | 一种碳化硅mosfet器件及其制备方法 |
-
2017
- 2017-07-27 CN CN201710623958.XA patent/CN107437498B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160093494A1 (en) * | 2013-06-21 | 2016-03-31 | Fuji Electric Co., Ltd. | Manufacturing method of silicon carbide semiconductor device |
| CN105513962A (zh) * | 2016-01-12 | 2016-04-20 | 上海晶亮电子科技有限公司 | 碳化硅器件中的Trench MOSFET的栅氧化加工方法 |
| CN105810722A (zh) * | 2016-03-16 | 2016-07-27 | 中国科学院半导体研究所 | 一种碳化硅mosfet器件及其制备方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111326573A (zh) * | 2018-12-14 | 2020-06-23 | 深圳比亚迪微电子有限公司 | 场效应晶体管及制备方法、电子设备 |
| CN111220832A (zh) * | 2020-01-15 | 2020-06-02 | 云南电网有限责任公司电力科学研究院 | 一种过电压检测传感器加工方法及过电压检测传感器 |
| CN113496882A (zh) * | 2020-04-01 | 2021-10-12 | 成都蓉矽半导体有限公司 | 碳化硅栅极氧化层迁移率改善的制作方法 |
| CN113725084A (zh) * | 2020-05-26 | 2021-11-30 | 北京瑞思高科微电子有限公司 | 碳化硅复合mos器件及碳化硅复合mos器件的制作方法 |
| CN112309840A (zh) * | 2020-09-27 | 2021-02-02 | 东莞南方半导体科技有限公司 | 一种碳化硅功率器件终端区表面钝化方法 |
| CN112599408A (zh) * | 2020-12-18 | 2021-04-02 | 璨隆科技发展有限公司 | 具有复合氧化层的碳化硅金属氧化物半导体制备方法 |
| CN114023633A (zh) * | 2021-10-29 | 2022-02-08 | 苏州华太电子技术有限公司 | 碳化硅器件的栅氧化层的制备方法与碳化硅器件 |
| CN116259538A (zh) * | 2023-03-30 | 2023-06-13 | 苏州龙驰半导体科技有限公司 | 提高SiC材料栅氧界面态质量的方法及其应用 |
| CN116259538B (zh) * | 2023-03-30 | 2023-11-17 | 苏州龙驰半导体科技有限公司 | 提高SiC材料栅氧界面态质量的方法及其应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107437498B (zh) | 2020-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107437498A (zh) | 碳化硅mos结构栅氧制备方法及碳化硅mos结构制备方法 | |
| EP1463121B1 (en) | Semiconductor device and production method therefor | |
| JP3085272B2 (ja) | 炭化けい素半導体装置の熱酸化膜形成方法 | |
| CN105355561B (zh) | 一种降低SiC MOS界面态密度的表面预处理方法 | |
| WO2005076327A1 (ja) | 炭化珪素半導体素子及びその製造方法 | |
| JP2005353771A (ja) | ＳｉＣ半導体装置の製造方法 | |
| US8524585B2 (en) | Method of manufacturing semiconductor device | |
| CN105244326B (zh) | 一种功率器件的钝化层结构及其制造方法 | |
| JP2003243653A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
| JPH09321323A (ja) | 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子 | |
| CN103681256A (zh) | 一种新型碳化硅mosfet器件及其制作方法 | |
| US10763105B2 (en) | Method for manufacturing grooved MOSFET device based on two-step microwave plasma oxidation | |
| CN105513962A (zh) | 碳化硅器件中的Trench MOSFET的栅氧化加工方法 | |
| WO2023015611A1 (zh) | 半导体晶圆的复合结构、半导体晶圆及其制法和应用 | |
| CN104576766A (zh) | Al2O3/LaAlO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法 | |
| CN105280503A (zh) | 提高横向导电结构SiC MOSFET沟道迁移率的方法 | |
| CN108735607A (zh) | 基于微波等离子体氧化的凹槽mosfet器件的制造方法 | |
| US10699898B2 (en) | Method for oxidizing a silicon carbide based on microwave plasma at an AC voltage | |
| CN112599408A (zh) | 具有复合氧化层的碳化硅金属氧化物半导体制备方法 | |
| Kosugi et al. | Thermal oxidation of (0001) 4H-SiC at high temperatures in ozone-admixed oxygen gas ambient | |
| CN105161526A (zh) | 提高垂直导电结构 SiC MOSFET沟道迁移率的方法 | |
| CN109243973A (zh) | 一种刻蚀碳化硅的方法 | |
| JP3959203B2 (ja) | 半導体装置の製造方法 | |
| JP2002280381A (ja) | 炭化けい素半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |