CN102986009A - 用于制造碳化硅半导体装置的方法和设备 - Google Patents

用于制造碳化硅半导体装置的方法和设备 Download PDF

Info

Publication number
CN102986009A
CN102986009A CN2011800043887A CN201180004388A CN102986009A CN 102986009 A CN102986009 A CN 102986009A CN 2011800043887 A CN2011800043887 A CN 2011800043887A CN 201180004388 A CN201180004388 A CN 201180004388A CN 102986009 A CN102986009 A CN 102986009A
Authority
CN
China
Prior art keywords
oxidation film
silicon carbide
carbide semiconductor
semiconductor device
manufacturing silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800043887A
Other languages
English (en)
Other versions
CN102986009B (zh
Inventor
增田健良
和田圭司
伊藤里美
日吉透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102986009A publication Critical patent/CN102986009A/zh
Application granted granted Critical
Publication of CN102986009B publication Critical patent/CN102986009B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

本发明提供一种制造SiC半导体装置的方法，所述方法包括：在SiC半导体的第一表面上形成第一氧化物膜的步骤(S4)；除去所述第一氧化物膜的步骤(S5)；以及在所述SiC半导体中因除去所述第一氧化物膜而露出的第二表面上形成构成所述SiC半导体装置的第二氧化物膜的步骤(S6)。在所述除去所述第一氧化物膜的步骤(S5)与所述形成第二氧化物膜的步骤(S6)之间，将所述SiC半导体布置在与环境气氛隔绝的气氛中。

Description

用于制造碳化硅半导体装置的方法和设备
技术领域
本发明涉及用于制造碳化硅(SiC)半导体装置的方法和设备，更特别地，涉及用于制造具有氧化物膜的SiC半导体装置的方法和设备。
背景技术
在制造半导体装置的方法中，为了除去附着至表面的沉积物，通常实施清洁。例如，在日本特开平6-314679号公报(专利文献1)中公开的技术可例示为这种清洁方法。以如下方式实施专利文献1中的清洁半导体衬底的方法。首先，利用含臭氧的超纯水对硅(Si)衬底进行清洁，由此形成Si氧化物膜，从而将颗粒和金属杂质并入到这种Si氧化物膜的内部或表面中。然后，利用稀释的氢氟酸水溶液对该Si衬底进行清洁，从而将Si氧化物膜腐蚀掉并同时除去颗粒和金属杂质。
引用列表
专利文献
专利文献1：日本特开平6-314679号公报
发明内容
技术问题
本发明人首次揭示了，将上述专利文献1中公开的清洁方法用于制造SiC半导体装置会引起如下问题。在制造例如作为SiC半导体装置的MOSFET(金属氧化物半导体场效应晶体管)中，例如在SiC衬底上形成SiC外延层，对该外延层的表面进行清洁，并在该表面上形成栅氧化物膜。即使利用上述专利文献1中的清洁方法对外延层的表面进行清洁，杂质仍会沉积在清洁后的表面上。当在该表面上形成栅氧化物膜时，在外延层与栅氧化物膜之间的界面处存在杂质导致SiC半导体装置的特性差。
因此，本发明的目的是提供用于制造能够实现提高的特性的SiC半导体装置的方法和设备。
解决问题的手段
作为本发明人进行的专心研究的结果，本发明人发现，通过将清洁后的外延层布置在环境气氛中或低清洁度的气氛中会造成上述问题。
于是，根据本发明制造SiC半导体装置的方法包括如下步骤：在SiC半导体的第一表面上形成第一氧化物膜；除去所述第一氧化物膜；以及在所述SiC半导体中因除去所述第一氧化物膜而露出的第二表面上形成构成所述SiC半导体装置的第二氧化物膜，且在所述除去所述第一氧化物膜的步骤与所述形成第二氧化物膜的步骤之间，将所述SiC半导体布置在与环境气氛隔绝的气氛中。
根据本发明中制造SiC半导体装置的方法，在形成第一氧化物膜的步骤中，将沉积在SiC半导体的第一表面上的杂质、颗粒等并入到第一氧化物膜中。通过除去第一氧化物膜的步骤，将沉积在SiC半导体的第一表面上的杂质、颗粒等除去，从而能够形成清洁的第二表面。通过将已经除去了杂质、颗粒等的SiC半导体布置在与环境气氛隔绝的气氛中，能够抑制环境气氛中的杂质、颗粒等重新沉积到SiC半导体的第二表面上并因此能够将SiC半导体的第二表面保持清洁。在形成第二氧化物膜的步骤中，由于能够在保持清洁的SiC半导体的第二表面上形成构成SiC半导体装置的第二氧化物膜，所以能够减少在SiC半导体的第二表面与第二氧化物膜之间的界面处存在的杂质、颗粒等。因此，可以制造能够实现提高的特性的SiC半导体装置。
在上述制造SiC半导体装置的方法中，优选地，在所述形成第一氧化物膜的步骤与所述除去第一氧化物膜的步骤之间，将所述SiC半导体布置在与所述环境气氛隔绝的气氛中。
由此，不仅在除去第一氧化物膜之后而且在形成第一氧化物膜之后，都能够抑制杂质、颗粒等的重新沉积。因此，能够进一步减少在SiC半导体与第二氧化物膜之间的界面处存在的杂质、颗粒等。因此，可以制造能够实现进一步提高的特性的SiC半导体装置。
在上述制造SiC半导体装置的方法中，优选地，在所述形成第一氧化物膜的步骤中，将在所述SiC半导体的所述第一表面上形成的损伤层氧化。
通过由此实施除去第一氧化物膜的步骤，也能够除去在SiC半导体的第一表面上形成的损伤层。由于可以由此提高SiC半导体的特性，所以可以制造能够实现进一步提高的特性的SiC半导体。
在上述制造SiC半导体装置的方法中，优选地，所述除去所述第一氧化物膜的步骤包括如下步骤中的至少一个步骤：在不含氧(O)的气氛中，在不低于1200℃且不高于碳化硅升华温度的温度下将所述第一氧化物膜热分解的步骤；和在不低于1000℃且不高于碳化硅升华温度的温度下，使用包含选自氢气(H2)、氯化氢气体(HCl)、氟化硫气体(SF6)和氟化碳气体(CF4)中的至少一种气体的气体进行腐蚀的步骤。
由此，因为可以在不进行湿式清洁(包含液相的清洁)的条件下容易地除去第一氧化物膜，所以能够防止因湿式清洁而造成的污染。
在上述制造SiC半导体装置的方法中，优选地，在所述除去所述第一氧化物膜的步骤与所述形成第二氧化物膜的步骤之间，在所述SiC半导体中保持500℃以下的温差。
通过抑制在所述除去第一氧化物膜的步骤与所述形成第二氧化物膜的步骤之间的温度下降，能够降低升温时间并因此能够提高产量。
在上述制造SiC半导体装置的方法中，优选地，在所述形成第二氧化物膜的步骤中，使用在所述除去所述第一氧化物膜的步骤中所使用的设备形成所述第二氧化物膜。
由于能够利用相同的设备除去第一氧化物膜并形成第二氧化物膜，所以能够抑制在除去第一氧化物膜的步骤与形成第二氧化物膜的步骤之间的温度下降。由此，由于能够缩短在除去第一氧化物膜的步骤与形成第二氧化物膜的步骤之间转换所需要的升温时间，所以能够提高产量。
在上述制造SiC半导体装置的方法中，优选地，在所述形成第一氧化物膜、除去所述第一氧化物膜与形成第二氧化物膜的步骤之间，在所述碳化硅半导体中保持500℃以下的温差。
由此，由于能够抑制在所述形成第一氧化物膜、除去第一氧化物膜与形成第二氧化物膜的步骤之间的温度下降，所以能够进一步提高产量。
在上述制造SiC半导体装置的方法中，优选地，在所述形成第一氧化物膜的步骤中所使用的设备、在所述除去所述第一氧化物膜的步骤中所使用的设备和在所述形成第二氧化物膜的步骤中所使用的设备是通用的。
由于能够使用相同的设备形成第一氧化物膜、除去第一氧化物膜并形成第二氧化物膜，所以能够抑制因形成第一氧化物膜、除去第一氧化物膜和形成第二氧化物膜的步骤之间的转换而造成的温度下降。因此，能够进一步提高产量。
在本发明的一个方面中的用于制造SiC半导体装置的设备包含：第一形成部、除去部、第二形成部和第一连接部。所述第一形成部用于在SiC半导体的第一表面上形成第一氧化物膜。所述除去部用于除去所述第一氧化物膜。所述第二形成部用于在所述SiC半导体中因除去所述第一氧化物膜而露出的第二表面上形成构成所述SiC半导体装置的第二氧化物膜。所述第一连接部将所述除去部与所述第二形成部相互连接从而能够运送所述SiC半导体。所述第一连接部中的运送所述SiC半导体的区域能够与环境气氛隔绝。
根据本发明一个方面的用于制造SiC半导体的设备，在第一形成部中，能够以将沉积在SiC半导体第一表面上的杂质、颗粒等并入到其中的方式形成第一氧化物膜。通过在除去部中除去第一氧化物膜，能够形成通过将沉积在SiC半导体第一表面上的杂质、颗粒等除去而清洁的第二表面。由于第一连接部，因为能够将具有已经除去了杂质、颗粒等的第二表面的SiC半导体布置在与环境气氛隔绝的气氛中，所以能够抑制环境气氛中的杂质、颗粒等重新沉积在SiC半导体的第二表面上，因此能够将SiC半导体的第二表面保持清洁。在第二形成部中，由于能够在保持清洁的SiC半导体的第二表面上形成构成SiC半导体装置的第二氧化物膜，所以能够降低在SiC半导体的第二表面与第二氧化物膜之间的界面处存在的杂质、颗粒等。因此，可以制造能够实现提高的特性的SiC半导体装置。
在上述一个方面中的用于制造SiC半导体的设备还包含将所述第一形成部与所述除去部相互连接从而能够运送所述SiC半导体的第二连接部，且其中所述第二连接部中的运送所述SiC半导体的区域能够与环境气氛隔绝。
因此，由于所述第二连接部，在形成第一氧化物膜并除去所述第一氧化物膜之后，能够抑制杂质、颗粒等的重新沉积。因此，能够进一步减少在SiC半导体与第二氧化物膜之间的界面处存在的杂质、颗粒等。因此，可以制造能够实现进一步提高的特性的SiC半导体装置。
在本发明另一个方面中的用于制造SiC半导体装置的设备包含第一形成部和第二形成部。所述第一形成部用于在SiC半导体的第一表面上形成第一氧化物膜。所述第二形成部用于除去所述第一氧化物膜并在所述SiC半导体中因除去所述第一氧化物膜而露出的第二表面上形成构成所述SiC半导体装置的第二氧化物膜。
根据本发明另一个方面中的用于制造SiC半导体的设备，在第一形成部中，能够以将沉积在SiC半导体第一表面上的杂质、颗粒等并入到其中的方式形成第一氧化物膜。通过在第二形成部中除去第一氧化物膜，能够形成通过将沉积在SiC半导体第一表面上的杂质、颗粒等除去而清洁的第二表面。由于能够在相同的第二形成部中形成构成SiC半导体装置的第二氧化物膜，所以在除去第一氧化物膜直至形成第二氧化物膜的时间期间，能够将具有已经除去了杂质、颗粒等的第二表面的SiC半导体布置在与环境气氛隔绝的气氛中。由此能够抑制环境气氛中的杂质、颗粒等重新沉积到SiC半导体的第二表面上并能够在将SiC半导体的第二表面保持清洁的同时形成构成SiC半导体装置的第二氧化物膜。因此，能够降低在SiC半导体的第二表面与第二氧化物膜之间的界面处存在的杂质、颗粒等。因此，可以制造能够实现提高的特性的SiC半导体装置。
在上述另一个方面中的用于制造SiC半导体装置的设备中，优选地，所述第一形成部和所述第二形成部是通用的。
由此，在形成第一氧化物膜并除去第一氧化物膜之后，能够抑制杂质、颗粒等的重新沉积。由此，能够进一步降低在SiC半导体与第二氧化物膜之间的界面处存在的杂质、颗粒等。因此，可以制造能够实现进一步提高的特性的SiC半导体装置。
发明效果
如上所述，根据本发明中的用于制造SiC半导体装置的方法和设备，由于能够将清洁后的SiC半导体布置在与环境气氛隔绝的气氛中，所以能够减少在构成SiC半导体与SiC半导体装置的氧化物膜之间的界面处存在的杂质、颗粒等。因此，可以制造实现提高的特性的SiC半导体。
附图说明
图1是显示本发明实施方案1中的用于制造SiC半导体装置的设备的示意图。
图2是显示本发明实施方案1中的制造SiC半导体装置的方法的流程图。
图3是示意性显示本发明实施方案1中的制造SiC半导体装置的各步骤的剖视图。
图4是示意性显示本发明实施方案1中的制造SiC半导体装置的各步骤的剖视图。
图5是示意性显示本发明实施方案1中的制造SiC半导体装置的各步骤的剖视图。
图6是示意性显示本发明实施方案1中的制造SiC半导体装置的各步骤的剖视图。
图7是示意性显示本发明实施方案1中的制造SiC半导体装置的各步骤的剖视图。
图8是示意性显示本发明实施方案1中的制造SiC半导体装置的各步骤的剖视图。
图9是示意性显示本发明实施方案1中的制造SiC半导体装置的各步骤的剖视图。
图10是示意性显示本发明实施方案1中的制造SiC半导体装置的各步骤的剖视图。
图11是显示本发明实施方案2中的用于制造SiC半导体装置的设备的示意图。
具体实施方式
下文中参考附图对本发明的实施方案进行说明。在下述附图中，对相同或相应的元件分配相同的标号并不再重复其说明。
(实施方案1)
图1是显示本发明实施方案1中的用于制造SiC半导体装置的设备的示意图。参考图1对本发明一个实施方案中的SiC半导体装置制造设备10进行说明。
如图1中所示，SiC半导体装置制造设备10包含第一形成部11、除去部12、第二形成部13、第一连接部14和第二连接部15。除去部12和第二形成部13通过第一连接部14相互连接。第一形成部11和除去部12通过第二连接部15相互连接。除去部12、第二形成部13和第一连接部14的内部与环境气氛隔绝且所述内部可以相互连通。第一形成部11、除去部12和第二连接部15的内部与环境气氛隔绝且所述内部可以相互连通。
第一形成部11在SiC半导体的第一表面上形成第一氧化物膜。例如可将热氧化设备、等离子体发生设备、使用含氧溶液如臭氧水形成第一氧化物膜的设备等用作第一形成部11。
除去部12将在第一形成部11中形成的第一氧化物膜除去。例如可将热分解设备、使用气体的腐蚀设备、等离子发生设备、使用氟化氢(HF)溶液除去第一氧化物膜的设备等用作除去部12。
用于第一形成部11和除去部12的等离子发生设备无特别限制，例如可使用平行板RIE(反应性离子腐蚀)设备、ICP(感应耦合等离子体)RIE设备、ECR(电子回旋共振)RIE设备、SWP(表面波等离子体)RIE设备等。
第二形成部13在因通过除去部12在SiC半导体中除去第一氧化物膜而露出的第二表面上形成构成SiC半导体装置(参见图9)的第二氧化物膜。例如可将热氧化设备、CVD(化学气相沉积)设备等用作第二形成部13。
第一连接部14将除去部12和第二形成部13相互连接从而能够在其中运送SiC半导体。第二连接部15将第一形成部11和除去部12相互连接从而能够在其中运送SiC半导体。第一和第二连接部14、15中的运送SiC半导体的区域(内部空间)能够与环境气氛隔绝。
此处，与环境气氛隔绝(与环境气氛隔绝的气氛)是指其中未引入环境气氛的气氛，例如是指其中产生真空或含有惰性气体或氮气的气氛。具体地，与环境气氛隔绝的气氛是指例如填充有氮(N)、氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)、氡(Rn)或作为其组合的气体的气氛。另外，将与环境气氛隔绝的气氛设定为例如1Pa以下并优选0.1Pa以下。
在本实施方案中，第一连接部14将除去部12的内部和第二形成部13的内部相互结合。第一连接部14具有在内部将从除去部12运出的SiC半导体运送至第二形成部13的空间。即，设置第一连接部14以将SiC半导体从除去部12运送至第二形成部13而不将SiC半导体暴露在环境气氛中。
类似地，第二连接部15将第一形成部11的内部与除去部12的内部相互结合。第二连接部15具有在内部将从第一形成部11运出的SiC半导体运送至除去部12的空间。即，设置第二连接部15以将SiC半导体从第一形成部11运送至除去部12而不将SiC半导体暴露在环境气氛中。不是必须设置第二连接部15。
第一和第二连接部14、15具有能够在其中运送SiC半导体的尺寸。或者，第一和第二连接部14、15可还具有能够在其中运送放置在基座上的SiC半导体的尺寸。例如，通过相互连接除去部12的出口和第二形成部13的进口的负荷固定舱来实现第一连接部14。例如，通过相互连接第一形成部11的出口和除去部12的进口的负荷固定舱来实现第二连接部15。
制造设备10可还包含布置在第一连接部14中的第一运送部，所述第一运送部用于将SiC半导体从除去部12运送至第二形成部13。类似地，制造设备10可还包含布置在第二连接部15中的第二运送部，所述第二运送部用于将SiC半导体从第一形成部11运送至除去部12。所述第一运送部和所述第二运送部可相互相同或不同。
制造设备10可还包含覆盖第一和第二连接部14、15的绝热构件。制造设备10可还包含布置在第一和第二连接部14、15周围的加热部，所述加热部用于对第一和第二连接部14、15进行加热。在这种情况下，由于可以降低第一形成部11、除去部12和第二形成部13之间的温差，所以能够抑制因运送而造成的SiC半导体的温度下降。
制造设备10可还包含布置在第一连接部14中的第一隔绝部，所述第一隔绝部用于将除去部12的内部与第二连接部13的内部相互隔绝。制造设备10可还包含布置在第二连接部15中的第二隔绝部，所述第二隔绝部用于将第一形成部11的内部与除去部12的内部相互隔绝。所述第一和第二隔绝部可包含例如能够关闭各个连通部的阀、门等，并可设置多个隔绝部。
制造设备10可还包含用于将内部氛围气体排出的真空泵或用于置换内部氛围气体的置换气罐。可将所述真空泵或置换气罐连接至第一形成部11、除去部12、第二形成部13、第一连接部14和第二连接部15中的各个部分上、或它们的至少任一个部分上。
尽管制造设备10可还包含上述之外的各种元件，但是为了便于描述，不再对这些元件进行显示和说明。
尽管图1显示了其中第一连接部14仅将除去部12和第二形成部13相互结合且第二连接部15仅将第一形成部11和除去部12相互结合的形式，但不能将其特别限制为这种形式。例如，可将与环境气氛隔绝的室用作第一和第二连接部14、15并将第一形成部11、除去部12和第二形成部13布置在该室内。
图2是显示本发明实施方案1中的用于制造SiC半导体装置的方法的流程图。图3～10各自为示意性显示本发明实施方案1中的制造SiC半导体装置的各步骤的剖视图。接下来，参考图1～10，对在本发明一个实施方案中的制造SiC半导体装置的方法进行说明。在本实施方案中，使用图1中所示的SiC半导体制造设备10，利用SiC半导体装置的实例来制造MOSFET(金属氧化物半导体场效应晶体管)。
如图2和3中所示，首先，准备具有表面2a的SiC衬底2(步骤S1)。尽管SiC衬底2无特别限制，但是例如可以利用如下方法来制备。
具体地，准备例如利用气相外延法如升华法、CVD法、HVPE(氢化物气相外延)法、MBE(分子束外延)法和OMVPE(有机金属气相外延)法；和液相外延法如助熔剂法和高氮压溶液法生长的SiC晶锭。其后，从SiC晶锭上切出具有表面的SiC衬底。切割方法无特别限制且通过切片等从SiC晶锭上切出SiC衬底。
然后，对切出的SiC衬底的表面进行研磨。所研磨的表面可仅为正面，或者可还对与所述正面相反的背面进行研磨。研磨方法无特别限制，且例如为了使得表面平坦化并减小诸如裂纹的损伤，采用CMP(化学机械研磨)。在CMP中，将胶体二氧化硅用作研磨剂，将金刚石或氧化铬用作磨粒，并将胶粘剂、蜡等用作固定剂。除了CMP之外或作为替代，还可以实施其他研磨如电场研磨法、化学研磨法、机械研磨法等。或者，可以不实施研磨。
其后，对SiC衬底的表面进行清洁。清洁方法无特别限制，例如能够采用通过热氧化等形成氧化物膜并其后通过热分解、热腐蚀等将所述氧化物膜除去而进行的清洁。应注意，不是必须要进行清洁。
由此，能够准备具有图3中所示的表面2a的SiC衬底2。例如使用具有n导电类型和0.02Ωcm电阻的衬底作为这种SiC衬底2。
然后，如图2和4中所示，利用气相外延法、液相外延法等在SiC衬底2的表面2a上形成外延层120(步骤S2)。在本实施方案中，例如按如下形成外延层120。
具体地，如图4中所示，在SiC衬底2的表面2a上形成缓冲层121。缓冲层121为由例如具有n导电类型的SiC构成并具有例如0.5μm厚度的外延层。另外，缓冲层121中导电杂质的浓度为例如5×1017cm-3。
其后，如图4中所示，在缓冲层121上形成击穿电压保持层122。作为击穿电压保持层122，利用气相外延法、液相外延法等形成由具有n导电类型的SiC构成的层。击穿电压保持层122具有例如15μm的厚度。另外，击穿电压保持层122中n型导电杂质的浓度为例如5×1015cm-3。
然后，如图2和5中所示，向外延层120中注入离子(步骤S3)。在本实施方案中，如图5中所示，按如下形成p型阱区123、n+源区124和p+接触区125。首先，通过向击穿电压保持层122的一部分中选择性地注入具有p导电类型的杂质而形成阱区123。其后，通过向指定区域中选择性地注入n型导电杂质而形成源区124，并通过向指定区域中选择性地注入具有p导电类型的导电杂质而形成接触区125。应注意，例如通过使用由氧化物膜形成的掩模来实施杂质的选择性注入。在注入杂质之后将该掩模除去。
在这种离子注入步骤S3之后，可实施活化退火处理。例如在氩气氛中，在1700℃的加热温度下退火30分钟。
或者，在离子注入步骤S3之后，可以进一步实施表面清洁如有机溶剂清洁、酸清洁、RCA清洁等。
通过这些步骤，如图5中所示，能够准备包括SiC衬底2和在所述SiC衬底2上形成的外延层120的外延晶片100。
然后，对外延晶片100(SiC半导体)的表面100a(第一表面)进行清洁。具体地，如图2和6中所示，在外延晶片100的表面100a上形成氧化物膜3(步骤S4)。第一氧化物膜3由例如氧化硅构成。在本实施方案的步骤S4中，在图1中所示的制造设备10的第一形成部11中形成第一氧化物膜3。
形成氧化物膜3的方法无特别限制，例如可利用通过使用含O的溶液、在含O等离子体或O气的气氛中的热氧化等对外延晶片100的表面100a进行氧化的方法。
含O溶液是指含氧的溶液，且可例示臭氧水。考虑到SiC是稳定化合物的事实，例如优选使用具有不低于30ppm浓度的臭氧水。在这种情况下，由于能够抑制臭氧的分解并能够提高外延晶片100的表面100a与臭氧之间的反应速度，所以可以容易地在表面100a上形成第一氧化物膜3。
O气是指含氧的气体，考虑到SiC是稳定化合物的事实，优选在干燥气氛中在例如不低于700℃的温度下实施含O气的热氧化。应注意，干燥气氛是指在气相中形成氧化物膜3且其可含有不期望的液相组分。
O等离子体是指由含O气体产生的等离子体且例如通过向等离子体发生设备供应氧气(O2)能够产生O等离子体。“利用O等离子体形成第一氧化物膜3”是指利用使用含O的气体的等离子体形成第一氧化物膜3。换言之，其是指通过利用由含氧的气体产生的等离子体进行处理来形成第一氧化物膜3。
在该步骤S4中目的是除去沉积在表面100a上的杂质和颗粒的情况中，形成具有不小于一个分子层且不大于10nm的厚度(在从表面100a到SiC衬底2的方向上的厚度)的第一氧化物膜3。通过形成具有不小于一个分子层的厚度的第一氧化物膜3，能够将沉积在表面100a上的杂质、颗粒等并入到第一氧化物膜3的表面或内部中。通过形成不大于10nm的氧化物膜，可在后述的步骤S5中除去第一氧化物膜3。在随后通过氧化而并入到表面100a上的杂质和颗粒中，能够使用液相中的清洁(湿式清洁)和气相中的清洁(干式清洁)。
如果因到外延晶片100中的离子注入而在表面100a中造成损伤，则目的是对其进行活化退火处理等并除去在外延晶片100的表面100a上形成的损伤层，在该步骤S4中将损伤层氧化。在这种情况下，例如形成具有超过10nm并不大于100nm的厚度的第一氧化物膜3。通过将损伤层氧化，还能够将沉积在表面100a上的杂质、颗粒等并入到第一氧化物膜3中。在对损伤层进行氧化时，采用气相中的清洁(干式清洁)。此处，由于与其他区域相比，损伤层会更加表面粗糙，所以例如通过进行SIMS分析，基于与未注入区域相比是否存在过量的硅或碳(C)能够对其进行确定。
参考图1，将在第一形成部11中形成了第一氧化物膜3的外延晶片100运送至除去部12。此处，通过具有与环境气氛隔绝的气氛的第二连接部15来运送外延晶片100。换言之，在形成第一氧化物膜3的步骤S4与除去第一氧化物膜3的步骤S5之间，将外延晶片100布置在与环境气氛隔绝的气氛中。由此，在形成第一氧化物膜3之后，能够抑制环境气氛中所含有的杂质沉积到外延晶片100的表面100a上。
然后，如图2和7中所示，除去第一氧化物膜3(步骤S5)。在本实施方案的步骤S5中，在图1中所示的制造设备10的除去部12中除去第一氧化物膜3。
除去第一氧化物膜3的方法无特别限制，能够使用例如湿式腐蚀、干式腐蚀、热分解、F等离子体等。
在湿式腐蚀中，例如利用HF、NH4F(氟化铵)的溶液等将第一氧化物膜3除去。
在干式腐蚀中，优选在不低于800℃且不高于碳化硅升华温度的温度下并优选在不低于1000℃且不高于SiC升华温度的温度下，使用包含选自氢气、氯化氢气体、氟化硫气体和氟化碳气体中的至少一种气体的气体将第一氧化物膜3除去。在不低于800℃的温度下氢气、氯化氢气体、氟化硫气体和氟化碳气体对还原第一氧化物膜3非常有效。从这种观点来看，更优选不低于1000℃的温度。在第一氧化物膜由SiOx构成的情况中，氢气将SiOx分解成H2O和SiHy且氯化氢气体将SiOx分解成H2O和SiClz。通过将温度设定为不高于SiC的升华温度，能够抑制外延晶片100的劣化。另外，从促进反应考虑，优选在减压下实施干式腐蚀。
在热分解中，优选在不低于1200℃且不高于SiC升华温度的温度下在不含氧的气氛中对第一氧化物膜3进行热分解。当在不低于1200℃的温度下在不含氧的气氛中对在外延晶片100的表面100a上形成的第一氧化物膜3进行加热时，第一氧化物膜3可容易地发生热分解。通过将温度设定为不高于SiC的升华温度，能够抑制外延晶片100的劣化。另外，从促进反应考虑，优选在减压下实施干式腐蚀。
F等离子体是指由含氟(F)气体产生的等离子体，且例如通过向等离子体发生设备单独供应四氯化碳(CF4)、三氟甲烷(CHF3)、氯氟碳(C2F6)、六氟化硫(SF6)、三氟化氮(NF3)、二氟化氙(XeF2)、氟(F2)和氟化氯(ClF3)的气体或其气体混合物能够产生所述F等离子体。“利用F等离子体除去第一氧化物膜3”是指利用使用含氟气体的等离子体将第一氧化物膜3除去。换言之，其是指通过利用由含氟气体产生的等离子体进行处理而将第一氧化物膜3除去。
通过实施该步骤S5，将在步骤S4中并入了杂质、颗粒等的第一氧化物膜3除去，因此能够将外延晶片100的表面100a上的杂质、颗粒等除去。由此，如图7中所示，能够形成具有其中杂质、颗粒等减少的表面101a(第二表面)的外延晶片101。
另外，在步骤S4中形成通过对损伤层进行氧化而得到的第一氧化物膜3的情况下，通过实施步骤S5还能够进一步除去损伤层。由此，如图7中所示，能够形成具有其中杂质、颗粒等减少的表面101a的外延晶片101。由此，如图7中所示，能够形成具有其中杂质、颗粒等减少且从其中除去了损伤层的表面101a的外延晶片101。
应注意，可重复上述步骤S4和S5。而且，根据需要可另外实施利用其它试剂进行清洁的步骤、利用纯水进行漂洗的步骤、干燥步骤等。其它试剂的实例包括含硫酸和过氧化氢溶液的SPM。在步骤S2之前利用SPM进行清洁的情况中，还能够将有机物质除去。在除去第一氧化物膜3的步骤S5与后述的形成栅氧化物膜126的步骤S6之间添加另一个步骤的情况下，即使在转换到另一个步骤期间仍能够将外延晶片布置在与环境气氛隔绝的气氛中。
然后，参考图1，将已经在除去部12中除去了第一氧化物膜3的外延晶片101运送至第二形成部13。此处，通过具有与环境气氛隔绝的气氛的第一形成部14来运送外延晶片101。换言之，在除去第一氧化物膜3的步骤S5与形成充当第二氧化物膜的栅氧化物膜的步骤S6之间，将外延晶片101布置在与环境气氛隔绝的气氛中。由此，在除去第一氧化物膜3之后，能够抑制环境气氛中含有的杂质沉积到外延晶片101的表面101a上。
然后，如图2和8中所示，在因在外延晶片101中除去第一氧化物膜3而露出的表面101a(第二表面)上形成充当构成SiC半导体装置的第二氧化物膜的栅氧化物膜126(步骤S6)。具体地，如图8中所示，形成栅氧化物膜126以覆盖击穿电压保持层122、阱区123、源区124和接触区125。例如可以通过热氧化(干氧化)来形成栅氧化物膜。在热氧化中，在含氧如O2、O3和N2O的气氛中加热至高温。热氧化的条件为例如1200℃的加热温度和30分钟的加热时间。应注意，栅氧化物膜126的形成不限于通过热氧化形成，且其可例如利用CVD、溅射等形成。例如通过具有50nm厚度的硅氧化物膜来实现栅氧化物膜126。
在除去第一氧化物膜3的步骤S5与形成栅氧化物膜126的步骤S6之间，优选在具有清洁表面101a的外延晶片101中保持500℃以下的温差。在这种情况下，由于在步骤S5与步骤S6之间外延晶片的温差小，所以能够提高产量。在形成第一氧化物膜3的步骤S4、除去第一氧化物膜3的步骤S5与形成栅氧化物膜126的步骤S6之间，在外延晶片100、101中优选保持500℃以下的温差。在这种情况下，由于从步骤S4开始直至步骤S6结束在外延晶片中的温差小，所以能够提高产量。
在除去第一氧化物膜3的步骤S5与形成栅氧化物膜126的步骤S6之间，优选将具有清洁表面101a的外延晶片101保持在800℃以上且更优选保持在1000℃以上。在这种情况下，由于可以抑制在步骤S5与步骤S6之间外延晶片的温度下降，所以能够提高产量。而且，在形成第一氧化物膜3的步骤S4、除去第一氧化物膜3的步骤S5与形成栅氧化物膜126的步骤S6之间，优选将外延晶片100、101保持在800℃以上且更优选保持在1000℃以上。在这种情况下，由于从步骤S4开始直至步骤S6结束的时间期间可以抑制外延晶片中的温度下降，所以能够提高产量。
其后，实施氮退火(步骤S7)。具体地，实施在一氧化氮(NO)气氛中的退火。例如，这种处理的条件为使得将加热温度设定为1100℃并将加热时间设定为120分钟。因此，能够在击穿电压保持层122、阱区123、源区124和接触区125以及栅氧化物膜126中的各部分之间的界面附近引入氮原子。
在使用一氧化氮的这种退火步骤之后，可进一步实施使用作为惰性气体的氩气的退火处理。例如，这种处理中的条件为使得将加热温度设定为1100℃并将加热时间设定为60分钟。
在这种氮退火步骤(步骤S7)之后，还可以实施表面清洁如有机溶剂清洁、酸清洁、RCA清洁等。
然后，如图2、9和10中所示，形成电极(步骤S8)。首先，按如下形成图9中所示的源极111。具体地，使用照相平版印刷法在栅氧化物膜126上形成具有图案的抗蚀膜。使用这种抗蚀膜作为掩模，将位于源区124和接触区125上的栅氧化物膜126的一部分腐蚀掉。由此在栅氧化物膜126中形成开口部126a。例如，在与源区124和接触区125中的各个区接触的这种开口部126a中例如利用蒸发法而形成导体膜。然后，通过除去抗蚀膜，将已经位于抗蚀膜上的上述导体膜的一部分除去(剥离)。这种导体膜可由金属膜构成且其可由例如镍(Ni)构成。作为这种剥离的结果，形成源极111。
应注意，此处优选实施用于合金化的热处理。例如，在表示惰性气体的氩(Ar)气气氛中，在950℃的加热温度下热处理2分钟。
其后，如图10中所示，例如利用蒸发法在源极111上形成上源极127。另外，例如利用蒸发法在SiC衬底2的背面上形成漏极112。
此外，例如按如下形成栅极110。预先形成具有位于栅氧化物膜126上面的区域中的开口图案的抗蚀膜并形成构成栅极的导体膜以覆盖抗蚀膜的整个表面。然后，通过除去抗蚀膜，除去(剥离)除了充当栅极的导体膜部分之外的导体膜。因此，如图10中所示，可以在栅氧化物膜126上形成栅极110。
通过实施上述步骤(步骤S1～S8)，能够制造表示图10中所示的SiC半导体装置的MOSFET 102。
应注意，还能够使用其中在本实施方案中将导电类型相互交换的构造，即其中p型和n型相互交换的构造。
尽管将SiC衬底2用于制造MOSFET 102，但是用于衬底的材料不限于SiC且可以使用其他材料的晶体来制造其。或者，可不设置SiC衬底2。
如上所述，在制造表示本实施方案中的SiC半导体装置的一个实例的MOSFET 102的方法中，在除去第一氧化物膜3的步骤S5与形成充当第二氧化物膜的构成MOSFET 102的栅氧化物膜126的步骤S6之间，将表示SiC半导体的外延晶片101布置在与环境气氛隔绝的气氛中。
用于制造表示本实施方案中的SiC半导体装置的一个实例的MOSFET 102的设备10包含第一连接部14，所述第一连接部14将除去部12与第二形成部13相互连接从而能够运送外延晶片101，且第一连接部14中的运送外延晶片101的区域能够与环境气氛隔绝。
根据本发明中用于制造MOSFET 102的方法和设备，在形成第一氧化物膜的步骤S4中，能够将沉积在外延晶片100的表面100a上的杂质如钛(Ti)、颗粒等并入到第一氧化物膜3中。通过除去第一氧化物膜3的步骤S5，能够除去沉积在外延晶片100的表面100a上的杂质、颗粒等。通过将具有已经除去了杂质、颗粒等的表面101a的外延晶片101布置在与环境气氛隔绝的气氛(第一连接部14)中，能够抑制环境气氛中的杂质、颗粒等重新沉积到外延晶片101的清洁表面101a上，因此能够将在形成栅氧化物膜126之前的外延晶片101的表面101a保持清洁。在形成栅氧化物膜126的步骤S6中，由于能够以这种状态在外延晶片101的表面101a上形成构成SiC半导体装置的栅氧化物膜126，所以能够减少在外延晶片101与栅氧化物膜126之间的界面处存在的杂质、颗粒等。另外，由于能够将外延晶片101的表面101a保持为清洁，所以还能够减少在表面101a上形成的栅氧化物膜126中存在的杂质、颗粒等。而且，还能够提高栅氧化物膜126的膜品质。因此，能够提高在施加反向电压时MOSFET 102的击穿电压且能够提高在施加正向电压时运行的稳定性和长期可靠性。因此，可以制造能够实现提高的特性的MOSFET 102。
在本实施方案中，在外延晶片100的表面上形成第一氧化物膜3并通过除去第一氧化物膜3对表面进行清洁之后因将外延晶片101暴露在环境气氛下而造成再次污染的可能性下降。由于SiC是稳定的化合物，所以与Si相比，其不易在外延晶片100的表面100a上形成第一氧化物膜3。因此，在对表示SiC半导体的外延晶片100的表面100a进行清洁之后，将外延晶片101运送至下一步骤(形成栅氧化物膜的步骤S6)而不将外延晶片101暴露在环境气氛下也能够简化清洁，这大大促进了制造的SiC半导体装置的特性的提高。
此外，通过将外延晶片101布置在具有与环境气氛隔绝的气氛的第一连接部14中，不易在用于除去第一氧化物膜3的除去部12与第二形成部13之间引入污染物如颗粒、杂质等。类似地，可以降低在除去第一氧化物膜3的步骤S5与形成栅氧化物膜126的步骤S6之间引入污染物的可能性。因此，能够保持除去部12和第二形成部13中的清洁度，这大大促进了制造的SiC半导体装置的特性的提高。
在制造表示本实施方案中的SiC半导体装置的一个实例的MOSFET 102的方法中，优选地，在形成第一氧化物膜3的步骤S4、除去第一氧化物膜3的步骤S5和形成栅氧化物膜126的步骤S6之间将外延晶片100、101布置在与环境气氛隔绝的气氛中。
用于制造表示本实施方案中的SiC半导体装置的一个实例的MOSFET 102的设备10包含第二连接部15，所述第二连接部15将第一形成部11与除去部12相互连接从而能够运送外延晶片100，且第二连接部15中的运送外延晶片101的区域能够与环境气氛隔绝。
由此，可以抑制从清洁步骤的开始到结束，外延晶片在环境气氛下的暴露且可以抑制从清洁步骤结束直至形成栅氧化物膜，外延晶片101在环境气氛下的暴露。因此，由于在清洁期间和之后，可以抑制外延晶片100、101的表面100a、101a的再次污染，所以可以制造能够实现进一步提高的特性的SiC半导体装置。
尽管利用本实施方案中的实例对制造表示SiC半导体装置的MOSFET的方法进行了描述，但是本发明适用于包含SiC外延晶片的半导体装置，所述外延晶片具有表面和在该表面上形成的构成SiC半导体装置的氧化物膜(作为SiC半导体装置而残留的氧化物膜)。SiC外延晶片包括其中已经从表面注入了离子的晶片和其中未注入离子的晶片。即，本发明适用于具有绝缘栅场效应部分的半导体装置如MOSFET或IGBT(绝缘栅双极晶体管)、以及包含氧化物膜的一般SiC半导体装置如JFET(结型场效应晶体管)。
(实施方案2)
图11是在本发明实施方案2中的用于制造SiC半导体装置的设备的示意图。参考图11等对在本实施方案2中的用于制造SiC半导体的设备进行说明。
如图11中所示，本实施方案中的制造设备20包含室21、第一气体供应部22、第二气体供应部23和真空泵24。第一气体供应部22、第二气体供应部23和真空泵24连接到室21上。
室21在其中容纳外延晶片100、101(参见图5～7)。例如能够将等离子体发生设备用作室21。
第一气体供应部22向室21内供应用于在外延晶片100上形成第一氧化物膜3(参见图6)并形成构成SiC半导体装置(在本实施方案中为MOSFET 102)的氧化物膜(在本实施方案中为栅氧化物膜126)(参见图8)的气体。第一气体供应部22供应含有例如氧的气体。
第二气体供应部23向室21内供应用于除去在外延晶片100上形成的第一氧化物膜3的气体。第二气体供应部23向室21内供应用于还原(Si)和氧的气体如H2气和HCl气体。
真空泵24在室21内产生真空。因此，在通过使用第一气体供应部22在外延晶片100上形成第一氧化物膜3之后，在室21内产生真空并然后可以通过使用第二气体供应部23将第一氧化物膜3除去。另外，在除去第一氧化物膜3之后，在室21内产生真空并可以通过使用第一气体供应部22而在外延晶片101上形成构成SiC半导体装置的第二氧化物膜(栅氧化物膜126)。不是必须设置真空泵24。
应注意，图11中所示的制造设备可包含除了上述元件之外的各种元件，然而，为了便于说明，不再显示并描述这些元件。
根据本实施方案中制造SiC半导体装置的方法，制造了图9中所示的MOSFET 102，且该方法与实施方案1中的方法基本类似，然而，不同之处在于使用图11中所示的制造设备20。因此，在形成第一氧化物膜的步骤S4与除去第一氧化物膜的步骤S5之间和除去第一氧化物膜的步骤S5与形成栅氧化物膜126的步骤S6之间，将外延晶片仍布置在室21内并因此将其布置在与环境气氛隔绝的气氛中。
另外，通过使用在除去第一氧化物膜3的步骤S5中所使用的设备能够形成充当第二氧化物膜的栅氧化物膜126。换言之，在相同的设备中实施除去第一氧化物膜3的步骤S5和形成栅氧化物膜126的步骤S6。因此，在除去第一氧化物膜的步骤S5和形成栅氧化物膜的步骤S6之间，还能够避免外延晶片的温度下降(例如在500℃以下)并将所述温度保持得尽可能高。而且，在除去第一氧化物膜的步骤S5和形成栅氧化物膜的步骤S6之间，还能够将外延晶片的温度保持在800℃以上并优选保持在1000℃以上。
此外，在本实施方案中，在相同的设备中实施形成第一氧化物膜3的步骤S4、除去第一氧化物膜3的步骤S5和形成栅氧化物膜126的步骤S6。因此，在形成第一氧化物膜3的步骤S4与除去第一氧化物膜3的步骤S5之间和除去第一氧化物膜3的步骤S5与形成栅氧化物膜126的步骤S6之间，还能够避免外延晶片的温度下降(例如在500℃以下)并将所述温度保持得尽可能高。而且，在形成第一氧化物膜的步骤S4与除去第一氧化物膜的步骤S5之间和除去第一氧化物膜的步骤S5与形成栅氧化物膜的步骤S6之间，还能够将外延晶片的温度保持在800℃以上并优选保持在1000℃以上。
此外，在形成第一氧化物膜3的步骤S4结束之后并在除去第一氧化物膜3的步骤S5结束之后，优选通过使用真空泵24来在室21内产生真空(例如抽真空至0.1Pa以下)。换言之，在形成第一氧化物膜3的步骤S4与除去第一氧化物膜3的步骤S5之间改变气体时和在除去第一氧化物膜3的步骤S5与形成栅氧化物膜126的步骤S6之间改变气体时，优选降低气氛的压力(例如降至0.1Pa以下)。由此，由于能够减少残留在室21内的气体，所以可以减少由在使用第二或第一气体供应部23、22引入置换气体时的气相反应所造成的颗粒的产生。例如在第一氧化物膜3由SiOx构成的情况中，在除去第一氧化物膜3的步骤S5与形成栅氧化物膜126的步骤S6之间改变时，在除去第一氧化物膜3的步骤S5中分解的Si减少，从而可以减少由残留的Si与为了形成栅氧化物膜126而引入的O2气之间的反应所造成的SiO2颗粒的产生。因此，能够进一步清洁外延晶片的表面。即，可以抑制伴随气体改变的颗粒的产生。
根据上述，本实施方案中的SiC半导体制造设备20包含用于除去第一氧化物膜3和在外延晶片中因除去第一氧化物膜3而露出的表面上形成栅氧化物膜126的室21，所述栅氧化物膜126充当构成表示SiC半导体装置的MOSFET 102的第二氧化物。由此，通过将除去了杂质、颗粒等的外延晶片布置在与环境气氛隔绝的气氛中(在室21内)，能够抑制环境气氛中的杂质、颗粒等重新沉积到外延晶片101的表面101a上并因此能够在形成栅氧化物膜126之前将外延晶片101的表面101a保持清洁。在形成栅氧化物膜126的步骤S6中，由于能够以这种状态在外延晶片101的表面101a上形成构成表示SiC半导体装置的MOSFET 102的栅氧化物膜126，所以能够减少在外延晶片101与栅氧化物膜126之间界面处存在的杂质、颗粒等。另外，由于能够将外延晶片101的表面101a保持清洁，所以存在于栅氧化物膜126中的杂质、颗粒等也能够减少。而且，还能够提高在表面101a上形成的栅氧化物膜126的膜品质。因此，能够提高在施加反向电压时MOSFET 102的击穿电压且能够提高在施加正向电压时运行的稳定性和长期可靠性。因此，可以制造能够实现提高的特性的MOSFET 102。
在本实施方案中，通过实例对制造设备20进行了描述，其中用于在外延晶片100的表面100a上形成第一氧化物膜3的第一形成部和用于除去第一氧化物膜3并在外延晶片100中因除去第一氧化物膜3而露出的表面101a上形成构成MOSFET 102的栅氧化物膜126的第二形成部是通用的。然而，本发明可以涉及其中第一形成部和第二形成部相互不同的设备。即，根据本发明的制造设备可包含具有图11中所示结构的第二形成部和与所述第二形成部分开布置的第一形成部。在这种情况下，制造设备还包含将所述第一形成部和第二形成部相互连接而能够运送SiC半导体的连接部，且该连接部中的运送SiC半导体的区域可以优选与环境气氛隔绝。
尽管上面已经对本发明的实施方案进行了说明，但是也可从从起初就预期了各实施方案中的特征的组合。另外，应理解，本文中公开的实施方案在各方面都是例示性和非限制性的。本发明的范围由权利要求书的项限定，而不是由上述实施方案限定，且本发明的范围旨在包括在与权利要求书的项等价的范围和含义内的任何修改。
附图标记
2：SiC衬底；2a、100a、101a：表面；3：第一氧化物膜；10、20：制造设备；11：第一形成部；12：除去部；13：第二形成部；14：第一连接部；15：第二连接部；21：室；22：第一气体供应部；23：第二气体供应部；24：真空泵；100、101：外延晶片；102：MOSFET；110：栅极；111、127：源极；112：漏极；120：外延层；121：缓冲层；122：击穿电压保持层；123：阱区；124：源区；125：接触区；126：栅氧化物膜；126a：开口部；129：漏区；和131：p型SiC层。

Claims (12)

1.一种制造碳化硅半导体装置(102)的方法，所述方法包括：
在碳化硅半导体的第一表面(100a)上形成第一氧化物膜(3)的步骤；
除去所述第一氧化物膜(3)的步骤；以及
在所述碳化硅半导体中因除去所述第一氧化物膜(3)而露出的第二表面(101a)上形成构成所述碳化硅半导体装置(102)的第二氧化物膜(126)的步骤，
在所述除去所述第一氧化物膜(3)的步骤与所述形成第二氧化物膜(126)的步骤之间，将所述碳化硅半导体布置在与环境气氛隔绝的气氛中。
2.如权利要求1所述的制造碳化硅半导体装置(102)的方法，其中在所述形成第一氧化物膜(3)的步骤与所述除去所述第一氧化物膜(3)的步骤之间，将所述碳化硅半导体布置在与所述环境气氛隔绝的气氛中。
3.如权利要求1所述的制造碳化硅半导体装置(102)的方法，其中在所述形成第一氧化物膜(3)的步骤中，将在所述碳化硅半导体的所述第一表面(100a)上形成的损伤层氧化。
4.如权利要求1所述的制造碳化硅半导体装置(102)的方法，其中所述除去所述第一氧化物膜(3)的步骤包括如下步骤中的至少一个步骤：
在不含氧的气氛中，在不低于1200℃且不高于碳化硅升华温度的温度下，将所述第一氧化物膜(3)热分解的步骤，和
在不低于800℃且不高于碳化硅升华温度的温度下，使用包含选自氢气、氯化氢气体、氟化硫气体和氟化碳气体中的至少一种气体的气体进行腐蚀的步骤。
5.如权利要求1所述的制造碳化硅半导体装置的方法，其中在所述除去所述第一氧化物膜(3)的步骤与所述形成第二氧化物膜(126)的步骤之间，在所述碳化硅半导体中保持500℃以下的温差。
6.如权利要求5所述的制造碳化硅半导体装置(102)的方法，其中在所述形成第二氧化物膜(126)的步骤中，使用在所述除去所述第一氧化物膜(3)的步骤中所使用的设备形成所述第二氧化物膜(126)。
7.如权利要求2所述的制造碳化硅半导体装置(102)的方法，其中在所述形成第一氧化物膜(3)、除去所述第一氧化物膜(3)与形成第二氧化物膜(126)的步骤之间，在所述碳化硅半导体中保持500℃以下的温差。
8.如权利要求7所述的制造碳化硅半导体装置的方法，其中在所述形成第一氧化物膜(3)的步骤中所使用的设备、在所述除去所述第一氧化物膜(3)的步骤中所使用的设备和在所述形成第二氧化物膜的步骤中所使用的设备是通用的。
9.一种用于制造碳化硅半导体装置(102)的设备(10)，包含：
第一形成部(11)，其用于在碳化硅半导体的第一表面(100a)上形成第一氧化物膜(3)；
除去部(12)，其用于除去所述第一氧化物膜(3)；
第二形成部(13)，其用于在所述碳化硅半导体中因除去所述第一氧化物膜(3)而露出的第二表面(101a)上形成构成所述碳化硅半导体装置(102)的第二氧化物膜(126)；以及
第一连接部(14)，其将所述除去部(12)与所述第二形成部(13)相互连接从而能够运送所述碳化硅半导体，
所述第一连接部(14)中的运送所述碳化硅半导体的区域与环境气氛隔绝。
10.如权利要求9所述的用于制造碳化硅半导体装置(102)的设备(10)，还包含第二连接部(15)，所述第二连接部(15)将所述第一形成部(11)与所述除去部(12)相互连接从而能够运送所述碳化硅半导体，其中
所述第二连接部(15)中的运送所述碳化硅半导体的区域能够与环境气氛隔绝。
11.一种用于制造碳化硅半导体装置(102)的设备(20)，包含：
第一形成部，其用于在碳化硅半导体的第一表面(100a)上形成第一氧化物膜(3)；和
第二形成部，其用于除去所述第一氧化物膜(3)并在所述碳化硅半导体中因除去所述第一氧化物膜(3)而露出的第二表面(101a)上形成构成所述碳化硅半导体装置的第二氧化物膜(126)。
12.如权利要求11所述的用于制造碳化硅半导体装置的设备(20)，其中所述第一形成部和所述第二形成部是通用的。
CN201180004388.7A 2010-06-16 2011-02-25 用于制造碳化硅半导体装置的方法和设备 Expired - Fee Related CN102986009B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-136870 2010-06-16
JP2010136870A JP5605005B2 (ja) 2010-06-16 2010-06-16 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
PCT/JP2011/054332 WO2011158533A1 (ja) 2010-06-16 2011-02-25 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置

Publications (2)

Publication Number Publication Date
CN102986009A true CN102986009A (zh) 2013-03-20
CN102986009B CN102986009B (zh) 2016-02-03

Family

ID=45347945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180004388.7A Expired - Fee Related CN102986009B (zh) 2010-06-16 2011-02-25 用于制造碳化硅半导体装置的方法和设备

Country Status (8)

Country Link
US (1) US9184276B2 (zh)
EP (1) EP2584592A4 (zh)
JP (1) JP5605005B2 (zh)
KR (1) KR20130076790A (zh)
CN (1) CN102986009B (zh)
CA (1) CA2778197A1 (zh)
TW (1) TW201203386A (zh)
WO (1) WO2011158533A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003895A (zh) * 2018-07-19 2018-12-14 大连理工大学 一种提高SiC MOSFET器件性能稳定性的制作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150044840A1 (en) * 2012-03-30 2015-02-12 Hitachi, Ltd. Method for producing silicon carbide semiconductor device
JPWO2013145022A1 (ja) * 2012-03-30 2015-08-03 株式会社日立製作所 炭化珪素半導体装置の製造方法
JP2015061001A (ja) * 2013-09-20 2015-03-30 株式会社東芝 半導体装置の製造方法
JP6248532B2 (ja) * 2013-10-17 2017-12-20 セイコーエプソン株式会社 ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
JP6844176B2 (ja) * 2016-09-29 2021-03-17 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20180233574A1 (en) * 2017-02-10 2018-08-16 Purdue Research Foundation Silicon carbide power transistor apparatus and method of producing same
JP7294097B2 (ja) * 2019-12-04 2023-06-20 株式会社デンソー 半導体装置の製造方法
EP4266354A1 (en) * 2020-12-18 2023-10-25 Kyoto University Sic semiconductor element manufacturing method and sicmosfet
CN115223846A (zh) * 2021-04-15 2022-10-21 环球晶圆股份有限公司 半导体衬底的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786277A (en) * 1995-09-29 1998-07-28 Nec Corporation Method of manufacturing a semiconductor device having an oxide film of a high quality on a semiconductor substrate
JP2000049167A (ja) * 1998-07-31 2000-02-18 Denso Corp 炭化珪素半導体装置及びその製造方法
US6214107B1 (en) * 1996-04-18 2001-04-10 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a SiC device
CN101263586A (zh) * 2005-09-16 2008-09-10 克里公司 使用原子氧在碳化硅层上制造氧化层的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066866A (ja) * 1983-09-24 1985-04-17 Sharp Corp 炭化珪素ｍｏｓ構造の製造方法
US5272107A (en) 1983-09-24 1993-12-21 Sharp Kabushiki Kaisha Manufacture of silicon carbide (SiC) metal oxide semiconductor (MOS) device
JPH06314679A (ja) 1993-04-30 1994-11-08 Sony Corp 半導体基板の洗浄方法
JPH0952796A (ja) * 1995-08-18 1997-02-25 Fuji Electric Co Ltd ＳｉＣ結晶成長方法およびＳｉＣ半導体装置
JP3085272B2 (ja) * 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP3534056B2 (ja) * 2000-08-31 2004-06-07 日産自動車株式会社 炭化珪素半導体装置の製造方法
JP4209585B2 (ja) * 2000-09-01 2009-01-14 独立行政法人産業技術総合研究所 炭化珪素半導体装置
JP2002093800A (ja) * 2000-09-14 2002-03-29 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
JP4678672B2 (ja) * 2005-03-09 2011-04-27 誠 後藤 発音学習装置及び発音学習プログラム
JP2006321707A (ja) 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP2007053227A (ja) * 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2008098200A (ja) * 2006-10-05 2008-04-24 Kiyoyoshi Mizuno 成膜体およびその製造方法
JP4600438B2 (ja) * 2007-06-21 2010-12-15 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5057903B2 (ja) * 2007-09-06 2012-10-24 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2009212366A (ja) * 2008-03-05 2009-09-17 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2010147730A (ja) * 2008-12-18 2010-07-01 Nec Corp ネットワーク装置、ｉｐネットワークシステム及び呼制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786277A (en) * 1995-09-29 1998-07-28 Nec Corporation Method of manufacturing a semiconductor device having an oxide film of a high quality on a semiconductor substrate
US6214107B1 (en) * 1996-04-18 2001-04-10 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a SiC device
JP2000049167A (ja) * 1998-07-31 2000-02-18 Denso Corp 炭化珪素半導体装置及びその製造方法
CN101263586A (zh) * 2005-09-16 2008-09-10 克里公司 使用原子氧在碳化硅层上制造氧化层的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C.WERKHOVEN ET AL.: "Wet and dry HF-last cleaning process for high-integrity gate oxides", 《IEEE》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003895A (zh) * 2018-07-19 2018-12-14 大连理工大学 一种提高SiC MOSFET器件性能稳定性的制作方法
CN109003895B (zh) * 2018-07-19 2021-06-08 大连理工大学 一种提高SiC MOSFET器件性能稳定性的制作方法

Also Published As

Publication number Publication date
CA2778197A1 (en) 2011-12-22
US9184276B2 (en) 2015-11-10
TW201203386A (en) 2012-01-16
JP2012004273A (ja) 2012-01-05
CN102986009B (zh) 2016-02-03
US20120208368A1 (en) 2012-08-16
EP2584592A4 (en) 2014-12-10
EP2584592A1 (en) 2013-04-24
JP5605005B2 (ja) 2014-10-15
KR20130076790A (ko) 2013-07-08
WO2011158533A1 (ja) 2011-12-22

Similar Documents

Publication Publication Date Title
CN102986009B (zh) 用于制造碳化硅半导体装置的方法和设备
CN102959690A (zh) 制造碳化硅半导体器件的方法和制造碳化硅半导体器件的装置
US10043667B2 (en) Integrated method for wafer outgassing reduction
CN102687250A (zh) 清洁碳化硅半导体的方法和用于清洁碳化硅半导体的装置
US10861693B2 (en) Cleaning method
US7456062B1 (en) Method of forming a semiconductor device
KR102312122B1 (ko) 반도체 프로세스를 위한 통합 시스템
WO2011158534A1 (ja) 炭化珪素半導体装置の製造方法
US20120174944A1 (en) Cleaning method for silicon carbide semiconductor and cleaning apparatus for silicon carbide semiconductor
KR101858448B1 (ko) 실리콘 기판 표면의 잔류 할로겐 제거방법 및 이의 장치
US9653282B2 (en) Silicon-containing substrate cleaning procedure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160203

Termination date: 20210225

CF01 Termination of patent right due to non-payment of annual fee