CN101593770A - 栅极及其形成方法 - Google Patents
栅极及其形成方法 Download PDFInfo
- Publication number
- CN101593770A CN101593770A CNA2008101139868A CN200810113986A CN101593770A CN 101593770 A CN101593770 A CN 101593770A CN A2008101139868 A CNA2008101139868 A CN A2008101139868A CN 200810113986 A CN200810113986 A CN 200810113986A CN 101593770 A CN101593770 A CN 101593770A
- Authority
- CN
- China
- Prior art keywords
- grid
- polysilicon layer
- bromine
- based gas
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
一种栅极形成方法,包括,在基底上形成多晶硅层;执行所述多晶硅层的第一刻蚀操作;以包含溴基气体的刻蚀气体执行所述多晶硅层的第二刻蚀操作,形成栅极;若获得垂直于所述基底的栅极时,通入的所述溴基气体的流量为a0,则通入所述溴基气体时的流量a大于a0。一种栅极,所述栅极形成于基底上,所述栅极包含多晶硅层,所述多晶硅层包括顶壁、与所述顶壁相对的底壁和由所述底壁边缘向上延伸后与顶壁接合的侧壁,至少部分所述侧壁与底壁间的夹角小于90度。可在保持沟道电学长度不变的情况下,扩大所述栅极与漏极的交叠区域,改善热载流子效应。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种栅极及其形成方法。
背景技术
在半导体制造工艺中,日益增加的需求不断推动半导体制造工艺向着高集成度低功耗的方向发展。但是,随着芯片尺寸的减小,芯片的供电电压、工作电压并没有相应减少很多,所以相应的电场强度增加了,导致了电子的运动速率增加。当高能量的电子与晶格发生碰撞,就会使晶格原子电离,产生电子和空穴对,其中部分电子由于散射改变运动方向,就能克服氧化层势垒,进入栅氧化层,造成器件的电学参数退化,这种效应称为热载流子效应。所述热载流子效应会增加NMOS的阈值电压,减小PMOS的阈值电压。会导致MOS特性的退化,影响的参数包括阈值电压VT、跨导gm,亚阈值斜率St,饱和电流Idsat等,并产生长期的可靠性问题。
衬底电流Isub可用来监控器件受热载流子影响的退化程度,并预测器件的寿命。其原因是:横向最大电场Emax越大,电子于晶格发生碰撞造成的电子-空穴越多,而空穴电流都被衬底收集,从而Isub就越大。
业内习知的解决热载流子效应的方法包括:一、对漏端采取特殊工艺以使电场的尖峰变圆;具体有以下几种结构,如选用磷掺杂漏区、双扩散漏区或改善轻掺杂漏区,通过改善轻掺杂漏区的结构以改善热载流子效应的方法如2005年4月13日公布的公开号为CN1606173A的中国专利申请中所提供的;二、增强栅氧化层与基底的交界面对于热电子注入的抵抗力;这种方法主要就是提高栅氧的质量;主要的方向有以下几种:减少交界面的H和H2O;减少金属腐蚀等RIE(反应离子刻蚀)工艺中对于氧化层的等离子体损伤;采用氮氧化硅代替传统的SiO2做栅氧;三、减少供电电压,在深亚微米工艺中电压逐步减小。
但是,应用上述传统方法改善热载流子效应时,都或多或少地存在一些弊端。如,选用磷掺杂漏区时,为了使源漏的电阻比较小,磷注入的剂量必须在1E15以上,因此器件的Isub比砷注入的要小一个数量级;选用双扩散漏区时,很难形成浅结,因此对于减少Emax的作用有限;选用改善轻掺杂漏区的方式时,由于引入了n-区域,LDD结构也会使串联电阻增大,从而导致驱动电流减小;致使LDD的工艺参数必须仔细优化以获得最佳的器件性能;选用减少供电电压的方式时,考虑到兼容性的问题,电压并不能完全按照线宽的缩小而同步减小,使得对热载流子效应的改善有限。由此,拓展改善热载流子效应的方式,以扩大在不同制程中为改善热载流子效应所采取的措施的选择范围成为本领域技术人员追求的目标。
发明内容
本发明提供了一种栅极形成方法,可在保持沟道电学长度不变的情况下,改善热载流子效应;本发明提供了一种栅极,可在保持沟道电学长度不变的情况下,扩大所述栅极与漏极的交叠区域,改善热载流子效应。
本发明提供的一种栅极形成方法,包括,
在基底上形成多晶硅层;
执行所述多晶硅层的第一刻蚀操作;
以包含溴基气体的刻蚀气体执行所述多晶硅层的第二刻蚀操作,形成栅极;若获得垂直于所述基底的栅极时,通入的所述溴基气体的流量为a0,则通入所述溴基气体时的流量a大于a0。
可选地,执行所述第一刻蚀操作时采用包含溴基气体的刻蚀气体;可选地,所述溴基气体为溴气或溴化氢中的一种或其组合;可选地,所述刻蚀气体中还包括氯基气体;可选地,所述氯基气体为氯气或四氯化碳中的一种或其组合;可选地,所述刻蚀气体中还包含氧气及/或氦气。
本发明提供的一种栅极,所述栅极形成于基底上,所述栅极包含多晶硅层,所述多晶硅层包括顶壁、与所述顶壁相对的底壁和由所述底壁边缘向上延伸后与顶壁接合的侧壁,至少部分所述侧壁与底壁间的夹角小于90度。
可选地,垂直于所述基底的栅极剖面呈梯形。
与现有技术相比,上述技术方案具有以下优点:
上述技术方案提供的栅极形成方法,通过在第二刻蚀过程中增加所述溴基气体的流量,可在刻蚀多晶硅层以形成栅极的过程中,随着刻蚀反应的进行,利用包含所述溴基气体的刻蚀气体在所述栅极的侧壁上产生聚合物,并以所述聚合物作为临时掩模层,以改变经历第二刻蚀过程获得的既定的栅极的形貌,可使所述栅极至少部分所述侧壁与底壁间的夹角小于90度,可使在保持沟道电学长度不变的情况下,扩大所述栅极与漏极的交叠区域,改善热载流子效应成为可能;
上述技术方案提供的栅极,通过使其至少部分所述侧壁与底壁间的夹角小于90度,可在保持沟道电学长度不变的情况下,扩大所述栅极与漏极的交叠区域,使改善热载流子效应成为可能。
附图说明
图1为本发明实施例中形成栅极的流程示意图;
图2为本发明实施例中形成的栅极的检测图片;
图3为说明栅极第一实施例的结构示意图;
图4为说明栅极第二实施例的栅极结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列的描述应当被理解为对于本领域技术人员的广泛教导,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1所示,形成栅极的具体步骤包括:
步骤11:在基底上形成多晶硅层。
在衬底(substrate)上定义器件有源区并完成浅沟槽隔离后形成所述基底。所述衬底包含但不限于包括半导体元素的硅材料,例如单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以是绝缘体上硅(SOI)。
可采用低压化学气象沉积(LPCVD)工艺形成所述多晶硅层。实践中,通常需对所述多晶硅层执行掺杂操作,用以调整所述多晶硅的阻值;所述掺杂操作利用离子注入工艺进行,可采用任何传统的方法执行所述掺杂操作,在此不再赘述。
步骤12:执行所述多晶硅层的第一刻蚀操作。
对所述多晶硅层执行刻蚀操作,用以形成栅极;所述刻蚀操作包括顺序进行的第一刻蚀操作和第二刻蚀操作,其中,所述第一刻蚀操作用以去除大部分厚度的所述多晶硅层;所述第二刻蚀操作用以去除剩余的多晶硅层;之所以分两步执行所述刻蚀操作,是因为在所述多晶硅层的刻蚀操作即将完成(即去除剩余的多晶硅层)时,需采用特殊工艺保护形成的栅极的侧壁,以减少形成的栅极在其根部具有的凹陷(notching);传统工艺中,所述刻蚀操作通常包括顺序进行的主刻蚀操作和过刻蚀操作,所述主刻蚀操作意指至检测到停止层(形成于所述多晶硅层与基底之间)材料为止的多晶硅层的刻蚀过程;所述过刻蚀操作意指残留的多晶硅层和部分厚度的所述停止层的刻蚀过程。通常,采用包含氯基气体的刻蚀气体执行所述多晶硅层的主刻蚀操作;采用包含溴基气体的刻蚀气体执行所述多晶硅层的过刻蚀操作。实践中,所述氯基气体为氯气或四氯化碳中的一种或其组合;所述溴基气体为溴气或溴化氢中的一种或其组合。
然而,实际生产发现,应用上述工艺形成栅极时,器件中的热载流子效应明显。本发明的发明人分析后认为,由于器件漏极附近饱和工作状态下的最大横向电场为:
Emax=(Vds-Vdsat)/l (1)
而
其中,l为沟道电学长度,tox为栅介质层厚度,xj为结深,Isub为衬底电流,Id为源漏电流。可见,Isub/Id与(Vds-Vdsat)和(Vds-Vdsat)/l相关,即,Isub/Id与Emax相关。
此外,产生热载流子效应的原因在于:器件的导电沟道中的电子获得了足够(如大于1.5eV)的能量,当它们和晶格相碰撞时,电离产生电子-空穴对,由此产生的电子会被吸引至漏极(由此增加漏电流)或者得到了足够的能量后注入氧化层,形成热载流子;由此产生的空穴进入衬底,形成寄生衬底电流Isub。在所述导电沟道中,电场呈指数分布,最大值位于漏极附近,当最大电场越远离漏极,电子越不易于获得足够的能量以进入栅介质层,即,对改善热载流子效应越有利。
由此,本发明的发明人分析后认为,如何在保持沟道电学长度不变的情况下,使最大电场的点尽量远离漏极,成为改善热载流子效应的指导方向。
为使最大电场的点尽量远离漏极,以改善热载流子效应,本发明的发明人经历分析与实践后,提出了一种栅极形成方法,形成的栅极与漏极的交叠区域变大;交叠区域越大,最大电场的点就越靠近沟道内部,也对改善热载流子缺陷越有利。
为使所述交叠区域变大,本发明的发明人提出,通过调整刻蚀操作以改变形成的栅极的形貌,以使与所述栅介质层相接触的所述栅极的面积大于其顶壁面积;通过改变所述栅极的形貌,可使得经历后续离子注入操作后获得的源/漏区形貌发生改变,向沟道内部靠近,继而使得栅极与漏极的交叠区域增加。
步骤13:以包含溴基气体的刻蚀气体执行所述多晶硅层的第二刻蚀操作,形成栅极。
调整刻蚀操作以改变形成的栅极的形貌时,可以只对所述第二刻蚀操作进行调整。所述第二刻蚀操作用以去除经历第一刻蚀操作后剩余的多晶硅层。所述第一刻蚀操作不限于传统工艺中的主刻蚀操作,经历所述第一刻蚀操作后去除的多晶硅层的厚度小于传统工艺中经历主刻蚀操作后去除的多晶硅层的厚度;所述第二刻蚀操作也不限于传统工艺中的过刻蚀操作,经历所述第二刻蚀操作后去除的多晶硅层的厚度大于传统工艺中经历过刻蚀操作后去除的多晶硅层的厚度。
在传统工艺中,采用包含溴基气体的刻蚀气体执行所述多晶硅层的过刻蚀操作。实践中,所述溴基气体可为溴气或溴化氢中的一种或其组合。所述刻蚀气体还包含氯基气体,所述氯基气体可为氯气或四氯化碳中的一种或其组合。以所述刻蚀气体中包含溴化氢和氯气为例,执行所述过刻蚀操作时,工艺条件为:反应腔室压力为5mT~20mT,如15mT;射频功率为100W~500W,如200W;控制电压为-100V~120V,如-110V;氯气的流量范围为40sccm~60sccm,如50sccm;溴化氢的流量范围为120sccm~140sccm,如130sccm。此时,在所述过刻蚀过程中应用溴化氢的目的在于,应用所述溴化氢刻蚀多晶硅层时,在刻蚀后的侧壁上产生聚合物,可保护形成的栅极的侧壁在完成刻蚀操作的过程中不被侵蚀,可减少形成的栅极在其根部具有的凹陷,以使获得的栅极的侧壁垂直于基底。本文件内,术语“垂直”意指在实际生产中允许的包含90度的所述侧壁与基底间的夹角范围,具体地,若实际生产中将88度~92度内的所述侧壁与基底间的夹角均可判定为垂直时,则获得的所述侧壁与基底间的夹角为88.7度时,可称所述侧壁垂直于基底。
而在本实施例中,意欲改变获得的栅极的形貌,由此,本发明的发明人提出,在执行所述第二刻蚀操作时,增大溴化氢的流量,即,若获得垂直于所述基底的栅极时,通入的所述溴基气体的流量为a0,则通入所述溴基气体时的流量a大于a0;以增强所述溴化氢的反应作用,利用其在刻蚀多晶硅层时在刻蚀后的侧壁上产生的聚合物作为临时掩模层,以改变经历第二刻蚀过程获得的既定的栅极的形貌,以使所述栅极至少部分所述侧壁与底壁间的夹角小于90度,继而,在后续制程中,可通过离子注入操作获得形貌发生改变的源/漏区,使其向沟道内部靠近,继而使得栅极与漏极的交叠区域增加;可使在保持沟道电学长度不变的情况下,改善热载流子效应成为可能。此外,还可辅助地增大控制电压,以利于所述溴化氢参与反应。具体地,以所述刻蚀气体中包含溴化氢和氯气为例,执行所述第二刻蚀操作时,工艺条件为:反应腔室压力为5mT~20mT,如15mT;射频功率为100W~500W,如200W;控制电压为-150V~200V,如-170V;氯气的流量范围为20sccm~40sccm,如30sccm;溴化氢的流量范围为140sccm~160sccm,如150sccm。
特别地,执行所述第一刻蚀操作时也可采用包含溴基气体的刻蚀气体。此时,考虑到应用所述溴基气体时形成的聚合物的临时掩模层的作用,获得栅极后,其垂直于所述基底的剖面呈梯形。具体地,传统工艺中,执行所述第一刻蚀操作时,以所述刻蚀气体中包含氯气为例,执行所述过刻蚀操作时,工艺条件为:反应腔室压力为1mT~10mT,如5mT;射频功率为100W~500W,如200W;控制电压为-130V~150V,如-140V;氯气的流量范围为80sccm~100sccm,如90sccm。而在本实施例中,执行所述第一刻蚀操作时,以所述刻蚀气体中包含溴化氢和氯气为例,工艺条件为:反应腔室压力为1mT~10mT,如5mT;射频功率为100W~500W,如200W;控制电压为-150V~170V,如-160V;氯气的流量范围为40sccm~50sccm,如45sccm;溴化氢的流量范围为40sccm~50sccm,如45sccm。
采用上述工艺条件获得的栅极如图2所示,应用电子束扫描显微镜进行检测,检测条件为:15kv、8.7mm*100k。如图2所示,所述栅极的侧壁与基底的夹角为85.05度,小于实践中可判定侧壁垂直的工艺允许范围(如大于88度),即,获得的栅极侧壁不再垂直于所述基底,采用上述工艺条件可获得剖面呈梯形的栅极。
需说明的是,在上述刻蚀操作中,所述刻蚀气体中还包含氧气及/或氦气。所述氧气用以提高所述刻蚀操作对多晶硅层与其下层材料的刻蚀选择比;所述氦气用以调整所述反应腔室内的压力。
本发明的发明人还提供了一种栅极,如图3所示,所述栅极形成于基底10上,所述栅极包含多晶硅层,所述多晶硅层包括顶壁24、与所述顶壁24相对的底壁20和由所述底壁20边缘向上延伸后与顶壁24接合的侧壁22,特别地,至少部分所述侧壁22与底壁20间的夹角小于90度。
特别地,如图4所示,垂直于所述基底10的栅极剖面呈梯形。
通过使其至少部分所述侧壁与底壁间的夹角小于90度,可在保持沟道电学长度不变的情况下,扩大所述栅极与漏极的交叠区域,使改善热载流子效应成为可能。
需强调的是,未加说明的步骤均可采用传统的方法获得,且具体的工艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明,和尽管已经足够详细地描述了实施例,申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此,在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此,可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (8)
1.一种栅极,所述栅极形成于基底上,所述栅极包含多晶硅层,所述多晶硅层包括顶壁、与所述顶壁相对的底壁和由所述底壁边缘向上延伸后与顶壁接合的侧壁,其特征在于:至少部分所述侧壁与底壁间的夹角小于90度。
2.根据权利要求1所述的栅极,其特征在于:垂直于所述基底的栅极剖面呈梯形。
3.一种栅极形成方法,包括,
在基底上形成多晶硅层;
执行所述多晶硅层的第一刻蚀操作;
以包含溴基气体的刻蚀气体执行所述多晶硅层的第二刻蚀操作,形成栅极;
其特征在于:若获得垂直于所述基底的栅极时,通入的所述溴基气体的流量为a0,则通入所述溴基气体时的流量a大于a0。
4.根据权利要求3所述的栅极形成方法,其特征在于:执行所述第一刻蚀操作时采用包含溴基气体的刻蚀气体。
5.根据权利要求3所述的栅极形成方法,其特征在于:所述溴基气体为溴气或溴化氢中的一种或其组合。
6.根据权利要求3所述的栅极形成方法,其特征在于:所述刻蚀气体中还包括氯基气体。
7.根据权利要求6所述的栅极形成方法,其特征在于:所述氯基气体为氯气或四氯化碳中的一种或其组合。
8.根据权利要求3所述的栅极形成方法,其特征在于:所述刻蚀气体中还包含氧气及/或氦气。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008101139868A CN101593770A (zh) | 2008-05-30 | 2008-05-30 | 栅极及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008101139868A CN101593770A (zh) | 2008-05-30 | 2008-05-30 | 栅极及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101593770A true CN101593770A (zh) | 2009-12-02 |
Family
ID=41408326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008101139868A Pending CN101593770A (zh) | 2008-05-30 | 2008-05-30 | 栅极及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101593770A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101908479A (zh) * | 2010-06-11 | 2010-12-08 | 上海宏力半导体制造有限公司 | 多晶硅叠层、双栅以及半导体材料叠层刻蚀方法 |
CN102194678A (zh) * | 2010-03-11 | 2011-09-21 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀栅极的方法 |
CN102270573A (zh) * | 2010-06-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 栅极制造方法 |
CN103022100A (zh) * | 2011-09-27 | 2013-04-03 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的结构及其形成方法 |
CN110534479A (zh) * | 2019-08-29 | 2019-12-03 | 上海华力集成电路制造有限公司 | 改善第零层内介电层的填充能力的栅极及工艺方法 |
-
2008
- 2008-05-30 CN CNA2008101139868A patent/CN101593770A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102194678A (zh) * | 2010-03-11 | 2011-09-21 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀栅极的方法 |
CN102270573A (zh) * | 2010-06-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 栅极制造方法 |
CN101908479A (zh) * | 2010-06-11 | 2010-12-08 | 上海宏力半导体制造有限公司 | 多晶硅叠层、双栅以及半导体材料叠层刻蚀方法 |
CN101908479B (zh) * | 2010-06-11 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | 多晶硅叠层、双栅以及半导体材料叠层刻蚀方法 |
CN103022100A (zh) * | 2011-09-27 | 2013-04-03 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的结构及其形成方法 |
CN103022100B (zh) * | 2011-09-27 | 2015-09-02 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的结构及其形成方法 |
CN110534479A (zh) * | 2019-08-29 | 2019-12-03 | 上海华力集成电路制造有限公司 | 改善第零层内介电层的填充能力的栅极及工艺方法 |
CN110534479B (zh) * | 2019-08-29 | 2022-02-01 | 上海华力集成电路制造有限公司 | 改善第零层内介电层的填充能力的栅极及工艺方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103038721B (zh) | 具有穿通抑制的先进晶体管 | |
CN101006569B (zh) | 形成突变的源漏金属栅晶体管 | |
CN108573869A (zh) | 鳍式场效应管及其形成方法 | |
CN104465523B (zh) | 闪存存储器的制造方法 | |
CN101593770A (zh) | 栅极及其形成方法 | |
CN102479718B (zh) | 一种金属氧化物半导体场效应晶体管的制作方法 | |
CN101783295B (zh) | 一种高压ldmos器件及其制造方法 | |
CN101740392A (zh) | Ldmos晶体管、半导体器件及其制造方法 | |
CN103985634A (zh) | 一种pmos晶体管的制造方法 | |
CN105789043A (zh) | 沟槽型半导体器件及其制作方法 | |
JP4122230B2 (ja) | オン抵抗が低減された二重拡散型電界効果トランジスタ | |
CN104701177B (zh) | 晶体管的形成方法 | |
US8138545B2 (en) | Semiconductor device and method for manufacturing the same | |
US20150325671A1 (en) | Transistor device | |
CN101764088B (zh) | 轻掺杂离子注入方法和i/o金属氧化物半导体场效应管 | |
CN103531592A (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
CN104779164B (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
CN101593678B (zh) | 掺杂区形成方法 | |
CN105374684A (zh) | Pmos结构及其形成方法 | |
CN105118832B (zh) | Sonos存储器及其制造方法 | |
CN103594492A (zh) | Ldmos晶体管及其形成方法 | |
CN101393843B (zh) | 离子注入后的清洗方法 | |
CN103377898B (zh) | 半导体器件的形成方法、鳍式场效应管的形成方法 | |
CN102593003B (zh) | 一种减小半导体器件栅诱导漏极泄漏的方法 | |
CN104979197B (zh) | 鳍式场效应晶体管及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20091202 |