CN101908479A - 多晶硅叠层、双栅以及半导体材料叠层刻蚀方法 - Google Patents

Abstract

本发明提供了一种多晶硅叠层刻蚀方法、双栅刻蚀方法以及半导体材料叠层刻蚀方法。所述多晶硅叠层刻蚀方法包括：光刻胶涂覆步骤，用于在顶部多晶硅层上涂覆光刻胶；曝光步骤，用于对光刻胶进行曝光以得到光刻胶图案；第一刻蚀步骤，用于以执行曝光步骤之后得到的光刻胶图案为掩模刻蚀顶部多晶硅层，以使得刻蚀后的顶部多晶硅层的截面形成一个上窄下宽的梯形；以及第二刻蚀步骤，用于以执行曝光步骤之后得到的光刻胶图案为掩模刻蚀底部多晶硅层。根据本发明的刻蚀方法，所得到的多晶硅叠层的侧壁能够相对比较垂直，消除了侧壁上的倒凹；并且，本发明的刻蚀方法还保证了不会出现底部多晶硅残留以及顶部多晶硅层上宽下窄的楔形轮廓。

Description

多晶硅叠层、双栅以及半导体材料叠层刻蚀方法

技术领域

本发明涉及半导体器件制造领域，更具体地说，本发明涉及一种多晶硅叠层刻蚀方法、以及一种采用了该多晶硅叠层刻蚀方法的双栅半导体器件的双栅刻蚀方法和半导体材料叠层刻蚀方法。

背景技术

在半导体器件的工艺过程中，在制造某些器件的情况下，需要制造多晶硅叠层，即层叠在一起的多层多晶硅层(其中大部分情况下主要是制造两层多晶硅层)。而且，在大多数情况下，往往希望多晶硅叠层中的各个多晶硅层是对准的，即，希望这些多晶硅层的侧壁尽量处于一条直线上。

一般，在多晶硅叠层的刻蚀过程中，顶部多晶硅层首先被刻蚀，随后刻蚀底部多晶硅层。但是，在底部多晶硅层的刻蚀过程中，之前的步骤中已经刻蚀出来的顶部多晶硅层的轮廓往往会被这个后续的底部多晶硅层刻蚀工艺所影响(即，顶部多晶硅曾再次受到用于刻蚀底部多晶硅层的刻蚀剂的刻蚀)，甚至顶部多晶硅层可能被破坏，并且通常会产生一定的“底切度”(undercut)，形成一个侧壁上的横向倒凹(请参见图1)。该横向倒凹甚至可能使得顶部多晶硅层的截面呈现出一个上宽下窄的楔形(请参见图2)。并且，这样得到的多晶硅叠层将导致WAT(晶片接受度测试，用于在工艺流程结束后对芯片做的电性测量，用来检验各段工艺流程是否符合标准)相关参数失效，使得无法正确地对成品器件进行测试。

针对上述问题，现有技术中的已知的解决方案通常采用降低偏置功率或者增大钝化气体。但是，这些解决方案都主要存在如下两个问题，首先，第一个问题是底部多晶硅残留，即，由于刻蚀不够而出现未刻蚀完全的现象；其次，第二个问题是所形成的多晶硅叠层中的顶部多晶硅层会出现上宽下窄的楔形轮廓。更具体地说，顶部多晶硅层由于受到后续刻蚀的影响而出现刻蚀不均匀所产生的楔形。所以，在某些情况下，这些解决方案根本无法使上部多晶硅层的轮廓得到改善。

总之，在现有技术中，上部多晶硅层和下部多晶硅层之间往往无法得到平衡。因此，需要开发出一种能够解决上述技术问题的新的多晶硅叠层的刻蚀方法。

发明内容

为了解决上述技术中存在的刻蚀过程中出现的侧壁上的倒凹的技术问题，本发明提供了一种多晶硅叠层刻蚀方法，并且，所述多晶硅叠层刻蚀方法在消除了侧壁上的倒凹的同时，能够防止出现底部多晶硅残留以及顶部多晶硅层楔形轮廓。

根据本发明的第一方面，提供了一种多晶硅叠层刻蚀方法，所述多晶硅叠层刻蚀方法包括：

光刻胶涂覆步骤，用于在顶部多晶硅层上涂覆光刻胶；

曝光步骤，用于对光刻胶进行曝光以得到光刻胶图案；

第一刻蚀步骤，用于以得到的光刻胶图案为掩模刻蚀顶部多晶硅层，以使得刻蚀后的顶部多晶硅层的截面形成一个上窄下宽的梯形；以及

第二刻蚀步骤，用于以得到的光刻胶图案为掩模刻蚀底部多晶硅层。

根据所述步骤，在最开始的顶部多晶硅刻蚀过程中，多晶硅层侧壁被刻蚀成倾斜状，即刻蚀后的顶部多晶硅层形成一种上窄下宽的梯形；这样，在后续的底部多晶硅层刻蚀过程中，第一刻蚀步骤中所形成的上窄下宽的梯形形状(即倾斜侧壁)抵消了后续刻蚀步骤对已经形成的顶部多晶硅层的不利影响。从而，所得到的多晶硅叠层的侧壁能够相对比较垂直，消除了侧壁上的倒凹。

并且，由于采用了第一刻蚀步骤中的上窄下宽的梯形斜面，所以可以正常地执行第二刻蚀步骤，因此该刻蚀方法还保证了不会出现底部多晶硅残留以及顶部多晶硅层上宽下窄的楔形轮廓。

并且，根据本发明的另一方面，还提供了一种双栅半导体器件的双栅刻蚀方法，其中所述双栅半导体器件包括控制栅极和浮栅；所述双栅刻蚀方法包括：

光刻胶涂覆步骤，用于在顶部多晶硅层上涂覆光刻胶；

曝光步骤，用于对光刻胶进行曝光以得到光刻胶图案；

第一刻蚀步骤，用于以得到的光刻胶图案为掩模刻蚀顶部多晶硅层以形成控制栅极，以使得所形成的控制栅极的截面形成一个上窄下宽的梯形；以及

第二刻蚀步骤，用于以得到的光刻胶图案为掩模刻蚀底部多晶硅层以形成浮栅。

与本发明第一方面相同，根据本发明第二方面的双栅刻蚀方法的所述步骤，在最开始的控制栅极的刻蚀过程中，多晶硅层侧壁被刻蚀成倾斜状，即刻蚀后的控制栅极形成了一种上窄下宽的梯形；这样，在后续的浮栅的刻蚀过程中，之前第一刻蚀步骤中所形成的上窄下宽的梯形形状(即倾斜侧壁)抵消了后续刻蚀步骤对已经形成的顶部多晶硅层的不利影响。从而，所得到的多晶硅叠层(即，双栅结构)的侧壁能够相对比较垂直，消除了侧壁上的倒凹；同样，该双栅刻蚀方法保证了不会出现底部多晶硅残留以及控制栅极的上宽下窄的楔形轮廓。

根据本发明的第三方面，提供了一种半导体材料叠层刻蚀方法，其中所述半导体材料叠层至少包括第一半导体材料层和第二半导体材料层，并且第一半导体材料层和第二半导体材料层包含相同的半导体材料，所述方法包括：

第一刻蚀步骤，用于刻蚀第一半导体材料层，以使得刻蚀后的第一半导体材料层的截面形成一个上窄下宽的梯形；以及

第二刻蚀步骤，用于刻蚀第二半导体材料层。

本领域技术人员可以理解的是，本发明不仅适用于多晶硅材料，而且适合于许多其它半导体材料，并且在应用于这些其它半导体材料的情况下，也能获取根据本发明第一方面的方法所能获得的优势和技术效果。

附图说明

图1和图2示出了根据现有技术刻蚀得到的多晶硅叠层的截面示意图。

图3示出了根据本发明的实施例的刻蚀方法的流程图。

图4示出了根据本发明的实施例的在第一刻蚀步骤之后得到的器件结构的截面示意图。

图5示出了根据本发明的实施例的在第二刻蚀步骤之后得到的器件结构的截面示意图。

图6示出了根据本发明的另一实施例的在第一刻蚀步骤之后得到的其它可选器件结构的示例的截面示意图。

图7示出了根据本发明的又一实施例的在第一刻蚀步骤之后得到的其它可选器件结构的示例的截面示意图。

需要说明的是，附图是示意性的，其用于说明而非限制本发明。其中，为了说明，可能对某些区域(例如倾斜度等)进行了放大；并且，附图并非按比例绘制。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

如图3所示，其中示出了根据本发明实施例的刻蚀方法的流程图。本发明提供的刻蚀方法重点关注将被刻蚀的顶部多晶硅层20和底部多晶硅层30，实际上，其中的顶部多晶硅层20和底部多晶硅层30之间包含一个其它层(例如，该其它层可以是介电层，更具体地说，可以是氧化物层)。在所有的附图中，以竖直的阴影线所表示该其它层。并且，出于简洁以及突出重点的目的，附图中可能省略了对与本发明目的不相干的一些工艺的步骤的描述。但是，本领域技术人员可以理解的是，虽然仅仅示出图中所示的步骤，但是本发明并不排除由于工艺需要而加入的其它步骤。

首先，在光刻胶涂覆步骤S1中，光刻胶10被涂覆在顶部多晶硅层20上。接下来，在曝光步骤S2中，对光刻胶10进行曝光，以得到期望的光刻胶图案。光刻胶涂覆步骤S1和曝光步骤S2这两个步骤是本领域所公知的，因此出于简洁以及突出重点的目的，此处不再对其详细描述。

接下来执行第一刻蚀步骤S3，其中可采用干法刻蚀来以执行曝光步骤之后得到的光刻胶图案为掩模刻蚀顶部多晶硅层20，并且使得刻蚀后的顶部多晶硅层20的侧壁是倾斜的，即形成一个上窄下宽的梯形的截面形状，如图4所示。

具体地说，在该第一刻蚀步骤S3中，例如在通过等离子刻蚀的情况下，可通过控制局部气体的能量来控制刻后的顶部多晶硅层20的侧壁的倾斜度。实际上，在工艺制造过程中，对这个上窄下宽的梯形的角度(即倾斜度)是有限制的，优选地，该角度(即倾斜度)介于87±2度之间，原因是角度太倾斜会对底部的CD(关键尺寸)有变大的影响。

例如，为了形成倾斜的侧壁，对于需要更加深度刻蚀的部位，可加重等离子刻蚀气体的能量；而对于需要进行轻微刻蚀的部位，可相对地减轻等离子刻蚀气体的能量。可选地，例如，对于需要更加深度刻蚀的部位，可加重等离子刻蚀气体的气体流量；而对于需要进行轻微刻蚀的部位，可相对地减轻等离子刻蚀气体的气体流量。

随后执行第二刻蚀步骤S4，可采用干法刻蚀刻来以执行曝光步骤之后得到的光刻胶图案为掩模刻蚀底部多晶硅层30。在这个底部多晶硅层刻30的蚀过程中，第一刻蚀步骤S3中所形成的上窄下宽的楔形斜面(即倾斜侧壁)抵消了后续刻蚀步骤(第二刻蚀步骤S4)对已经形成的顶部多晶硅层的不利影响。

更具体地说，尽管顶部多晶硅层20再次受到用于刻蚀底部多晶硅层30的刻蚀剂的刻蚀，但是，由于之前所刻蚀的顶部多晶硅层20呈现上窄下宽的形状，所以随后尽管刻蚀剂会接触顶部多晶硅层20的一部分区域而对顶部多晶硅层20的一些部分再次进行刻蚀，但这正好与之前的上窄下宽的形状相互抵消，而形成一个最终趋向垂直的侧壁表面。

并且，顶部多晶硅层20的下部比顶部多晶硅层20的上部更靠近底部多晶硅层，所以顶部多晶硅层20的下部比顶部多晶硅层20上部更多地受到再次刻蚀的影响。出于这个原因，优选地，第一刻蚀步骤S3之后形成的上窄下宽的形状是从上到下逐渐变宽的。

现在请参见图5，图5示意性地示出了该实施例中第二刻蚀步骤S4之后所形成的多晶硅叠层的示意图。与图1和图2所示的根据现有技术刻蚀得到的多晶硅叠层相比，可以看出，根据本发明的刻蚀方法得到的多晶硅叠层相对较直，并消除了侧壁上的倒凹；并且，没有出现底部多晶硅残留，而且顶部多晶硅层也没有出现上宽下窄的楔形轮廓。因此，本发明提供的多晶硅叠层刻蚀方法很好地控制了多晶硅叠层的侧壁轮廓，有利于改善器件性能，并提高器件的可靠性。

优选地，可采用标准流程(baseline)刻蚀方法来执行第二刻蚀步骤S4。标准流程刻蚀方法是半导体制造领域中的一种成熟的技术，并且该技术实现简单，且容易控制，很适合用于执行第二刻蚀步骤S4，这样，也使得根据本发明的刻蚀方法总体变得简单且易于实现。由于标准流程刻蚀方法是本领域所公知的，因此出于简洁以及突出重点的目的，此处不再对其详细描述。

在一个优选实施例中，本发明被有利地用于形成双栅半导体器件的两个栅，也就是说，其中多晶硅叠层分别包括控制栅极和浮栅(这种结构在存储器元件中尤其有用)。对于需要形成对齐的控制栅极和浮栅的半导体器件，上述实施例中所述的顶部多晶硅层20形成了控制栅极，而上述实施例中所述的底部多晶硅层30形成了浮栅，并且该其它层则形成了控制栅极和浮栅之间的栅氧层。

因此，在更加优选的实施例中，所述方法被有利地用于制造存储器元件的晶体管的控制栅极和浮栅。由于控制栅极和浮栅所组成的双栅结构被广泛地用于存储器元件，所以本发明所提供的方法能够极大地提高存储器元件制造的成品率，并改善存储器元件的性能，提供了器件的可靠性。

虽然图4示出了该实施例中下采用的倾斜直线形式的侧壁轮廓，但是本领域技术人员来说可以理解的是，本发明并不限于该侧壁轮廓。图6和图7示出了在其它实施例中在第一刻蚀步骤S3之后得到的其它可选器件结构的示例。并且，从图6和图7可以看出侧壁可以是一种规则或者不规则的圆弧形，只要第一刻蚀步骤S3之后得到的顶部多晶硅层的总体形状成为上窄下宽的梯形轮廓。由此，本领域技术人员应该认识到，对于本发明来说，“梯形”应该从广义上理解为能够实现本发明目的的任何形式的“上窄下宽的形状”，而不一定要求“梯形”的所有边都是直线；而且，“倾斜度”可从广义上理解为“曲线的切线的倾斜程度”。

需要说明的是，本发明中的“上窄下宽”中的“上”和“下”是一种相对概念，具体地说，“从顶部多晶硅层20到底部多晶硅层30”的方向表示“从上到下”的方向。

本领域技术人员来说可以理解的是，虽然以多晶硅叠层作为示例示出了本发明的原理，但是对于除了多晶硅之外的其它材料(尤其是半导体材料)，当需要刻蚀叠层时，同样可以应用本发明的原理。所以，本发明应该被广义地理解为包含这些情况。

此外，本领域技术人员来说可以理解的是，虽然以上述流程中的各个步骤说明了本发明，但是本发明并不排除除了上述步骤之外其它步骤的存在。本领域技术人员来说可以理解的是，可在不脱离本发明的范围的情况下，可以在所描述的步骤中加入其它步骤以形成其它结构或者实现其它目的。

对于本领域技术人员来说明显的是，可在不脱离本发明的范围的情况下对本发明进行各种改变和变形。所描述的实施例仅用于说明本发明，而不是限制本发明；本发明并不限于所述实施例，而是仅由所附权利要求限定。

Claims (10)

1.一种多晶硅叠层刻蚀方法，包括：

光刻胶涂覆步骤，用于在顶部多晶硅层上涂覆光刻胶；以及

曝光步骤，用于对光刻胶进行曝光以得到光刻胶图案；

所述方法的特征在于，所述方法还包括：

第一刻蚀步骤，用于以得到的光刻胶图案为掩模刻蚀顶部多晶硅层，以使得刻蚀后的顶部多晶硅层的截面形成一个上窄下宽的梯形；以及

第二刻蚀步骤，用于以得到的光刻胶图案为掩模刻蚀底部多晶硅层。

2.根据权利要求1所述的多晶硅叠层刻蚀方法，其特征在于，采用干法刻蚀来执行第一刻蚀步骤和第二刻蚀步骤。

3.根据权利要求1所述的多晶硅叠层刻蚀方法，其特征在于，采用标准流程方法来执行第二刻蚀步骤。

4.根据权利要求1所述的多晶硅叠层刻蚀方法，其特征在于，在第一刻蚀步骤中，通过控制局部等离子体能量及气体流量来控制刻蚀后的顶部多晶硅层的侧壁的倾斜度。

5.一种双栅半导体器件的双栅刻蚀方法，所述双栅半导体器件包括控制栅极和浮栅，其中所述方法包括：

光刻胶涂覆步骤，用于在顶部多晶硅层上涂覆光刻胶；以及

曝光步骤，用于对光刻胶进行曝光以得到光刻胶图案；

所述方法的特征在于，所述方法还包括：

第一刻蚀步骤，用于以得到的光刻胶图案为掩模刻蚀顶部多晶硅层以形成控制栅极，以使得所形成的控制栅极的侧壁的截面形成一个上窄下宽的梯形；以及

第二刻蚀步骤，用于以得到的光刻胶图案为掩模刻蚀底部多晶硅层以形成浮栅。

6.根据权利要求5所述的双栅刻蚀方法，其特征在于，采用干法刻蚀来执行第一刻蚀步骤和第二刻蚀步骤。

7.根据权利要求5所述的双栅刻蚀方法，其特征在于，采用标准流程方法来执行第二刻蚀步骤。

8.根据权利要求5所述的双栅刻蚀方法，其特征在于，在第一刻蚀步骤中，通过控制局部等离子体能量及气体流量来控制所形成的控制栅极的侧壁的倾斜度。

9.根据权利要求5所述的双栅刻蚀方法，其特征在于，双栅半导体器件是存储器元件。

10.一种半导体材料叠层刻蚀方法，其中所述半导体材料叠层至少包括第一半导体材料层和第二半导体材料层，并且第一半导体材料层和第二半导体材料层包含相同的半导体材料，其特征在于所述方法包括：

第一刻蚀步骤，用于刻蚀第一半导体材料层，以使得刻蚀后的第一半导体材料层的截面形成一个上窄下宽的梯形；以及

第二刻蚀步骤，用于刻蚀第二半导体材料层。

Images