CN102856190B - 条形结构的刻蚀方法 - Google Patents

条形结构的刻蚀方法 Download PDF

Info

Publication number
CN102856190B
CN102856190B CN201110182359.1A CN201110182359A CN102856190B CN 102856190 B CN102856190 B CN 102856190B CN 201110182359 A CN201110182359 A CN 201110182359A CN 102856190 B CN102856190 B CN 102856190B
Authority
CN
China
Prior art keywords
etched
mask layer
strip structure
hole
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110182359.1A
Other languages
English (en)
Other versions
CN102856190A (zh
Inventor
周俊卿
孟晓莹
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110182359.1A priority Critical patent/CN102856190B/zh
Publication of CN102856190A publication Critical patent/CN102856190A/zh
Application granted granted Critical
Publication of CN102856190B publication Critical patent/CN102856190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种条形结构的刻蚀方法,包括:提供基板,在所述基板表面形成待刻蚀薄膜;在所述待刻蚀薄膜表面形成掩膜层,在所述掩膜层内形成贯穿所述掩膜层的通孔,所述通孔与待形成的条形结构较短边的位置对应;在所述掩膜层表面形成条形图案,以所述条形图案为掩膜刻蚀所述掩膜层,直至暴露出待刻蚀薄膜,形成掩膜层图案;以所述掩膜层图案为掩膜,刻蚀待刻蚀薄膜直至暴露出所述基板。通过在待刻蚀薄膜表面形成一层较硬的掩膜层,以所述较硬的掩膜层为掩膜对待刻蚀薄膜进行刻蚀,刻蚀出的图形可以与掩模图形高度一致,刻蚀出的条形结构端点的棱角不会过度刻蚀形成圆角。

Description

条形结构的刻蚀方法
技术领域
本发明涉及半导体制造领域,特别涉及半导体制造中条形结构的刻蚀方法。
背景技术
随着超大规模集成电路(Ultra Large Scale Integration,ULSI)的快速发展,集成电路的制造工艺变得越来越复杂和精细,多晶硅栅、金属互连线等条形结构的宽度变得越来越细,条形结构之间的距离变得越来越小,利用干法刻蚀形成满足工艺要求的条形结构变得越来越困难。
目前的工艺制造技术,形成条形结构通常是采用一层有条形图形的掩膜版对光刻胶层进行曝光显影形成条形的光刻胶,利用所述条形的光刻胶作掩膜对待刻蚀薄膜进行干法刻蚀形成条形结构。但是在光刻胶曝光显影过程中,由于曝光的光线会产生衍射现象,形成的条形光刻胶层的棱角会形成圆角。在进行干法刻蚀形成条形结构时,由于条形结构的棱角部分较细,棱角顶端部分更容易被过度刻蚀掉,条形结构的棱角变成了圆角,而且随着条形结构的宽度变得越来越细,条形结构的较短边的长度也变得越来越小,位于较短边两端的两个圆角的距离也变得越来越近。当条形结构的宽度小于所述两个圆角的半径和时,由于形成位于较短边两端的两个圆角时都要对较短边进行刻蚀,使得条形结构的较短边完全被刻蚀掉,从而缩短了条形结构的长度,影响了器件的性能,严重的可能会造成器件报废。所述刻蚀结果示意图请参考图1,图1为利用一次掩膜版光刻刻蚀形成的条形结构的示意图,条形结构1、2、3、4中位于较短边两端的两个圆角的半径和比条形结构的宽度要大,使得条形结构1、2、3、4的较短边完全被刻蚀掉,从而缩短了条形结构1、2、3、4的长度,条形结构1和2、条形结构3和4之间的间距比掩膜版对应图形1’、2’、3’、4’的间距要大。
为了克服上述问题,业界进行了诸多尝试。专利号为US6042998的美国专利文献公开了一种利用两次光刻、两次刻蚀的刻蚀方法。具体请参考图2至图4,图2为第一次光刻所用的第一掩膜版的示意图,图3为第二次光刻所用的第二掩膜版的示意图,图4为刻蚀完后形成的条形结构的示意图。具体刻蚀步骤包括:在待刻蚀薄膜表面形成第一光刻胶层,利用第一掩膜版对第一光刻胶层进行曝光显影,以图形化的第一光刻胶层为掩膜对待刻蚀薄膜进行第一刻蚀;在完成第一刻蚀的待刻蚀薄膜表面形成第二光刻胶层,利用第二掩膜版对第二光刻胶层进行曝光显影,以图形化的第二光刻胶层为掩膜对所述完成第一刻蚀的待刻蚀薄膜进行第二刻蚀,形成条形结构。由于条形结构的棱角是由两步刻蚀形成,生成的条形结构棱角的形状相对较好,但是在第二次刻蚀过程中,由于光刻胶较软,条形结构的棱角还是会被过度刻蚀形成圆角。
发明内容
本发明解决的问题是提供一种条形结构的刻蚀方法,使得刻蚀条形结构时条形结构的棱角不会变成圆角。
为解决上述问题,本发明技术方案提供了一种条形结构的刻蚀方法,包括:提供基板,在所述基板表面形成待刻蚀薄膜;在所述待刻蚀薄膜表面形成掩膜层,在所述掩膜层内形成贯穿所述掩膜层的通孔,所述通孔与待形成的条形结构较短边的位置对应;在所述掩膜层表面形成条形图案,以所述条形图案为掩膜刻蚀所述掩膜层,直至暴露出待刻蚀薄膜,形成掩膜层图案;以所述掩膜层图案为掩膜,刻蚀待刻蚀薄膜直至暴露出所述基板。
可选的,所述掩膜层为氧化硅层、氮化硅层、氮氧硅层、金属层其中的一层或由其中几层形成的叠层结构。
可选的,所述掩膜层为镍金属层。
可选的,形成通孔的方法为干法刻蚀工艺、纳米压印工艺其中一种或两种的组合。
可选的,每一条条形图案覆盖待形成的位于同一行的若干条条形结构在待刻蚀薄膜中对应的位置,且每一条条形图案部分覆盖所述通孔。
可选的,所述通孔的形状为椭圆形、圆形、矩形其中的一种。
可选的,与条形结构较短边平行方向的所述通孔的直径大于条形图案的宽度。
可选的,还包括,形成通孔后,在通孔侧壁表面形成氮化硅侧墙。
可选的,每一条条形图案覆盖待形成的位于同一行的若干条条形结构在待刻蚀薄膜中对应的位置,且每一条条形图案部分覆盖所述氮化硅侧墙和通孔。
可选的,与条形结构较短边平行方向的所述氮化硅侧墙的内直径大于条形图案的宽度。
与现有技术相比,本发明具有以下优点:
在待刻蚀薄膜表面形成一层较硬的掩膜层图案,以所述较硬的掩膜层图案为掩膜对待刻蚀薄膜进行刻蚀,由于较硬的掩膜层图案不会变形,使得刻蚀出的图形可以与掩膜层图案高度一致,刻蚀出的条形结构的棱角不会过度刻蚀形成圆角,并且在掩膜层内形成圆形或椭圆形的通孔,使得形成的条形掩膜层图案较短边两端有突出的部分,以所述条形掩膜层图案为掩膜对待刻蚀薄膜进行刻蚀形成条形结构,即使条形结构较短边两端的突出的部分在刻蚀过程中被过度刻蚀掉,形成的条形结构较短边两端刚好被刻蚀成棱角,不会形成圆角,从而不会缩短条形结构的长度。
由于模具的原因,利用纳米压印形成的通孔不能制作的太小,在通孔侧壁形成氮化硅侧墙,通过控制氮化硅侧墙的厚度,就能控制最终形成的通孔的大小,且氮化硅侧墙的硬度很大,在干法刻蚀时不会变形,以氮化硅侧墙为掩膜形成的条形结构较短边的形状与氮化硅侧墙形成的通孔的图形高度一致,不会形成圆角,从而不会缩短条形结构的长度。
附图说明
图1至图4是现有技术的形成条形结构的示意图;
图5是本发明实施方式的一种条形结构的刻蚀方法的流程示意图;
图6至图12为本发明实施方式的一种条形结构的刻蚀方法的结构示意图;
图13是本发明实施方式的另一种条形结构的刻蚀方法的流程示意图;
图14至图22为本发明实施方式的另一种条形结构的刻蚀方法的结构示意图。
具体实施方式
现有技术中大多数情况下为干法刻蚀作掩膜的材料为光刻胶,由于光刻胶较软,在刻蚀条形结构时容易将条形结构的棱角过度刻蚀形成圆角,发明人经过研究发现,在待刻蚀薄膜表面形成一层较硬的掩膜层图案,以所述较硬的掩膜层图案为掩膜对待刻蚀薄膜进行刻蚀,由于较硬的掩膜层图案不会变形,使得刻蚀出的图形可以与掩膜层图案高度一致,刻蚀出的条形结构端点的棱角不会过度刻蚀形成圆角。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明提供一种条形结构的刻蚀方法,具体流程图请参照图5,包括以下步骤:步骤S101,提供基板,在所述基板表面形成待刻蚀薄膜;步骤S102,在所述待刻蚀薄膜表面形成掩膜层,在所述掩膜层内形成贯穿所述掩膜层的通孔,所述通孔与待形成的条形结构较短边的位置对应;步骤S103,在所述掩膜层表面形成条形图案,以所述条形图案为掩膜刻蚀所述掩膜层,直至暴露出待刻蚀薄膜,形成掩膜层图案;步骤S104,以所述掩膜层图案为掩膜,刻蚀待刻蚀薄膜直至暴露出所述基板。
在本发明实施例中,所形成的条形结构请参考图12,包括位于同一行的条形结构3、条形结构4和与条形结构3、条形结构4平行且位于同一行的条形结构5、条形结构6。利用本发明形成的条形结构可以有很多种,本发明实施例中的条形结构只是为了在以下描述中便于阐述具体细节以便于充分理解本发明。因此本发明不受以下公开的条形结构图形的限制。
图6至图12为本发明实施方式的条形结构的刻蚀方法的结构示意图。
请参考图6,执行步骤S101,提供基板10,在所述基板10表面形成待刻蚀薄膜20。
所述基板10为Si衬底、Ge衬底、GaAs衬底、GaN衬底、绝缘体上硅衬底、多层基板(覆盖有介质层和金属层的衬底)其中一种。在本实施例中,所述基板10为Si衬底。
所述待刻蚀薄膜20为多晶硅层、二氧化硅层、氮化硅层等介质层,形成互连线的金属层其中的一层或由其中几层形成的叠层结构。在本实施例中,待刻蚀薄膜20为包括栅氧化层、多晶硅层的两层堆叠结构。在所述基板表面形成栅氧化层和多晶硅层的具体步骤包括:在所述基板表面利用热氧化或化学气相沉积形成栅氧化硅层,在所述栅氧化硅层表面利用化学气相沉积形成多晶硅层。所述形成栅氧化硅层和多晶硅层的方法为本领域技术人员的公知技术,在此不再赘述。
由于本发明主要是避免将条形结构的棱角过度刻蚀形成圆角,因此所述基板和待刻蚀薄膜的类型不应过分限制本发明的保护范围。
请参考图7,执行步骤S102,在所述待刻蚀薄膜20表面形成掩膜层30,在所述掩膜层30内形成贯穿所述掩膜层30的通孔40,所述通孔40与待形成的条形结构较短边的位置对应。
所述掩膜层30为氧化硅层、氮化硅层、氮氧硅层、金属层其中的一层或由其中几层形成的叠层结构。在本实施例中,所述掩膜层30为氮化硅层,形成所述氮化硅层的方法为在待刻蚀薄膜表面利用化学气相沉积或者低压化学气相沉积形成氮化硅层,形成所述氮化硅层的方法为本领域技术人员的公知技术,在此不再赘述。
所述形成通孔40的方法为利用干法刻蚀工艺或纳米压印工艺在掩膜层30内形成贯穿掩膜层30的通孔40,在待形成的条形结构较短边的外侧对应的掩膜层30的区域都形成一个通孔40,在后端工艺中,利用通孔40刻蚀形成的待刻蚀薄膜20的边缘构成待形成的条形结构的较短边。所述通孔的形状为椭圆形、圆形、矩形其中的一种。形成通孔40的数量取决于待形成的条形结构的数量,可以为一个,也可以为多个。
在本实施例中,形成通孔的方法为采用干法刻蚀工艺,利用干法刻蚀形成通孔的方法为本领域技术人员的公知技术,在此不再赘述。形成的所述通孔的形状为椭圆形,具体的结构俯视图请参考图8。由于椭圆形的通孔边缘为弧形状,形成的条形掩膜层较短边的边缘也为弧形状,较短边两端有向外突出的部分,由于干法刻蚀时容易将突出的部分过度刻蚀,最终形成的条形结构较短边两端刚好被刻蚀成棱角,不会形成圆角,从而不会缩短条形结构的长度。
请参考图9,执行步骤S103,在所述掩膜层30表面形成条形图案60,以所述条形图案60为掩膜刻蚀所述掩膜层30,直至暴露出待刻蚀薄膜20,形成掩膜层图案。
形成掩膜层图案的具体方法包括:在所述掩膜层30和通孔40表面形成抗反射层50,在抗反射层50表面形成光刻胶层60;利用有条形图案的掩膜版对所述光刻胶层60进行曝光显影,形成条形图案60,所述条形图案60为条形的光刻胶;以所述条形图案60为掩膜,对掩膜层30进行干法刻蚀,直至露出待刻蚀薄膜20,形成掩膜层图案。形成掩膜层图案后利用丙酮溶液除去光刻胶层和抗反射层,所述除去光刻胶层和抗反射层的方法为本领域技术人员的公知技术,在此不再赘述。
其中,每一条条形图案可以覆盖待形成的位于同一行的若干条条形结构在待刻蚀薄膜中对应的位置,且每一条条形图案部分覆盖所述通孔。在本实施例中,由于待形成的条形结构3、条形结构4位于同一行,条形结构5、条形结构6位于同一行,所述形成的条形图案为两条,一条条形图案覆盖待形成的条形结构3、条形结构4在待刻蚀薄膜中对应的位置和与待形成的条形结构3、条形结构4较短边的位置对应的通孔,另一条条形图案覆盖待形成的条形结构5、条形结构6在待刻蚀薄膜中对应的位置和与待形成的条形结构5、条形结构6较短边的位置对应的通孔,具体请参考图10,其中,条形图案覆盖所述通孔的中间部分,且与条形结构较短边平行方向的所述通孔的直径大于所述条形图案的宽度。
在其他实施例中,所述形成的条形图案可以为四条,每一条条形图案覆盖一个待形成的条形结构在待刻蚀薄膜中对应的位置,其中,所述条形图案的长度比待形成的条形结构的长度略长,使得所形成的条形图案能覆盖通孔的边缘,所述通孔的边缘位于待形成的条形结构较短边在待刻蚀薄膜中位置的正上方,且与条形结构较短边平行方向的所述通孔的直径大于所述条形图案的宽度。
请参考图11,执行步骤S104,以所述掩膜层图案为掩膜,刻蚀待刻蚀薄膜20直至暴露出所述基板10。
在本实施例中,刻蚀待刻蚀薄膜20的工艺为干法刻蚀工艺。由于掩膜层30为氮化硅层,硬度很大,不容易变形,以所述掩膜层图案为掩膜刻蚀待刻蚀薄膜20,不会导致条形结构的图形变形。
在刻蚀待刻蚀薄膜20后,除去所述掩膜层图案,具体请参考图12。
除去所述掩膜层图案的方法包括干法刻蚀和湿法刻蚀。在本实施例中,采用的方法为利用湿法刻蚀技术。除去氮化硅掩膜层的方法为将掩膜层浸泡在热磷酸中,温度120~160℃,浓度为85%。由于热磷酸对多晶硅和硅的刻蚀很小,在去除氮化硅掩膜层同时不会破坏条形结构。
本发明实施例利用较硬的掩膜层图案为掩膜对待刻蚀薄膜进行刻蚀,由于较硬的掩膜层图案不会变形,使得刻蚀出的图形可以与掩膜层图案高度一致,刻蚀出的条形结构的棱角不会过度刻蚀形成圆角,并且在掩膜层内形成圆形或椭圆形的通孔,使得形成的掩膜层图案的较短边两端有突出的部分,以所述掩膜层图案为掩膜对待刻蚀薄膜进行刻蚀形成条形结构,即使条形结构较短边两端的突出的部分在刻蚀过程中被过度刻蚀掉,形成的条形结构较短边两端刚好被刻蚀成棱角,不会形成圆角,从而不会缩短条形结构的长度。
本发明实施方式还提供另一种条形结构的刻蚀方法,具体流程图请参照图13,包括以下步骤:步骤S201,提供基板,在所述基板表面形成待刻蚀薄膜;步骤S202,在所述待刻蚀薄膜表面形成掩膜层,在所述掩膜层内形成贯穿所述掩膜层的通孔,在通孔侧壁表面形成氮化硅侧墙,所述氮化硅侧墙与待形成的条形结构较短边的位置对应;步骤S203,在所述掩膜层表面形成条形图案,以所述条形图案为掩膜刻蚀所述掩膜层,直至暴露出待刻蚀薄膜,形成掩膜层图案;步骤S204,以所述掩膜层图案和氮化硅侧墙为掩膜,刻蚀待刻蚀薄膜直至暴露出所述基板。
在本发明实施例中,所形成的条形结构请参考图22,包括位于同一行的条形结构3’、条形结构4’和与条形结构3’、条形结构4’平行且位于同一行的条形结构5’、条形结构6’。利用本发明形成的条形结构可以有很多种,本发明实施例中的条形结构只是为了在以下描述中便于阐述具体细节以便于充分理解本发明。因此本发明不受以下公开的条形结构图形的限制。
图14至图22为本发明实施方式的条形结构的刻蚀方法的结构示意图。
请参考图14,执行步骤S201,提供基板100,在所述基板100表面形成待刻蚀薄膜200。
所述基板100为Si衬底、Ge衬底、GaAs衬底、GaN衬底、绝缘体上硅衬底、多层基板(覆盖有介质层和金属层的衬底)其中一种。在本实施例中,所述基板100为Si衬底。
所述待刻蚀薄膜200为多晶硅层、二氧化硅层、氮化硅层等介质层,形成互连线的金属层其中的一层或由其中几层形成的叠层结构。在本实施例中,待刻蚀薄膜200为包括栅氧化层、多晶硅层的两层堆叠结构。在所述基板表面形成栅氧化层和多晶硅层的具体步骤包括:在所述基板表面利用热氧化或化学气相沉积形成栅氧化硅层,在所述栅氧化硅层表面利用化学气相沉积形成多晶硅层。所述形成栅氧化硅层和多晶硅层的方法为本领域技术人员的公知技术,在此不再赘述。
由于本发明主要是避免将条形结构的棱角过度刻蚀形成圆角,因此所述基板和待刻蚀薄膜的类型不应过分限制本发明的保护范围。
请参考图15,执行步骤S202,在所述待刻蚀薄膜200表面形成掩膜层300,在所述掩膜层300内形成贯穿所述掩膜层300的通孔400,在通孔400侧壁表面形成氮化硅侧墙450,所述氮化硅侧墙450与待形成的条形结构较短边的位置对应。
所述掩膜层300为氧化硅层、氮化硅层、氮氧硅层、金属层其中的一层或由其中几层形成的叠层结构。在本实施例中,所述掩膜层300为镍金属层,在多晶硅层表面形成镍金属层的工艺包括等离子物理气相沉积或电镀工艺。
所述形成通孔400的方法为利用干法刻蚀、纳米压印技术其中一种或两种的组合。在本实施例中,形成通孔400的方法利用了纳米压印技术。利用纳米压印技术形成通孔400的方法请参考图16,具体包括:提供一具有通孔形状的突出构件550的模具500,所述模具的硬度很大,通常由铬、钨、钛等金属或包含所述金属的合金制成;将所述模具500压印在镍金属层300上,直到所述模具500的突出构件550接触到多晶硅层220,在镍金属层300内形成若干贯穿镍金属层300的通孔400。在其他实施例中,为了减小模具对镍金属层和待刻蚀薄膜的应力作用,当模具通过压印在镍金属层内形成未贯穿镍金属层的通孔后停止压印,随后利用干法刻蚀工艺形成贯穿镍金属层的通孔。
在通孔400侧壁表面形成氮化硅侧墙450的方法具体包括:在掩膜层300表面和通孔400内表面形成氮化硅层430,请参考图17;对所述氮化硅层430进行无掩膜的干法刻蚀,直至露出掩膜层300上表面和通孔400底部的待刻蚀薄膜200,在通孔400侧壁表面形成氮化硅侧墙450,请参考图15。由于氮化硅侧墙450的硬度很大,在干法刻蚀时不会变形,以氮化硅侧墙为掩膜形成的条形结构较短边的形状与氮化硅侧墙形成的通孔的图形高度一致,刻蚀出的条形结构的棱角不会过度刻蚀形成圆角。
所述氮化硅侧墙450还具有以下的优点,随着条形结构之间的距离变得越来越小,间距可小到几百纳米甚至几十纳米,对应的模具中形成通孔的突起构件也需要变得越来越小,但由于几百纳米甚至几十纳米粗的突起构件不仅制造复杂,会增加模具成本,且突起构件也容易变形受损,所以突起构件的粗细被限定在了一定的范围。为了能在镍金属层内形成较细的通孔,在利用模具进行纳米压印形成较粗的通孔后,在通孔侧壁形成氮化硅侧墙,利用所述氮化硅侧墙形成较小的通孔。同时,通过控制氮化硅层的厚度就能控制氮化硅侧墙的厚度,从而可以控制需要形成的通孔的大小。
形成通孔400的数量取决于待形成的条形结构的数量,可以为一个,也可以为多个。在一个实施例中,每一个待形成的条形结构较短边的外侧对应的掩膜层300的区域都形成一个通孔400。所述通孔400的形状为椭圆形、圆形、矩形其中的一种。在本实施例中,通孔400的形状为椭圆形,具体的结构俯视图请参考图18。由于氮化硅侧墙为弧形状,形成的掩膜层图案较短边的边缘也为弧形状,较短边两端有向外突出的部分,由于干法刻蚀时容易将突出的部分过度刻蚀,最终形成的条形结构较短边两端刚好被刻蚀成棱角,不会形成圆角,从而不会缩短条形结构的长度。
请参考图19,执行步骤S203,在所述掩膜层300表面形成条形图案600,以所述条形图案600为掩膜刻蚀所述掩膜层300,直至暴露出待刻蚀薄膜200,形成掩膜层图案。
形成掩膜层图案的具体方法包括:在所述掩膜层300、通孔400和氮化硅侧墙450表面形成抗反射层500,在抗反射层500表面形成光刻胶层600;利用条形图案的掩膜版对所述光刻胶层600进行曝光显影,形成条形图案600,所述条形图案600为条形的光刻胶;以所述条形图案的光刻胶层600为掩膜,对掩膜层300进行干法刻蚀,直至露出待刻蚀薄膜200,形成掩膜层图案。形成掩膜层图案后利用丙酮溶液除去光刻胶层和抗反射层,所述除去光刻胶层和抗反射层的方法为本领域技术人员的公知技术,在此不再赘述。
其中,每一条条形图案可以覆盖待形成的位于同一行的若干条条形结构在待刻蚀薄膜中对应的位置,且每一条条形图案部分覆盖所述氮化硅侧墙和通孔。在本实施例中,由于待形成的条形结构3’、条形结构4’位于同一行,条形结构5’、条形结构6’位于同一行,所述形成的条形图案600可以为两条,一条条形图案覆盖待形成的条形结构3’、条形结构4’在待刻蚀薄膜中对应的位置和与待形成的条形结构3’、条形结构4’较短边的位置对应的通孔,另一条条形图案覆盖待形成的条形结构5’、条形结构6’在待刻蚀薄膜中对应的位置和与待形成的条形结构5’、条形结构6’较短边的位置对应的通孔,具体请参考图20,其中,条形图案600覆盖所述通孔的中间部分,且与条形结构较短边平行方向的所述氮化硅侧墙的内直径大于条形图案600的宽度。
在其他实施例中,所述形成的条形图案可以为四条,每一条条形图案覆盖一个待形成的条形结构在待刻蚀薄膜中对应的位置,其中,所述条形图案的长度比待形成的条形结构的长度略长,使得所形成的条形图案能覆盖部分氮化硅侧墙,所述氮化硅侧墙位于待形成的条形结构较短边在待刻蚀薄膜中位置的正上方,且与条形结构较短边平行方向的所述氮化硅侧墙的内直径大于所述条形图案的宽度。
请参考图21,执行步骤S204,以所述掩膜层图案和氮化硅侧墙450为掩膜,刻蚀待刻蚀薄膜200直至暴露出所述基板100。
在本实施例中,刻蚀待刻蚀薄膜200的工艺为干法刻蚀工艺。由于氮化硅侧墙450硬度很大,不容易变形,以所述掩膜层图案和氮化硅侧墙450为掩膜刻蚀待刻蚀薄膜200,不会导致条形结构的图形变形。
在刻蚀待刻蚀薄膜200后,除去所述掩膜层图案和氮化硅侧墙,具体请参考图22。
除去所述掩膜层图案和氮化硅侧墙的方法包括干法刻蚀和湿法刻蚀,在本发明实施例中,采用的工艺为湿法刻蚀工艺,其中,除去掩膜层镍金属层的方法为浸泡在36%~38%的盐酸中,除去氮化硅侧墙的方法为浸泡在热磷酸中,温度120~160℃,浓度为85%。由于热磷酸和盐酸对多晶硅和硅的刻蚀很小,在去除氮化硅侧墙和镍金属层的同时不会破坏条形结构。
本发明实施方式在通孔侧壁形成硬度较大的氮化硅侧墙,利用所述氮化硅侧墙为掩膜刻蚀条形结构的较短边,由于氮化硅侧墙不容易变形,以氮化硅侧墙为掩膜刻蚀条形结构较短边不容易将条形结构的棱角过度刻蚀成圆角,并且在掩膜层内形成圆形或椭圆形的通孔,使得形成的条形掩膜层较短边两端有突出的部分,以所述条形掩膜层为掩膜对待刻蚀薄膜进行刻蚀形成条形结构,即使条形结构较短边两端的突出的部分在刻蚀过程中被过度刻蚀掉,形成的条形结构较短边两端刚好被刻蚀成棱角,不会形成圆角,从而不会缩短条形结构的长度。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (10)

1.一种条形结构的刻蚀方法,其特征在于,包括:
提供基板,在所述基板表面形成待刻蚀薄膜;
在所述待刻蚀薄膜表面形成掩膜层,在所述掩膜层内形成贯穿所述掩膜层的通孔,所述通孔的形状具有弧形边,所述弧形边的位置在待形成的条形结构较短边在待刻蚀薄膜中位置的正上方,且所述弧形边在与所述较短边平行的方向上延伸的长度大于所述较短边的长度;
在所述掩膜层表面形成条形图案,所述条形图案的宽度与位置对应于所述待形成的条形结构的宽度与位置;
以所述条形图案为掩膜刻蚀所述掩膜层,直至暴露出待刻蚀薄膜,形成掩膜层图案,所述掩膜层图案的较短边两端有向外突出的部分;
以所述掩膜层图案为掩膜,刻蚀待刻蚀薄膜直至暴露出所述基板。
2.如权利要求1所述的刻蚀方法,其特征在于,所述掩膜层为氧化硅层、氮化硅层、氮氧硅层、金属层其中的一层或由其中几层形成的叠层结构。
3.如权利要求1所述的刻蚀方法,其特征在于,所述掩膜层为镍金属层。
4.如权利要求1所述的刻蚀方法,其特征在于,形成通孔的方法为干法刻蚀工艺、纳米压印工艺其中一种或两种的组合。
5.如权利要求1所述的刻蚀方法,其特征在于,每一条条形图案覆盖待形成的位于同一行的若干条条形结构在待刻蚀薄膜中对应的位置,且每一条条形图案部分覆盖所述通孔。
6.如权利要求1所述的刻蚀方法,其特征在于,所述通孔的形状为椭圆形、圆形、矩形其中的一种。
7.如权利要求1所述的刻蚀方法,其特征在于,与条形结构较短边平行方向的所述通孔的直径大于条形图案的宽度。
8.如权利要求1所述的刻蚀方法,其特征在于,还包括,形成通孔后,在通孔侧壁表面形成氮化硅侧墙。
9.如权利要求8所述的刻蚀方法,其特征在于,每一条条形图案覆盖待形成的位于同一行的若干条条形结构在待刻蚀薄膜中对应的位置,且每一条条形图案部分覆盖所述氮化硅侧墙和通孔。
10.如权利要求8所述的刻蚀方法,其特征在于,与条形结构较短边平行方向的所述氮化硅侧墙的内直径大于条形图案的宽度。
CN201110182359.1A 2011-06-30 2011-06-30 条形结构的刻蚀方法 Active CN102856190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110182359.1A CN102856190B (zh) 2011-06-30 2011-06-30 条形结构的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110182359.1A CN102856190B (zh) 2011-06-30 2011-06-30 条形结构的刻蚀方法

Publications (2)

Publication Number Publication Date
CN102856190A CN102856190A (zh) 2013-01-02
CN102856190B true CN102856190B (zh) 2015-04-01

Family

ID=47402663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110182359.1A Active CN102856190B (zh) 2011-06-30 2011-06-30 条形结构的刻蚀方法

Country Status (1)

Country Link
CN (1) CN102856190B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347795A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 磁隧道结及其形成方法、磁性随机存储器及其形成方法
CN105719959A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 栅极的形成方法及mos晶体管的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216257A (en) * 1990-07-09 1993-06-01 Brueck Steven R J Method and apparatus for alignment and overlay of submicron lithographic features
US5790254A (en) * 1994-12-20 1998-08-04 International Business Machines Corporation Monitoring of minimum features on a substrate
US6042998A (en) * 1993-09-30 2000-03-28 The University Of New Mexico Method and apparatus for extending spatial frequencies in photolithography images

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI420571B (zh) * 2009-06-26 2013-12-21 羅門哈斯電子材料有限公司 形成電子裝置的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216257A (en) * 1990-07-09 1993-06-01 Brueck Steven R J Method and apparatus for alignment and overlay of submicron lithographic features
US6042998A (en) * 1993-09-30 2000-03-28 The University Of New Mexico Method and apparatus for extending spatial frequencies in photolithography images
US5790254A (en) * 1994-12-20 1998-08-04 International Business Machines Corporation Monitoring of minimum features on a substrate

Also Published As

Publication number Publication date
CN102856190A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
US20080286449A1 (en) Template for Nano Imprint Lithography Process and Method of Manufacturing Semiconductor Device Using the Same
CN102315158A (zh) 形成半导体器件的接触孔的方法
JP5818764B2 (ja) 三次元ナノ構造体アレイ
JP2013082056A (ja) 三次元ナノ構造体アレイ
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
CN102856190B (zh) 条形结构的刻蚀方法
US9330962B2 (en) Non-lithographic hole pattern formation
KR20090047001A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성방법
US9371427B2 (en) Pattern forming method
CN102969235B (zh) 一种小尺寸线端间距的形成方法
JP6123242B2 (ja) パターン形成方法
KR20200077646A (ko) 금속 촉매 화학 식각을 이용한 마이크로 및 나노 구조물 형성방법
TWI447809B (zh) 凸出結構與形成凸出結構的方法
JP2014112655A (ja) ナノインプリントモールドおよびその製造方法
KR100924015B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20140065098A (ko) 나노패턴이 형성된 기판 제조방법
CN101026095A (zh) 用于制造半导体器件的方法
CN104241088A (zh) 条形结构的形成方法
TWI688013B (zh) 半導體結構及其製造方法
KR100840498B1 (ko) 반도체소자의 패턴 붕괴 방지 방법
KR100695434B1 (ko) 반도체 소자의 미세 패턴 형성방법
CN113643969B (zh) 一种通过优化多晶硅刻蚀改善高k介质栅被腐蚀的方法
US8329522B2 (en) Method for fabricating semiconductor device
CN107134466A (zh) 软性面板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant