CN101197257B - 在半导体器件中形成微图案的方法 - Google Patents

在半导体器件中形成微图案的方法 Download PDF

Info

Publication number
CN101197257B
CN101197257B CN2007101410003A CN200710141000A CN101197257B CN 101197257 B CN101197257 B CN 101197257B CN 2007101410003 A CN2007101410003 A CN 2007101410003A CN 200710141000 A CN200710141000 A CN 200710141000A CN 101197257 B CN101197257 B CN 101197257B
Authority
CN
China
Prior art keywords
pattern
layer
size
layer pattern
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101410003A
Other languages
English (en)
Other versions
CN101197257A (zh
Inventor
李相彧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101197257A publication Critical patent/CN101197257A/zh
Application granted granted Critical
Publication of CN101197257B publication Critical patent/CN101197257B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)

Abstract

本发明提供一种在半导体器件中利用KrF曝光设备形成小于大约130nm微图案的方法。在半导体器件中形成微图案的方法至少包含以下步骤其中之一：在半导体衬底上和/或上方形成蚀刻层、硬掩模层、有机底部抗反射(BARC)层和/或光致抗蚀剂膜。通过对光致抗蚀剂膜曝光和显影来形成光致抗蚀剂图案。利用光致抗蚀剂图案作为掩模来形成硬掩模层图案。通过利用硬掩模层图案作为蚀刻掩模来形成蚀刻层图案，其中所述蚀刻层图案的组成部分的尺寸小于光致抗蚀剂图案的组成部分的尺寸。

Description

在半导体器件中形成微图案的方法
技术领域
本发明关于一种在半导体器件中形成微图案的方法。
背景技术
半导体技术的某些方面已经聚焦于提高半导体器件的集成度(例如获得更小尺寸的器件)。作为半导体技术发展的一部分，微图案技术也已经得到发展。此外，在一些半导体器件的多个制造工艺过程中，光致抗蚀剂的膜图案的形成工艺扮演了重要的角色。
随着半导体器件变得更加集成化，图案的最小尺寸也在减小。在某些应用中，所需要的图案尺寸可能小于曝光设备的分辨能力。因此，需要使用具有相对较高的分辨率光源的设备来形成具有相对较小尺寸的微图案。例如，具有大约248nm波长的KrF曝光设备将不能形成具有130nm或更小尺寸的微图案。因此，由于ArF曝光设备(193nm)具有相对较高的分辨能力，所以可使用ArF曝光设备(193nm)来形成微图案。由于ArF曝光设备(193nm)相对比较昂贵，所以在一些半导体工艺过程中会因为ArF曝光设备(193nm)过于昂贵而不使用ArF曝光设备(193nm)。
实例图1至图3示出一种在半导体器件中形成微图案的方法。如图1所示，在半导体衬底1上形成蚀刻层2和光致抗蚀剂膜4。光致抗蚀剂膜4可以选择性地通过曝光掩模5在来自KrF曝光设备(248nm)的光下曝光。
如图2所示，对曝光区域进行显影，以去除曝光区，从而形成光致抗蚀剂图案6。可以利用具有有限分辨能力(例如分辨能力限制在130nm)的KrF曝光设备(248nm)来形成光致抗蚀剂图案6。换句话说，光致抗蚀剂图案5可以限制在大于130nm的尺寸。
如图3所示，可以利用光致抗蚀剂图案6作为蚀刻掩模来对蚀刻层2(在光致抗蚀剂图案6下面)进行蚀刻处理，以形成蚀刻层图案3。由于光致抗蚀剂图案6可以限制在大于约0.13μm的尺寸，所以蚀刻层图案3可以限制在大于约130nm的尺寸。因此，利用KrF曝光设备(248nm)难以形成具有小于约130nm的尺寸的微图案。
如图4所示，可以通过在蚀刻层2和光致抗蚀剂膜4之间插入有机底部抗反射层(BARC)7来形成光致抗蚀剂图案6。遗憾地是，在光刻工艺中用于溶解光致抗蚀剂的碱性显影溶液中相对来说难以溶解BARC7。
发明内容
本发明实施例关于一种在半导体器件中利用KrF曝光设备形成小于大约130nm微图案的方法。本发明实施例涉及一种在半导体器件中形成微图案的方法，该方法至少包含以下步骤其中之一：在半导体衬底上和/或上方形成蚀刻层、硬掩模层、有机底部抗反射(BARC)层和/或光致抗蚀剂膜。通过对光致抗蚀剂膜曝光和显影来形成光致抗蚀剂图案。利用光致抗蚀剂图案作为掩模来形成硬掩模层图案。通过利用硬掩模层图案作为蚀刻掩模来形成蚀刻层图案。
根据本发明的一方面，提供一种方法，包含下列步骤：在半导体衬底上形成有机底部抗反射层；在该有机底部抗反射层上形成光致抗蚀剂图案；以及蚀刻在该光致抗蚀剂图案下的有机底部抗反射层的侧边部分，以形成底部抗反射层图案，其中所述底部抗反射层图案的组成部分的尺寸小于光致抗蚀剂图案的组成部分的尺寸。
根据本发明的另一方面，提供一种器件，其包含有：底部抗反射层图案，其形成于半导体衬底上；光致抗蚀剂图案，其形成于该有机底部抗反射层图案上，其中所述光致抗蚀剂图案的组成部分的尺寸大于在所述光致抗蚀剂图案的各组成部分下的所述底部抗反射层图案的组成部分的尺寸。
附图说明
图1至图4为示出在半导体器件中形成微图案的方法。
图5至图10为示出根据本发明实施例在半导体器件中形成微图案的方法。
具体实施方式
如图5所示，在半导体衬底10上和/或上方可形成蚀刻层20。在蚀刻层20上和/或上方可形成硬掩模层30。在硬掩模层30上和/或上方可形成有机底部抗反射层40。在半导体衬底10上和/或上方可形成光致抗蚀剂膜50。在本发明实施例中，蚀刻层20可以包含导电层，该导电层可以包含金属和/或多晶硅，并且该蚀刻层20的厚度在约2000至约3000之间。在蚀刻工艺过程中，可将硬掩模层30用作硬掩模。在本发明实施例中，硬掩模层30包含氮化硅层、氮化物层及氮氧化物层的至少其中之一。
有机底部抗反射层(BARC)40可以防止在制造过程中由来自半导体衬底10的衍射光和/或反射光造成临界尺寸的偏差。有机材料可以吸收来自光源的光，并且可以被涂覆在半导体衬底10上方，以防止光被半导体衬底10反射。
在本发明实施例中，BARC层40可以包含湿BARC层，其可溶解于碱性显影溶液，该碱性显影溶液还可以溶解光致抗蚀剂。根据本发明实施例，BARC层40可以各向同性地溶解于碱性显影溶液中。根据本发明实施例，在涂覆抗反射层混合物之后，可通过控制烘烤温度来控制BARC层40的各向同性溶解的程度。根据本发明实施例，如果烘烤温度超过预定温度，则BARC层40将不会融解或不会完全融解在碱性显影溶液中。如果烘烤温度太低，则BARC层40的溶解程度太高。
根据本发明实施例，在涂覆抗反射层混合物之后，还在预定时间段内以预定温度来执行烘烤工艺，从而以可以控制的方式使得BARC层40溶解在碱性显影溶液中。在本发明实施例中，BARC层40的厚度在约500
Figure G2007101410003D00033
至约1500
Figure G2007101410003D00034
之间。根据本发明实施例，可以在光致抗蚀剂膜50上使用KrF曝光设备(248nm)执行曝光工艺。根据本发明实施例，通过生利用碱性显影溶液进行显影处理来去除光致抗蚀剂膜50的曝光区域，以形成光致抗蚀剂膜图案51。
如图6中的实例所示，根据本发明实施例，KrF曝光设备(248nm)可以形成具有约130nm或更大尺寸的微图案。因此，根据本发明实施例，可以形成具有约130nm或更大尺寸的光致抗蚀剂膜图案51。根据本发明实施例，形成于光致抗蚀剂膜50下的BARC层40可以溶解在用以显影光致抗蚀剂膜图案51的碱性显影溶液中。在本发明实施例中，在显影光致抗蚀剂膜50的同时蚀刻BARC层40，以形成BARC层图案41。
在本发明实施例中，由于BARC被各向同性地蚀刻，所以BARC层图案41的尺寸可以小于光致抗蚀剂膜图案51(例如，小于130nm)尺寸。在本发明实施例中，由于BARC层40被各向同性溶解，所以形成于光致抗蚀剂膜50的曝光区域下的BARC层40部分可以被碱性显影溶液蚀刻。此外，根据本发明实施例，在光致抗蚀剂膜图案51下的BARC层40的一部分侧边可以被蚀刻，以形成BARC层图案41。根据本发明实施例，由于在光致抗蚀剂膜图案51下的BARC层40的侧边被蚀刻，所以BARC层图案41的横向尺寸小于光致抗蚀剂膜图案51的横向尺寸。在本发明实施例中，BARC层图案41的尺寸可以在约70nm至120nm之间，该尺寸小于光致抗蚀剂膜图案51的尺寸。在本发明实施例中，BARC层图案41的尺寸约为80nm。本领域普通技术人员可以理解也可以采用其它尺寸。
如图7的实例所示，可以去除光致抗蚀剂膜图案51(例如，利用稀释剂去除)，其导致BARC层图案41的尺寸小于130nm(例如，约为80nm)。如图8中的实例所示，根据本发明实施例，可以通过使用BARC层图案41作为蚀刻掩模来蚀刻在BARC层图案41下的硬掩模层30，以形成硬掩模层图案31。在本发明实施例中，硬掩模层图案的尺寸可以小于130nm(例如，约为80nm)。如图9中的实例所示，根据本发明实施例，当去除BARC层图案41时，硬掩模层图案31可以被保留。在本发明实施例中，硬掩模层图案31的尺寸可以小于130nm(例如，约为80nm)。根据本发明实施例，可以通过使用硬掩模层图案31作为蚀刻掩模来蚀刻在硬掩模层图案31下形成的蚀刻层20，以形成蚀刻层图案21。如图10中的实例所示，可以去除硬掩模图案31，使得蚀刻层图案21(例如，微图案)保留在半导体衬底10上和/或上方。
本发明实施例关于一种在半导体器件中形成微图案的方法。在本发明实施例中，位于光致抗蚀剂层下的BARC层的侧边部分可溶解在碱性显影溶液中，以形成比所使用光源(例如，KrF曝光设备)的光刻分辨率更小尺寸的BARC层图案。因此，利用KrF曝光设备能够形成小于130nm尺寸的微图案。在本发明实施例中，可以通过使用BARC层图案来蚀刻硬掩模层和蚀刻层，以控制硬掩模层图案和蚀刻层图案的尺寸。因此，根据本发明实施例，可以使用KrF曝光设备形成超微图案。在使用KrF曝光设备可形成微图案的本发明实施例中，半导体器件的制造成本可以最小化，因此对半导体产品的制造商和消费者来说都非常有益。
虽然已经描述了本发明实施例，但是应该可以理解的是，由本领域技术人员对本发明进行的多种其它修改和实施例均落于本发明所公开的精神和范围内，在说明书、附图和所附权利要求所公开的范围内可以进行多种变化和修改。除了可以对元件部分和/或配置进行变化和修改之外，对于本领域技术人员来说，采用可替代物也是清楚的。

Claims (19)

1.一种在半导体器件中形成微图案的方法，包含下列步骤：
在半导体衬底上形成有机底部抗反射层；
在该有机底部抗反射层上形成光致抗蚀剂图案；以及
蚀刻在该光致抗蚀剂图案下的有机底部抗反射层的侧边部分，以形成底部抗反射层图案，
其中所述底部抗反射层图案的组成部分的尺寸小于光致抗蚀剂图案的组成部分的尺寸。
2.如权利要求1所述的方法，其中：
该光致抗蚀剂图案的组成部分的尺寸为130nm；以及
所述底部抗反射层图案的组成部分的尺寸在70nm和120nm之间。
3.如权利要求2所述的方法，其中所述底部抗反射层图案的组成部分的尺寸为80nm。
4.如权利要求1所述的方法，还包含下列步骤：
在上述形成该有机底部抗反射层的步骤之前，在该半导体衬底上形成硬掩模层；以及
使用该有机底部抗反射层图案作为蚀刻掩模来蚀刻该硬掩模层，以形成硬掩模层图案。
5.如权利要求4所述的方法，其中该硬掩模层包含氧化层、氮化物层以及氮氧化物层的至少其中之一。
6.如权利要求4所述的方法，还包含如下步骤：
在上述形成该硬掩模层的步骤之前，在该半导体衬底上形成蚀刻层；以及
使用该硬掩模层图案作为蚀刻掩模来蚀刻该蚀刻层，以形成蚀刻层图案。
7.如权利要求6所述的方法，其中该蚀刻层包含金属和多晶硅的至少其中之一。
8.如权利要求1所述的方法，包含在所述有机底部抗反射层上形成光致抗蚀剂膜的步骤，其中：
将该光致抗蚀剂膜的多个预定区域曝光于来自光源的光；
利用溶液对所述预定区域进行显影处理；以及
在所述蚀刻步骤中，通过该溶液来蚀刻该有机底部抗反射层的侧边部分。
9.如权利要求8所述的方法，其中该光源以248nm的波长发光。
10.如权利要求9所述的方法，其中该光源为KrF曝光设备。
11.如权利要求8所述的方法，其中该溶液为碱性显影溶液。
12.如权利要求8所述的方法，其中在同一工艺步骤中对该预定区域进行显影和对该侧边部分进行蚀刻。
13.如权利要求8所述的方法，其中在所述蚀刻步骤中，对侧边部分进行各向同性蚀刻。
14.如权利要求1所述的方法，其中该有机底部抗反射层包含湿有机底部抗反射层。
15.一种半导体器件，其包含有：
底部抗反射层图案，其形成于半导体衬底上；
光致抗蚀剂图案，其形成于该有机底部抗反射层图案上，其中所述光致抗蚀剂图案的组成部分的尺寸大于在所述光致抗蚀剂图案的各组成部分下的所述底部抗反射层图案的组成部分的尺寸。
16.如权利要求15所述的器件，其中：
所述光致抗蚀剂图案的组成部分的尺寸为130nm；以及
所述底部抗反射层图案的组成部分的尺寸在70nm和120nm之间。
17.如权利要求16所述的器件，其中所述底部抗反射层图案的组成部分的尺寸为80nm。
18.如权利要求15所述的器件，包含：硬掩模层图案，其形成在所述半导体衬底上和所述底部抗反射层图案下方。
19.如权利要求18所述的器件，包含：蚀刻层，其形成在所述半导体衬底上和所述硬掩模层图案下方。
CN2007101410003A 2006-12-05 2007-08-15 在半导体器件中形成微图案的方法 Expired - Fee Related CN101197257B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060121938 2006-12-05
KR1020060121938A KR100777927B1 (ko) 2006-12-05 2006-12-05 반도체 소자의 미세패턴 형성방법
KR10-2006-0121938 2006-12-05

Publications (2)

Publication Number Publication Date
CN101197257A CN101197257A (zh) 2008-06-11
CN101197257B true CN101197257B (zh) 2010-06-23

Family

ID=39080263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101410003A Expired - Fee Related CN101197257B (zh) 2006-12-05 2007-08-15 在半导体器件中形成微图案的方法

Country Status (3)

Country Link
US (1) US20080128867A1 (zh)
KR (1) KR100777927B1 (zh)
CN (1) CN101197257B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065000A (ja) * 2007-09-07 2009-03-26 Tokyo Electron Ltd 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
US7781269B2 (en) * 2008-06-30 2010-08-24 Sandisk 3D Llc Triangle two dimensional complementary patterning of pillars
US8076056B2 (en) * 2008-10-06 2011-12-13 Sandisk 3D Llc Method of making sub-resolution pillar structures using undercutting technique
US7923305B1 (en) 2010-01-12 2011-04-12 Sandisk 3D Llc Patterning method for high density pillar structures
KR101056900B1 (ko) 2010-07-09 2011-08-12 주식회사 하이닉스반도체 미세 패턴 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1437073A (zh) * 2002-02-05 2003-08-20 旺宏电子股份有限公司 有机底部抗反射涂布层的蚀刻方法
CN1615302A (zh) * 2002-01-09 2005-05-11 科莱恩金融(Bvi)有限公司 正性作用可光成像底部抗反射涂层
CN1632921A (zh) * 2004-12-23 2005-06-29 上海华虹（集团）有限公司 一种可以减小栅特征尺寸的两步削减刻蚀工艺

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387819B1 (en) * 1998-04-29 2002-05-14 Applied Materials, Inc. Method for etching low K dielectric layers
JP2000031118A (ja) * 1998-07-08 2000-01-28 Toshiba Corp パターン形成方法
JP3406302B2 (ja) * 2001-01-16 2003-05-12 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置の製造方法および半導体装置
JP2003188114A (ja) * 2001-12-18 2003-07-04 Oki Electric Ind Co Ltd 半導体素子の製造方法
US6524938B1 (en) * 2002-02-13 2003-02-25 Taiwan Semiconductor Manufacturing Company Method for gate formation with improved spacer profile control
US7075160B2 (en) * 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
KR20050068363A (ko) * 2003-12-30 2005-07-05 주식회사 하이닉스반도체 하드 마스크를 이용한 미세 패턴 형성 방법
US7045436B2 (en) * 2004-07-27 2006-05-16 Texas Instruments Incorporated Method to engineer the inverse narrow width effect (INWE) in CMOS technology using shallow trench isolation (STI)
US7662718B2 (en) * 2006-03-09 2010-02-16 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1615302A (zh) * 2002-01-09 2005-05-11 科莱恩金融(Bvi)有限公司 正性作用可光成像底部抗反射涂层
CN1437073A (zh) * 2002-02-05 2003-08-20 旺宏电子股份有限公司 有机底部抗反射涂布层的蚀刻方法
CN1632921A (zh) * 2004-12-23 2005-06-29 上海华虹（集团）有限公司 一种可以减小栅特征尺寸的两步削减刻蚀工艺

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平9-78031A 1997.03.25

Also Published As

Publication number Publication date
CN101197257A (zh) 2008-06-11
US20080128867A1 (en) 2008-06-05
KR100777927B1 (ko) 2007-11-21

Similar Documents

Publication Publication Date Title
US8309463B2 (en) Method for forming fine pattern in semiconductor device
CN101197257B (zh) 在半导体器件中形成微图案的方法
JP2002217170A (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
JP2008027978A (ja) 半導体装置及びその製造方法
KR20070088248A (ko) 반도체소자의 미세패턴 형성방법
JP2004134574A (ja) 半導体装置の製造方法
US8524604B2 (en) Method for forming fine pattern of semiconductor device
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
JP2010087300A (ja) 半導体装置の製造方法
JP2009239030A (ja) 半導体装置の製造方法
US20040077173A1 (en) Using water soluble bottom anti-reflective coating
KR100920837B1 (ko) 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법
CN104952782A (zh) 半导体器件的形成方法
KR101614410B1 (ko) 높은 선택비를 갖는 식각방법 및 이를 이용한 패턴 형성방법
KR100818389B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2008135649A (ja) 半導体装置の製造方法
KR20080015378A (ko) 반도체 집적 회로 장치의 제조 방법
KR100955184B1 (ko) 반도체소자의 제조방법
KR100639030B1 (ko) 반도체 패턴 형성방법
KR100691102B1 (ko) 반도체 소자의 활성 영역 형성 방법
JPH09232233A (ja) 上部層を縮小する中間層リソグラフィ法
KR20010051264A (ko) 집적 회로 제조 방법
TW394993B (en) Method for etching the bottom anti-reflective coating on semiconductor silicon wafer
KR20080060549A (ko) 반도체 소자의 트렌치 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20120815