JPWO2014103615A1 - ナノインプリントモールドの製造方法 - Google Patents

ナノインプリントモールドの製造方法 Download PDF

Info

Publication number
JPWO2014103615A1
JPWO2014103615A1 JP2014532185A JP2014532185A JPWO2014103615A1 JP WO2014103615 A1 JPWO2014103615 A1 JP WO2014103615A1 JP 2014532185 A JP2014532185 A JP 2014532185A JP 2014532185 A JP2014532185 A JP 2014532185A JP WO2014103615 A1 JPWO2014103615 A1 JP WO2014103615A1
Authority
JP
Japan
Prior art keywords
pattern
hard mask
sidewall
mask layer
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014532185A
Other languages
English (en)
Other versions
JP5673900B2 (ja
Inventor
武士 坂本
坂本　　武士
佑介 河野
佑介 河野
幹雄 石川
幹雄 石川
人見　陽一
陽一 人見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2014532185A priority Critical patent/JP5673900B2/ja
Application granted granted Critical
Publication of JP5673900B2 publication Critical patent/JP5673900B2/ja
Publication of JPWO2014103615A1 publication Critical patent/JPWO2014103615A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/38—Moulds or cores; Details thereof or accessories therefor characterised by the material or the manufacturing process
    • B29C33/3842—Manufacturing moulds, e.g. shaping the mould surface by machining
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/38—Moulds or cores; Details thereof or accessories therefor characterised by the material or the manufacturing process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2995/00—Properties of moulding materials, reinforcements, fillers, preformed parts or moulds
    • B29K2995/0018—Properties of moulding materials, reinforcements, fillers, preformed parts or moulds having particular optical properties, e.g. fluorescent or phosphorescent
    • B29K2995/0026—Transparent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00404—Mask characterised by its size, orientation or shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0092—For avoiding stiction during the manufacturing process of the device, e.g. during wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

互いに寸法の異なる第１及び第２微細パターンが一の面に形成されてなるナノインプリントモールドを製造する方法は、第１及び第２ハードマスク層がその順で積層されてなる基材の第２ハードマスク層上に形成された第１レジストパターンの側壁に側壁パターンを形成し、側壁パターンをマスクとして第２ハードマスク層をエッチングして第２ハードマスクパターンを形成し、基材の第１ハードマスク層上に形成された第２レジストパターン及び第２ハードマスクパターンをマスクとして第１ハードマスク層をエッチングして第１ハードマスクパターンを形成し、第１ハードマスクパターンをマスクとして基材をエッチングして第１及び第２微細パターンを形成する。

Description

本発明は、ナノインプリントモールドを製造する方法に関する。
微細加工技術としてのナノインプリント技術は、基材の表面に微細凹凸パターンが形成されてなる型部材（インプリントモールド）を用い、当該微細凹凸パターンをインプリント樹脂等の被加工物に転写することで微細凹凸パターンを等倍転写するパターン形成技術である（特許文献１参照）。特に、半導体デバイスにおける配線パターン等のさらなる微細化の進行等に伴い、半導体デバイスの製造プロセス等においてナノインプリント技術が益々注目されている。
かかるナノインプリント技術にて用いられるインプリントモールドにおいては、半導体デバイスにおける配線パターン等を作製するための微細凹凸パターン（メインパターン）がパターン形成面に形成されている。そして、一般に、そのパターン形成面には、インプリントモールドの剥離容易性や、インプリント処理時におけるインプリントモールドと半導体基板等の被転写基板との位置合わせ等を目的とした、当該メインパターンよりも寸法の大きい微細凹凸パターン（ダミーパターン、アライメントマーク等）も形成されている。このインプリントモールドを用いたナノインプリントにより製造される半導体デバイスの微細化が進行するのに伴い、現在、インプリントモールドにおけるメインパターンの寸法も数十ｎｍ以下程度にまで微細化されてきている。
そして、半導体デバイスの微細化のさらなる進行に伴い、インプリントモールドにおけるメインパターンの寸法もさらに微細化される方向で技術開発がなされる中、微細な寸法のメインパターンと、メインパターンよりも寸法の大きいダミーパターンやアライメントマーク等とがパターン形成面内に形成されてなるインプリントモールドを製造する方法として、いわゆる側壁プロセスにより形成された側壁パターンを用いてインプリントモールド用基材を加工する方法が提案されている（特許文献２参照）。
米国特許第５，７７２，９０５号 特許第４８２５８９１号公報
特許文献２に開示されているインプリントモールドの製造方法においては、まず、インプリントモールド用基材（石英基板等）上にハードマスク層（金属クロム膜等）及びコア層（酸化シリコン膜等）をこの順に積層し、後に側壁パターンの芯材を形成するための第１レジストパターンをコア層上に形成する。
次に、第１レジストパターンをマスクとしてコア層をエッチングしてコア層パターンを形成し、当該コア層パターンをスリミングして芯材を形成し、芯材の側壁に側壁パターンを形成する。
続いて、微細な寸法のメインパターンを形成する領域以外の領域（ダミーパターンやアライメントマーク等を形成する領域）に位置する芯材を残存させるように第２レジストパターンを形成し、その後、微細な寸法のメインパターンを形成する領域の芯材のみをエッチングにより除去する。このようにして、微細な寸法のメインパターンを形成する領域には、芯材が除去された側壁パターンが残存し、メインパターンよりも寸法の大きいダミーパターンやアライメントマーク等を形成する領域には、芯材の除去されていない側壁パターンが残存する。
そして、芯材が除去された側壁パターン及び芯材の除去されていない側壁パターンをマスクとしてハードマスク層をエッチングし、それにより形成されたハードマスクパターンをマスクとしてインプリントモールド用基材をエッチングする。これにより、微細な寸法の微細凹凸パターン（メインパターン）と、当該微細凹凸パターン（メインパターン）よりも寸法の大きい微細凹凸パターン（ダミーパターン、アライメントマーク等）を有するインプリントモールドを製造することができる。
上述した特許文献２に開示されているインプリントモールドの製造方法のように、いわゆる側壁プロセスにより形成された側壁パターンをマスクとしてハードマスク層をエッチングすることで、それにより形成されるハードマスクパターンの寸法が側壁パターンの寸法に依存することとなる。そして、側壁パターンの寸法は、当該側壁パターンを構成するシリコン酸化膜やシリコン窒化膜等のＣＶＤ法、スパッタリング法等による成膜厚さに依存するため、寸法制御性が極めて高い。すなわち、側壁パターンを構成するシリコン酸化膜やシリコン窒化膜等の成膜厚さを、インプリントモールドにおける微細凹凸パターン（メインパターン）の設計寸法と一致させることで、設計寸法に忠実な微細凹凸パターン（メインパターン）を有するインプリントモールドを製造することができる。
一方で、特許文献２に開示されている方法では、同一パターン形成面内にメインパターンとともに、メインパターンよりも寸法の大きい微細凹凸パターン（ダミーパターン、アライメントマーク等）を形成するために、側壁パターンの形成された芯材を一部残存させ、当該芯材と側壁パターンとを、ハードマスク層をエッチングする際のマスクパターンとして用いる。そして、一部の芯材を残存させるために、当該芯材と側壁パターンとを共に覆う第２レジストパターンを形成する。これにより、ハードマスク層をエッチングする際のマスクとして用いられる、寸法の異なるパターン（芯材が除去された側壁パターン及び芯材の除去されていない側壁パターン）を同一パターン形成面内に形成し、同一パターン形成面内に寸法の異なる微細凹凸パターンを形成している。
しかしながら、側壁パターンや芯材の寸法が極めて微細であることで、第２レジストパターンを形成する際のリソグラフィー処理における未硬化のレジスト膜を除去する現像工程、リンス工程及び乾燥工程の一連のウェットプロセスの過程において、現像液やリンス液による表面張力が側壁パターンに作用する。これにより、第２レジストパターンにより覆われていない側壁パターンの倒れ、破損等が生じるおそれがある。
また、ハードマスク層を構成する金属クロム膜等と芯材や側壁パターンを構成するシリコン酸化膜等とは、それらの界面で強固な結合が形成されるわけではなく、特に芯材や側壁パターンのアスペクト比が大きいことにより、上記ウェットプロセスにおいて芯材や側壁パターンの剥がれ、形状変化等が生じるおそれがある。
このようにして、側壁パターンの倒れ、破損、剥がれ、形状変化等が生じてしまうと、微細な寸法の微細凹凸パターン（メインパターン）を形成することができなくなり、インプリントモールドの製造歩留まりが低下してしまうという問題が生じる。
上記課題に鑑みて、本発明は、同一面（パターン形成面）内に寸法の異なる微細凹凸パターンが形成されてなるインプリントモールドを、いわゆる側壁プロセスを利用して高い歩留まりで製造する方法を提供することを目的とする。
上記課題を解決するために、本発明は、第１微細パターン及び当該第１微細パターンよりも寸法の大きい第２微細パターンが一の面に形成されてなるナノインプリントモールドを製造する方法であって、第１ハードマスク層と第２ハードマスク層とがその順で積層されてなる基材を用意し、前記基材における前記第１微細パターンの形成される第１パターン領域の上層に位置する第２ハードマスク層上に第１レジストパターンを形成する第１レジストパターン形成工程と、前記第１レジストパターンの側壁に側壁パターンを形成する側壁パターン形成工程と、前記側壁パターンをマスクとして前記第２ハードマスク層をエッチングし、第２ハードマスクパターンを形成する第２ハードマスクパターン形成工程と、前記基材における前記第２微細パターンの形成される第２パターン領域の上層に位置する前記第１ハードマスク層上に第２レジストパターンを形成する第２レジストパターン形成工程と、前記第２ハードマスクパターン及び前記第２レジストパターンをマスクとして前記第１ハードマスク層をエッチングし、第１ハードマスクパターンを形成する第１ハードマスクパターン形成工程と、前記第１ハードマスクパターンをマスクとして前記基材をエッチングし、前記第１微細パターン及び前記第２微細パターンを形成する微細パターン形成工程とを含むことを特徴とするナノインプリントモールドの製造方法を提供する（発明１）。
また、本発明は、第１微細パターン及び当該第１微細パターンよりも寸法の大きい第２微細パターンが一の面に形成されてなるナノインプリントモールドを製造する方法であって、第１ハードマスク層と第２ハードマスク層とがその順で積層されてなる基材を用意し、前記基材における前記第２微細パターンの形成される第２パターン領域の上層に位置する前記第２ハードマスク層上に第２レジストパターンを形成する第２レジストパターン形成工程と、前記第２レジストパターンをマスクとして前記第２ハードマスク層をエッチングし、第２ハードマスクパターンを形成する第２ハードマスクパターン形成工程と、前記基材における前記第１微細パターンの形成される第１パターン領域の上層に位置する前記第１ハードマスク層上及び前記第２ハードマスクパターン上に第１レジストパターンを形成する第１レジストパターン形成工程と、前記第１レジストパターンの側壁に側壁パターンを形成する側壁パターン形成工程と、前記側壁パターン及び前記第２ハードマスクパターンをマスクとして前記第１ハードマスク層をエッチングし、第１ハードマスクパターンを形成する第１ハードマスクパターン形成工程と、前記第１ハードマスクパターンをマスクとして前記基材をエッチングし、前記第１微細パターン及び前記第２微細パターンを形成する微細パターン形成工程とを含むことを特徴とするナノインプリントモールドの製造方法を提供する（発明２）。
さらに、本発明は、第１微細パターン及び当該第１微細パターンよりも寸法の大きい第２微細パターンが一の面に形成されてなるナノインプリントモールドを製造する方法であって、第１ハードマスク層と第２ハードマスク層とがその順で積層されてなる基材を用意し、前記基材における前記第２微細パターンの形成される第２パターン領域の上層に位置する前記第２ハードマスク層上に第２レジストパターンを形成する第２レジストパターン形成工程と、前記第２レジストパターンをマスクとして前記第２ハードマスク層をエッチングし、第２ハードマスクパターンを形成する第２ハードマスクパターン形成工程と、前記基材における前記第１微細パターンの形成される第１パターン領域の上層に位置する前記第１ハードマスク層上に第１レジストパターンを形成し、前記第２ハードマスクパターン上には第１レジストパターンを形成しない第１レジストパターン形成工程と、前記第１レジストパターンの側壁及び前記第２ハードマスクパターンの側壁に側壁パターンを形成する側壁パターン形成工程と、前記側壁パターン及び前記第２ハードマスクパターンをマスクとして前記第１ハードマスク層をエッチングし、第１ハードマスクパターンを形成する第１ハードマスクパターン形成工程と、前記第１ハードマスクパターンをマスクとして前記基材をエッチングし、前記第１微細パターン及び前記第２微細パターンを形成する微細パターン形成工程とを含むことを特徴とするナノインプリントモールドの製造方法を提供する（発明３）。
上記発明（発明１〜３）においては、前記第１ハードマスク層は、金属材料により構成され、前記第２ハードマスク層は、シリコン、又はシリコンの酸化物、窒化物若しくは窒化酸化物により構成されるのが好ましい（発明４）。
本発明によれば、同一面（パターン形成面）内に寸法の異なる微細凹凸パターンが形成されてなるインプリントモールドを、いわゆる側壁プロセスを利用して高い歩留まりで製造する方法を提供することができる。
図１は、本発明の実施形態により製造されるインプリントモールドの概略構成例を示す断面図である。 図２は、本発明の第１の実施形態に係るインプリントモールドの製造方法の各工程を断面図にて示す工程フロー図である。 図３（ａ）は、本発明の第１及び第２の実施形態に係るインプリントモールドの製造方法において形成される閉ループ構造を示す平面図であり、図３（ｂ）は、図３（ａ）におけるＡ−Ａ線断面図である。 図４は、本発明の第１及び第２の実施形態における閉ループ除去工程を平面図にて示す工程フロー図である。 図５は、図４に示す閉ループ除去工程を断面図（Ｂ−Ｂ線断面図）にて示す工程フロー図である。 図６は、本発明の第２の実施形態に係るインプリントモールドの製造方法の各工程を断面図にて示す工程フロー図である。 図７は、本発明の第２の実施形態において用いられるインプリントモールド基材の他の例を示す部分断面図である。 図８は、本発明の第３の実施形態に係るインプリントモールドの製造方法のうちの一部の工程を断面図にて示す工程フロー図である。
本発明の実施の形態にについて、図面を参照しながら説明する。
図１は、本発明の実施の形態により製造されるインプリントモールドの概略構成例を示す断面図である。
図１に示すように、第１の実施形態におけるインプリントモールド１は、半導体デバイスの配線パターン等を作製するための微細凹凸パターン（メインパターン；以下「小パターン」という場合がある。）１１と、当該微細凹凸パターン（メインパターン）１１よりも寸法の大きい微細凹凸パターン（ダミーパターン，アライメントマーク等；以下「大パターン」という場合がある。）１２とを有し、少なくとも微細凹凸パターン１１は、ラインアンドスペース形状である。
両微細凹凸パターン１１，１２は、ともにインプリントモールド１のパターン形成面ＰＳ内の第１パターン領域ＰＡ１及び第２パターン領域ＰＡ２のそれぞれに形成されている。すなわち、両微細凹凸パターン１１，１２は、同一面内に形成されている。
小パターン１１の寸法は、一般のリソグラフィー（電子線リソグラフィー、ＵＶリソグラフィー等）によってレジストパターンの形成が困難又は不能な程度の寸法（リソグラフィーの解像限界（限界露光線幅）未満の寸法）であって、例えば５〜３０ｎｍ程度である。一方、大パターン１２の寸法は、一般のリソグラフィーによってレジストパターンの形成が可能な程度の寸法であって、例えば５０〜３００ｎｍ程度である。
このような構成を有するインプリントモールド１を製造する方法について、以下詳細に説明する。
〔第１の実施形態〕
図２は、第１の実施形態に係るインプリントモールドの製造方法の各工程を断面図にて示す工程フロー図である。
図２に示すように、第１の実施形態に係るインプリントモールドの製造方法においては、まず、第１ハードマスク層ＨＭ１及び第２ハードマスク層ＨＭ２がこの順に積層されているインプリントモールド基材ＳＴを用意し、インプリントモールド１における第１パターン領域（小パターン１１の形成される領域）ＰＡ１の上層に位置する第２ハードマスク層ＨＭ２上に第１レジストパターンＲＰ１を形成する（第１レジストパターン形成工程，図２（ａ））。
インプリントモールド基材ＳＴとしては、インプリントモールド１の用途（光インプリント用、熱インプリント用等の用途）に応じて適宜選択され得るものであり、インプリントモールドを製造する際に一般的に用いられている基板（例えば、石英ガラス、ソーダガラス、蛍石、フッ化カルシウム基板、フッ化マグネシウム基板、アクリルガラス等のガラス基板、ポリカーボネート基板、ポリプロピレン基板、ポリエチレン基板等の樹脂基板、これらのうちから任意に選択された２以上の基板を積層してなる積層基板等の透明基板；ニッケル基板、チタン基板、アルミニウム基板等の金属基板；シリコン基板、窒化ガリウム基板等の半導体基板等）を用いることができる。インプリントモールド基材ＳＴの厚さは、基板の強度、取り扱い適性等を考慮し、例えば、３００μｍ〜１０ｍｍ程度の範囲で適宜設定され得る。なお、第１の実施形態において「透明」とは、波長３００〜４５０ｎｍの光線の透過率が８５％以上であることを意味し、好ましくは９０％以上、特に好ましくは９５％以上である。
第１ハードマスク層ＨＭ１を構成する材料としては、例えば、クロム、チタン、タンタル、珪素、アルミニウム等の金属；窒化クロム、酸化クロム、酸窒化クロム等のクロム系化合物、酸化タンタル、酸窒化タンタル、酸化硼化タンタル、酸窒化硼化タンタル等のタンタル化合物、窒化チタン、窒化珪素、酸窒化珪素等を単独で、又は任意に選択した２種以上を組み合わせて用いることができる。
第１ハードマスク層ＨＭ１は、後述する第１ハードマスクパターン形成工程（図２（ｉ））にてパターニングされた上で、インプリントモールド基材ＳＴをエッチングする際のマスクとして用いられるものであるため、インプリントモールド基材ＳＴの種類に対応したエッチング選択比等を考慮して当該材料を選択するのが好ましい。例えば、インプリントモールド基材ＳＴが石英ガラスである場合、第１ハードマスク層ＨＭ１として金属クロム膜等が好適に選択され得る。
なお、第１ハードマスク層ＨＭ１の厚さは、インプリントモールド基材ＳＴの種類に対応したエッチング選択比、インプリントモールド１における小パターン１１及び大パターン１２の高さ（深さ）等を考慮して適宜設定される。例えば、インプリントモールド基材ＳＴが石英ガラスであって、第１ハードマスク層ＨＭ１が金属クロム膜である場合、第１ハードマスク層ＨＭ１の厚さは、３〜１０ｎｍ程度である。
第２ハードマスク層ＨＭ２を構成する材料としては、例えば、シリコン、シリコン窒化物、シリコン酸化物、シリコン酸化窒化物等のシリコン系材料を用いることができる。第２ハードマスク層ＨＭ２は、第１ハードマスク層ＨＭ１をエッチングする際のマスクとして用いられるものであるため、第１ハードマスク層ＨＭ１の構成材料に対応したエッチング選択比等を考慮して第２ハードマスク層ＨＭ２の構成材料を選択するのが好ましい。例えば、第１ハードマスク層ＨＭ１が金属クロム膜である場合、第２ハードマスク層ＨＭ２としてシリコン酸化物膜、シリコン窒化物膜、シリコン酸化窒化物膜等が好適に選択され得る。
なお、第２ハードマスク層ＨＭ２のエッチングにより形成される第２ハードマスクパターンＨＰ２が、第１ハードマスク層ＨＭ１のエッチングマスクとして用いられることから、第２ハードマスク層ＨＭ２の厚さは、第１ハードマスク層ＨＭ１の材料に対応したエッチング選択比等を考慮して適宜設定される。例えば、第１ハードマスク層ＨＭ１を構成する材料としてクロムを用い、第２ハードマスク層ＨＭ２を構成する材料としてシリコン系材料を用いた場合、第２ハードマスク層ＨＭ２の厚さは、２〜２０ｎｍ程度である。
第１レジストパターンＲＰ１を構成するレジスト材料としては、例えば、電子線感応型レジスト材料、インプリントレジスト材料（紫外線硬化性樹脂等）等を用いることができる。上記レジスト材料として電子線感応型レジスト材料を用いる場合、第２ハードマスク層ＨＭ２上に形成された電子線感応型レジスト膜にレジストパターン像を電子線描画により形成し、現像処理、リンス処理及び乾燥処理の一連のウェットプロセスを施すことで、第１レジストパターンＲＰ１が形成される。
第１の実施形態においては、上記第１レジストパターンＲＰ１を構成する電子線感応型レジスト材料としてネガ型レジストを用いているが、電子線の照射面積や照射時間（描画時間）等の観点から問題がない限りは、ポジ型レジストを用いてもよい。なお、後述する芯材形成工程（図２（ｂ）参照）にて形成される芯材ＣＰと同等の寸法の第１レジストパターンＲＰ１を、上記第１レジストパターン形成工程（図２（ａ））において形成することができる限り、後述する芯材形成工程（第１レジストパターンＲＰ１をスリミングする工程，図２（ｂ）参照）を省略してもよい。
第１レジストパターンＲＰ１の寸法は、特に限定されるものではないが、インプリントモールド１の小パターン１１の寸法の約２倍程度に設定することができる。例えば、インプリントモールド１の小パターン１１の寸法が１５ｎｍである場合、第１レジストパターンＲＰ１の寸法は３０ｎｍ程度である。
なお、上記第１レジストパターン形成工程（図２（ａ））において、紫外線（ＵＶ、ＥＵＶ等）やレーザー等の照射によりレジストパターン像を形成してもよく、この場合において、第１レジストパターンＲＰ１を構成するレジスト材料としては、露光光源（ＵＶ、ＥＵＶ、レーザー等）の種類に適切なレジスト材料（ＵＶ感応型レジスト材料、ＥＵＶ感応型レジスト材料、レーザー感応型レジスト材料等）を用いればよい。
また、上記第１レジストパターン形成工程（図２（ａ））において、第１レジストパターンＲＰ１に対応する微細凹凸パターンを有するインプリントモールドを用いたインプリント処理により、第１レジストパターンＲＰ１を形成してもよい。この場合において、上記インプリント処理に用いられるインプリントモールドの微細凹凸パターンは、ＡＬＤ膜等を用いた側壁プロセスにより形成されてなるものであってもよい。このインプリントモールドを用いたインプリント処理により第１レジストパターンＲＰ１を形成することで、製造されるインプリントモールド１における小パターン１１の寸法をさらに微細化することができる。
第１レジストパターンＲＰ１は、後述する側壁パターン形成工程（図２（ｄ））により側壁パターンＷＰを形成するための芯材ＣＰとしての役割を果たすものであり、側壁パターンＷＰは芯材ＣＰの側壁に形成されることから、側壁パターン形成工程（図２（ｄ））後の芯材ＣＰ及び側壁パターンＷＰの高さ（厚さ）は略同一となる。
この側壁パターンＷＰは、後述する第２ハードマスクパターン形成工程（図２（ｆ））において第２ハードマスク層ＨＭ２をエッチングするためのエッチングマスクとしての役割を果たす。そのため、側壁パターンＷＰの高さ（厚さ）は、側壁パターンＷＰ及び第２ハードマスク層ＨＭ２のそれぞれを構成する材料のエッチング選択比にもよるが、第２ハードマスク層ＨＭ２のエッチング処理中に側壁パターンＷＰが消失しない程度の高さ（厚さ）であることが要求される。
一方で、後述する芯材形成工程（図２（ｂ））において、第１レジストパターンＲＰ１をエッチング処理に付することでスリミングして芯材ＣＰを形成するため、芯材ＣＰの高さ（厚さ）は、第１レジストパターンＲＰ１の高さ（厚さ）よりも低く（薄く）なる。したがって、第１レジストパターンＲＰ１の高さ（厚さ）は、後述する芯材形成工程（図２（ｂ））におけるスリミング量等を考慮して、側壁パターンＷＰに要求される高さ（厚さ）よりも高く（厚く）しておく必要がある。
次に、第２ハードマスク層ＨＭ２上に形成した第１レジストパターンＲＰ１に対しスリミング処理を施して、当該第１レジストパターンＲＰ１を細らせた芯材ＣＰを形成する（芯材形成工程，図２（ｂ））。第１レジストパターンＲＰ１のスリミング処理は、例えば、ウェットエッチング法、ドライエッチング法、それらの組み合わせ等により実施することができる。
第１レジストパターンＲＰ１のスリミング量は、特に限定されるものではないが、インプリントモールド１の小パターン１１におけるスペース寸法（隣接する小パターン１１の間隙長さ）が第１レジストパターンＲＰ１のスリミング処理により形成される芯材ＣＰの寸法に依存するため、当該小パターン１１におけるスペース寸法に応じて第１レジストパターンＲＰ１のスリミング量を設定すればよい。通常、芯材ＣＰの寸法が第１レジストパターンＲＰ１の約半分となるように、スリミング量が設定される。
続いて、芯材ＣＰを含む第２ハードマスク層ＨＭ２の全面に、側壁パターンＷＰを構成する側壁材料膜ＷＭを形成し（側壁材料膜形成工程，図２（ｃ））、ＲＩＥ（Reactive Ion Etching）等の異方性エッチングによりエッチバックして、芯材ＣＰの側壁に側壁パターンＷＰを形成する（側壁パターン形成工程，図２（ｄ））。
側壁材料膜ＷＭは、シリコン系材料（シリコン酸化物等）の側壁材料をＡＬＤ法（Atomic layer deposition）、ＣＶＤ法、スパッタリング法等の従来公知の成膜法により堆積させることで形成され得る。第１の実施形態のように、芯材ＣＰの構成材料としてレジスト材料を用いる場合、より低温で成膜可能であり、かつ原子層レベルで膜厚コントロールが可能なＡＬＤ法により側壁材料膜ＷＭを形成するのが望ましい。
インプリントモールド１における小パターン１１の寸法は、この側壁材料膜ＷＭの成膜厚さに依存するため、側壁材料膜ＷＭの成膜厚さは、小パターン１１の設計寸法に応じて設定され得る。
エッチバックにより形成される側壁パターンＷＰは、第２ハードマスク層ＨＭ２のエッチングマスクとして用いられるものであるため、側壁パターンＷＰの高さＴWP（インプリントモールド基材ＳＴの厚さ方向における長さ）は、第２ハードマスク層ＨＭ２に対応したエッチング選択比等を考慮して適宜設定される。例えば、側壁パターンＷＰ及び第２ハードマスク層ＨＭ２を構成する材料としてシリコン系材料を用いた場合、側壁パターンＷＰの高さＴWPは、５〜６０ｎｍ程度である。
その後、側壁に側壁パターンＷＰが形成された芯材ＣＰをアッシング（酸素含有ガスを用いたプラズマアッシング等）により除去する（芯材除去工程，図２（ｅ））。これにより、芯材ＣＰのみが除去され、第２ハードマスク層ＨＭ２上に側壁パターンＷＰを残存させることができる。
続いて、側壁パターンＷＰをマスクとして用いて第２ハードマスク層ＨＭ２をドライエッチング法によりエッチングし、第２ハードマスクパターンＨＰ２を形成する（第２ハードマスクパターン形成工程，図２（ｆ））。
そして、第２ハードマスクパターンＨＰ２を形成した後、第１ハードマスク層ＨＭ１上に、第２ハードマスクパターンＨＰ２を共に覆うようにしてレジスト膜ＲＭを形成し（図２（ｇ））、インプリントモールド１における第２パターン領域（大パターン１２が形成される領域ＰＡ２）の上層に位置する第１ハードマスク層ＨＭ１上に第２レジストパターンＲＰ２を形成する（第２レジストパターン形成工程，図２（ｈ））。
第２レジストパターンＲＰ２の寸法は、インプリントモールド１の大パターン１２の寸法に応じて設定され得る。
第２レジストパターンＲＰ２を構成するレジスト材料としては、第１レジストパターンＲＰ１と同様のもの（電子線感応型レジスト材料、ＵＶ感応型レジスト材料、ＥＵＶ感応型レジスト材料、レーザー感応型レジスト材料等）を用いることができ、電子線等の照射面積や照射時間（描画時間）等を考慮して、ネガ型レジストやポジ型レジストを適宜選択して用いることができる。第１ハードマスク層ＨＭ１上に形成されたレジスト膜ＲＭにレジストパターン像を形成し、現像処理、リンス処理及び乾燥処理の一連のプロセスを施すことで、第２レジストパターンＲＰ２が形成される。
そして、第２ハードマスクパターンＨＰ２及び第２レジストパターンＲＰ２をマスクとして用いて第１ハードマスク層ＨＭ１をドライエッチング法によりエッチングし、第１ハードマスクパターンＨＰ１を形成する（第１ハードマスクパターン形成工程，図２（ｉ））。このようにして、インプリントモールド基材ＳＴのパターン形成面ＰＳに寸法の異なる微細凹凸パターン（小パターン１１及び大パターン１２）を同時に形成するためのエッチングマスクとして用いられる第１ハードマスクパターンＨＰ１を形成することができる。
上述のようにして形成された第１ハードマスクパターンＨＰ１をマスクとして用いてインプリントモールド基材ＳＴをエッチングし、インプリントモールド基材ＳＴの同一面内に、小パターン１１及び大パターン１２を同時に形成する（微細凹凸パターン形成工程，図２（ｊ））。
最後に、第１ハードマスクパターンＨＰ１を剥離することで、半導体デバイスの配線パターン等を作製するための微細凹凸パターン（メインパターン）１１と、当該微細凹凸パターン（メインパターン）１１よりも寸法の大きい微細凹凸パターン（ダミーパターン，アライメントマーク等）１２とがパターン形成面ＰＳに形成されてなるインプリントモールド１を製造することができる（図１参照）。
なお、上述した側壁パターン形成工程（図２（ｄ））により形成される側壁パターンＷＰは、芯材ＣＰの側壁に沿って形成されるため、図３（ａ）及び（ｂ）に示すように、いわゆる閉ループ構造を有する。なお、図３（ａ）は、図２（ｄ）に示す側壁パターン形成工程により形成された側壁パターンＷＰ及び芯材ＣＰを示す平面図であり、図３（ｂ）は図３（ａ）におけるＡ−Ａ線断面図であり、図３（ａ）において理解を容易にするために側壁パターンＷＰにハッチングを付している。
このように側壁パターンＷＰが閉ループ構造を有した状態のまま微細凹凸パターン形成工程（図２（ｊ））まで実施すると、製造されるインプリントモールド１に形成される小パターン１１もまた閉ループ構造を有することになる。
したがって、第１の実施形態に係るインプリントモールドの製造方法においては、閉ループ構造を除去する閉ループ除去工程をさらに含むのが好ましい。閉ループ除去工程を含むことで、閉ループ構造を有しない小パターン１１を形成することができる。
この閉ループ除去工程は、側壁パターン形成工程（図２（ｄ））、芯材除去工程（図２（ｅ））、第２ハードマスクパターン形成工程（図２（ｆ））及び第１ハードマスクパターン形成工程（図２（ｉ））のうちのいずれかの工程後に行われ得る。
閉ループ除去工程における閉ループ構造の除去方法としては、従来公知の方法を採用することができる。例えば、側壁パターン形成工程（図２（ｄ））後に閉ループ除去工程が行われる場合、まず、図４（ａ）及び図５（ａ）に示す閉ループ構造の側壁パターンＷＰ及び芯材ＣＰの長手方向両端部以外を覆うレジストパターンＲＰを形成する（図４（ｂ）、図５（ｂ））。次に、当該レジストパターンＲＰをマスクとしたドライエッチングにより、当該レジストパターンＲＰの開口部から露出する側壁パターンＷＰ及び芯材ＣＰを除去する（図４（ｃ）、図５（ｃ））。そして、残存するレジストパターンＲＰを除去することで、閉ループ構造が除去された側壁パターンＷＰを形成することができる（図４（ｄ）、図５（ｄ））。
上述したような第１の実施形態に係るインプリントモールドの製造方法においては、第１ハードマスク層ＨＭ１及び第２ハードマスク層ＨＭ２の２層のハードマスクがインプリントモールド基材ＳＴ上に形成されていることで、インプリントモールド基材ＳＴをエッチングして小パターン１１を形成するための第１ハードマスクパターンＨＰ１を形成する際に、第２ハードマスク層ＨＭ２を側壁パターンＷＰによりパターニングした第２ハードマスクパターンＨＰ２をエッチングマスクとして用いることができる。その結果、第２ハードマスクパターンＨＰ２の形成後から第１ハードマスクパターンＨＰ１の形成前まで（図２（ｆ）〜（ｈ））においてウェットプロセスを経るものの、当該ウェットプロセスにより現像液やリンス液に曝されるのが、極めて薄い第２ハードマスクパターンＨＰ２であるため、第２ハードマスクパターンＨＰ２の剥がれ等が生じにくくなる。
したがって、第１の実施形態に係るインプリントモールドの製造方法によれば、電子線リソグラフィー等における解像限界未満の寸法の小パターン１１及び電子線リソグラフィー等により形成可能な寸法の大パターン１２が同一パターン形成面（同一面）内に形成されてなるインプリントモールド１を、高い歩留まりで製造することができる。
〔第２の実施形態〕
次に、本発明の第２の実施形態に係るインプリントモールドの製造方法について説明する。なお、第２の実施形態において、第１の実施形態と同様の構成については同一の符号を付し、その詳細な説明を省略するものとする。
第２の実施形態に係るインプリントモールドの製造方法においては、図６に示すように、まず、第１ハードマスク層ＨＭ１及び第２ハードマスク層ＨＭ２がこの順に積層されているインプリントモールド基材ＳＴを用意し、インプリントモールド１において大パターン１２が形成される第２パターン領域（大パターン１２の形成される領域）ＰＡ２の上層に位置する第２ハードマスク層ＨＭ２上に第２レジストパターンＲＰ２を形成する（第２レジストパターン形成工程，図６（ａ））。第２レジストパターンＲＰ２は、第２ハードマスクパターンＨＰ２をエッチングにより形成する際にエッチングマスクとして用いられる。そのため、第２レジストパターンＲＰ２の厚さ（第２レジストパターンＲＰ２を形成するためのレジスト膜の厚さ）は、第２レジストパターンＲＰ２を構成するレジスト材料と第２ハードマスク層ＨＭ２の構成材料とのエッチング選択比等を考慮して適宜設定され得る。
なお、第２の実施形態においては、第１ハードマスク層ＨＭ１及び第２ハードマスク層ＨＭ２のいずれもがインプリントモールド基材ＳＴの全面（パターン形成面ＰＳの全面）に積層されている態様を例に挙げているが、このような態様に限定されるものではなく、第２ハードマスク層ＨＭ２がインプリントモールド基材ＳＴの第２パターン領域ＰＡ２の上層に少なくとも設けられていればよい。例えば、図７（ａ）に示すように、第１パターン領域ＰＡ１の上層には第１ハードマスク層ＨＭ１のみが設けられ、第２パターン領域ＰＡ２の上層には第１ハードマスク層ＨＭ１及び第２ハードマスク層ＨＭ２がこの順に積層されているインプリントモールド基材ＳＴ’を用いてインプリントモールドを製造してもよい。第２ハードマスクパターン形成工程（図６（ｂ）参照）において、第２ハードマスク層ＨＭ２のうち、第１パターン領域ＰＡ１の上層に位置する部分がエッチングにより除去され、第１ハードマスク層ＨＭ１を露出させるが、このとき、露出する第１ハードマスク層ＨＭ１表面にも多少のダメージ（エッチングダメージ）が発生することがある。しかしながら、上記のように、必要な部分（第２ハードマスクパターンＨＰ２が形成される部分）にのみ第２ハードマスク層ＨＭ２が設けられたインプリントモールド基材ＳＴ’を使用するとともに、図７（ｂ）に示すように露出する第１ハードマスク層ＨＭ１上にもレジストパターンＲＰ’を形成し、その上で当該第２ハードマスク層ＨＭ２をエッチングして第２ハードマスクパターンＨＰ２を形成する（図７（ｃ）参照）。これにより、第１パターン領域ＰＡ１上の第１ハードマスク層ＨＭ１に、第２ハードマスク層ＨＭ２のエッチングによるダメージが発生するのを抑制することができる。
次に、第２レジストパターンＲＰ２をマスクとして用いて第２ハードマスク層ＨＭ２をドライエッチング法によりエッチングし、第２ハードマスクパターンＨＰ２を形成する（第２ハードマスクパターン形成工程，図６（ｂ））。
続いて、インプリントモールド１における第１パターン領域（小パターン１１の形成される領域）ＰＡ１の上層に位置する第１ハードマスク層ＨＭ１上に第１レジストパターンＲＰｓ１を形成する。このとき、第２ハードマスクパターンＨＰ２を覆うようにして第１レジストパターンＲＰｂ１も形成する（第１レジストパターン形成工程，図６（ｃ））。なお、第１レジストパターンＲＰｓ１は、第１の実施形態の第１レジストパターンＲＰ１（図２（ａ）参照）と同様の方法で形成され得る。
第１レジストパターンＲＰｓ１は、後述する側壁パターン形成工程（図６（ｅ））において側壁パターンＷＰを形成するための芯材ＣＰとしての役割を果たすため、インプリントモールド１における小パターン１１の寸法に応じた寸法に形成される。このように、第１レジストパターンＲＰｓ１をインプリントモールド１における小パターン１１の寸法に応じた寸法（芯材ＣＰと同等の寸法）に形成することで、上述した第１の実施形態における芯材形成工程（第１レジストパターンＲＰ１をスリミングする工程，図２（ｂ）参照）を省略することができる。
その後、芯材ＣＰ及び第１レジストパターンＲＰｂ１上、並びに露出する第１ハードマスク層ＨＭ１上に、側壁パターンＷＰを構成する側壁材料膜ＷＭを形成し（側壁材料膜形成工程，図６（ｄ））、ＲＩＥ（Reactive Ion Etching）等の異方性エッチングによりエッチバックして、芯材ＣＰの側壁及び第１レジストパターンＲＰｂ１の第１パターン領域ＰＡ１側の側壁に側壁パターンＷＰを形成する（側壁パターン形成工程，図６（ｅ））。
続いて、芯材ＣＰと第１レジストパターンＲＰｂ１をアッシングにより除去する（芯材除去工程，図６（ｆ））。そして、側壁パターンＷＰ及び第２ハードマスクパターンＨＰ２をマスクとして用いて第１ハードマスク層ＨＭ１をドライエッチング法によりエッチングし、第１ハードマスクパターンＨＰ１を形成する（第１ハードマスクパターン形成工程，図６（ｇ））。
上述のようにして形成された第１ハードマスクパターンＨＰ１をマスクとして用いてインプリントモールド基材ＳＴをエッチングし、インプリントモールド基材ＳＴのパターン形成面ＰＳ内の第１パターン領域ＰＡ１及び第２パターン領域ＰＡ２のそれぞれに、小パターン１１及び大パターン１２を同時に形成する（微細凹凸パターン形成工程，図６（ｈ））。
最後に、第１ハードマスクパターンＨＰ１を剥離することで、半導体デバイスの配線パターン等を作製するための微細凹凸パターン（メインパターン）１１と、当該微細凹凸パターン（メインパターン）１１よりも寸法の大きい微細凹凸パターン（ダミーパターン，アライメントマーク等）１２とがパターン形成面ＰＳ内の第１パターン領域ＰＡ１及び第２パターン領域ＰＡ２のそれぞれに形成されてなるインプリントモールド１を製造することができる（図１参照）。
なお、上述した側壁パターン形成工程（図６（ｅ））により形成される側壁パターンＷＰは、芯材ＣＰの側壁に沿って形成されるため、図３（ａ）及び（ｂ）に示すように、いわゆる閉ループ構造を有する。そのため、側壁パターンＷＰが閉ループ構造を有した状態のまま微細凹凸パターン形成工程（図６（ｈ））まで実施すると、製造されるインプリントモールド１に形成される小パターン１１もまた閉ループ構造を有することになる。
したがって、第２の実施形態に係るインプリントモールドの製造方法においては、第１の実施形態と同様に、閉ループ構造を除去する閉ループ除去工程をさらに含むのが好ましい。これにより、閉ループ構造を有しない小パターン１１を形成することができる。
この閉ループ除去工程は、側壁パターン形成工程（図６（ｅ））、芯材除去工程（図６（ｆ））及び第１ハードマスクパターン形成工程（図６（ｇ））のうちのいずれかの工程後に行われ得る。
上述したような第２の実施形態に係るインプリントモールドの製造方法においては、その一連の工程中でのウェットプロセスが側壁パターンＷＰを形成する前に終了し、側壁パターンＷＰを形成した後には、ウェットプロセスを経ることなく微細凹凸パターン形成工程（図６（ｈ））を実施することができ、インプリントモールドを製造することができる。したがって、インプリントモールドを製造する一連の工程の途中でウェットプロセスを経ることによる側壁パターンＷＰの倒れ、剥がれ等が生じることがない。
したがって、第２の実施形態に係るインプリントモールドの製造方法によれば、電子線リソグラフィー等における解像限界未満の寸法の小パターン１１及び電子線リソグラフィー等により形成可能な寸法の大パターン１２が同一パターン形成面（同一面）内に形成されてなるインプリントモールド１を、より高い歩留まりで製造することができる。
〔第３の実施形態〕
続いて、本発明の第３の実施形態に係るインプリントモールドの製造方法について説明する。なお、第３の実施形態に係るインプリントモールドの製造方法は、第２の実施形態の変形例である。すなわち、かかる製造方法においては、第２の実施形態に係るインプリントモールドの製造方法のうちの一部の工程が異なる。そのため、第３の実施形態については、第２の実施形態に係る当該製造方法の各工程を示す工程フロー図（図６）を参照しつつ、異なる一部の工程については、図８に示す工程フロー図を参照して説明する。また、第３の実施形態において、第２の実施形態と同様の構成については同一の符号を付し、その詳細な説明を省略するものとする。
第３の実施形態においては、第２の実施形態と同様に、第１ハードマスク層ＨＭ１及び第２ハードマスク層ＨＭ２がこの順で積層されたインプリントモールド基材ＳＴを準備し、第２ハードマスク層ＨＭ２上に第２レジストパターンＲＰ２を形成した上で（第２レジストパターン形成工程，図６（ａ）参照）、第２ハードマスク層ＨＭ２をエッチングし、第２ハードマスクパターンＨＰ２を形成する（第２ハードマスクパターン形成工程，図６（ｂ）参照）。
なお、後述するように、側壁パターン形成工程（図８（ｅ）参照）において、第１レジストパターンＲＰｓ１の側壁のみならず、第２ハードマスクパターンＨＰ２の側壁にも側壁パターンＷＰが形成され、この第２ハードマスクパターンＨＰ２及びその側壁に形成される側壁パターンＷＰが、第１ハードマスク層ＨＭ１をエッチングする際のエッチングマスクとしての役割を果たすことになる。そのため、第３の実施形態においては、インプリントモールド１における大パターン１２の寸法及び側壁材料膜形成工程（図８（ｄ）参照）における側壁材料膜ＷＭの成膜厚さ（第２ハードマスクパターンＨＰ２の側壁に形成される側壁パターンＷＰの厚さ（インプリントモールド基材ＳＴの面内方向における長さ））等を考慮して、第２ハードマスクパターンＨＰ２の寸法を適宜設定するのが望ましい。
また、後述する側壁パターン形成工程（図８（ｅ）参照）において、側壁材料膜ＷＭのエッチバックにより側壁パターンＷＰを形成するが、このときに、第２ハードマスクパターンＨＰ２にも多少のエッチングダメージが発生する場合がある。そのため、インプリントモールド基材ＳＴ上に積層される第２ハードマスク層ＨＭ２の厚さは、当該エッチバックにより第２ハードマスクパターンＨＰ２に発生するダメージを考慮に入れた上で、ダメージの発生した第２ハードマスクパターンＨＰ２が第１ハードマスク層をエッチングする際のエッチングマスクとして耐え得る厚さ、すなわち第２の実施形態における第２ハードマスク層ＨＭ２よりも厚く設定されるのが望ましい。
次に、図８（ｃ）に示すように、露出する第１ハードマスク層ＨＭ１上にのみ第１レジストパターンＲＰｓ１（芯材ＣＰ）を形成し、第２の実施形態のような第１レジストパターンＲＰｂ１を第２ハードマスクパターンＨＰ２上に形成しない（第１レジストパターン形成工程）。
続いて、図８（ｄ）に示すように、芯材ＣＰ及び第２ハードマスクパターンＨＰ２上、並びに露出する第１ハードマスク層ＨＭ１上に、側壁パターンＷＰを構成する側壁材料膜ＷＭを形成し（側壁材料膜形成工程）、図８（ｅ）に示すように、ＲＩＥ（Reactive Ion Etching）等の異方性エッチングによりエッチバックして、芯材ＣＰの側壁及び第２ハードマスクパターンＨＰ２の側壁に側壁パターンＷＰを形成する（側壁パターン形成工程）。
続いて、芯材ＣＰをエッチングにより除去する（芯材除去工程，図６（ｆ）参照）。そして、芯材ＣＰの側壁に形成された側壁パターンＷＰ、及び側壁パターンＷＰの形成された第２ハードマスクパターンＨＰ２をマスクとして用いて第１ハードマスク層ＨＭ１をドライエッチング法によりエッチングし、第１ハードマスクパターンＨＰ１を形成する（第１ハードマスクパターン形成工程，図６（ｇ）参照）。
そして、上述のようにして形成された第１ハードマスクパターンＨＰ１をマスクとして用いてインプリントモールド基材ＳＴをエッチングし、インプリントモールド基材ＳＴのパターン形成面ＰＳ内の第１パターン領域ＰＡ１及び第２パターン領域ＰＡ２のそれぞれに、小パターン１１及び大パターン１２を同時に形成する（微細凹凸パターン形成工程，図６（ｈ）参照）。
最後に、第１ハードマスクパターンＨＰ１を剥離することで、半導体デバイスの配線パターン等を作製するための微細凹凸パターン（メインパターン）１１と、当該微細凹凸パターン（メインパターン）１１よりも寸法の大きい微細凹凸パターン（ダミーパターン，アライメントマーク等）１２とがパターン形成面ＰＳ内の第１パターン領域ＰＡ１及び第２パターン領域ＰＡ２のそれぞれに形成されてなるインプリントモールド１を製造することができる（図１参照）。
なお、上述した側壁パターン形成工程（図８（ｅ））により形成される側壁パターンＷＰは、芯材ＣＰ（第２ハードマスクパターンＨＰ２）の側壁に沿って形成されるため、図３（ａ）及び（ｂ）に示すように、いわゆる閉ループ構造を有する。そのため、側壁パターンＷＰが閉ループ構造を有した状態のまま微細凹凸パターン形成工程（図６（ｈ）参照）まで実施すると、製造されるインプリントモールド１に形成される小パターン１１もまた閉ループ構造を有することになる。
したがって、第３の実施形態に係るインプリントモールドの製造方法においては、第１及び第２の実施形態と同様に、閉ループ構造を除去する閉ループ除去工程をさらに含むのが好ましい。これにより、閉ループ構造を有しない小パターン１１を形成することができる。なお、第２ハードマスクパターンＨＰ２の側壁に沿って形成される側壁パターンＷＰも同様に閉ループ構造を有するが、第２ハードマスクパターンＨＰ２の寸法が、当該側壁パターンＷＰが形成されることを考慮して設定されることで、第２ハードマスクパターンＨＰ２の側壁に形成される側壁パターンＷＰの閉ループ構造を除去する必要がなくなる。
この閉ループ除去工程は、側壁パターン形成工程（図８（ｅ））、芯材除去工程（図６（ｆ）参照）及び第１ハードマスクパターン形成工程（図６（ｇ）参照）のうちのいずれかの工程後に行われ得る。
上述したような第３の実施形態に係るインプリントモールドの製造方法においては、第２の実施形態と同様に、その一連の工程中でのウェットプロセスが側壁パターンＷＰを形成する前に終了し、側壁パターンＷＰを形成した後には、ウェットプロセスを経ることなく微細凹凸パターン形成工程（図６（ｈ）参照）を実施することができ、インプリントモールドを製造することができる。したがって、インプリントモールドを製造する一連の工程の途中でウェットプロセスを経ることによる側壁パターンＷＰの倒れ、剥がれ等が生じることがない。
したがって、第３の実施形態に係るインプリントモールドの製造方法によれば、電子線リソグラフィー等における解像限界未満の寸法の小パターン１１及び電子線リソグラフィー等により形成可能な寸法の大パターン１２が同一パターン形成面（同一面）内に形成されてなるインプリントモールド１を、より高い歩留まりで製造することができる。
以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
上記第１〜第３の実施形態における閉ループ除去工程にて、閉ループ構造を有する側壁パターンＷＰの長手方向両端部をエッチングすることで、閉ループ構造を除去しているが、このような態様に限定されるものではない。例えば、一方の端部のみをエッチングして閉ループ構造を除去し、平面視略コの字状又は平面視略Ｕ字状の側壁パターンＷＰを形成してもよいし、インプリントモールド１の小パターン１１が閉ループ構造である場合には当然に閉ループ構造を除去する必要はない。
上記第１〜第３の実施形態において、芯材ＣＰが電子線感応型レジスト材料等のレジスト材料により構成されているが、このような態様に限定されるものではなく、エッチング等により選択的に除去可能な材料である限り、レジスト材料以外の材料（例えば、ポリシリコン、酸化膜、窒化膜、炭素含有膜又は金属膜）により構成されていてもよい。
本発明は、半導体デバイスの製造過程において半導体基板等に微細凹凸パターンを形成するためのナノインプリント工程にて用いられるインプリントモールドを製造する方法として有用である。
１…インプリントモールド
１１…微細凹凸パターン（小パターン，第１微細パターン）
１２…微細凹凸パターン（大パターン，第２微細パターン）
ＳＴ…インプリントモールド基材（基材）
ＨＭ１…第１ハードマスク層
ＨＭ２…第２ハードマスク層
ＨＰ１…第１ハードマスクパターン
ＨＰ２…第２ハードマスクパターン
ＲＰ１，ＲＰｓ１，ＲＰｂ１…第１レジストパターン
ＲＰ２…第２レジストパターン
ＰＡ１…第１パターン領域
ＰＡ２…第２パターン領域

Claims (4)

  1. 第１微細パターン及び当該第１微細パターンよりも寸法の大きい第２微細パターンが一の面に形成されてなるナノインプリントモールドを製造する方法であって、
    第１ハードマスク層と第２ハードマスク層とがその順で積層されてなる基材を用意し、前記基材における前記第１微細パターンの形成される第１パターン領域の上層に位置する第２ハードマスク層上に第１レジストパターンを形成する第１レジストパターン形成工程と、
    前記第１レジストパターンの側壁に側壁パターンを形成する側壁パターン形成工程と、
    前記側壁パターンをマスクとして前記第２ハードマスク層をエッチングし、第２ハードマスクパターンを形成する第２ハードマスクパターン形成工程と、
    前記基材における前記第２微細パターンの形成される第２パターン領域の上層に位置する前記第１ハードマスク層上に第２レジストパターンを形成する第２レジストパターン形成工程と、
    前記第２ハードマスクパターン及び前記第２レジストパターンをマスクとして前記第１ハードマスク層をエッチングし、第１ハードマスクパターンを形成する第１ハードマスクパターン形成工程と、
    前記第１ハードマスクパターンをマスクとして前記基材をエッチングし、前記第１微細パターン及び前記第２微細パターンを形成する微細パターン形成工程と
    を含むことを特徴とするナノインプリントモールドの製造方法。
  2. 第１微細パターン及び当該第１微細パターンよりも寸法の大きい第２微細パターンが一の面に形成されてなるナノインプリントモールドを製造する方法であって、
    第１ハードマスク層と第２ハードマスク層とがその順で積層されてなる基材を用意し、前記基材における前記第２微細パターンの形成される第２パターン領域の上層に位置する前記第２ハードマスク層上に第２レジストパターンを形成する第２レジストパターン形成工程と、
    前記第２レジストパターンをマスクとして前記第２ハードマスク層をエッチングし、第２ハードマスクパターンを形成する第２ハードマスクパターン形成工程と、
    前記基材における前記第１微細パターンの形成される第１パターン領域の上層に位置する前記第１ハードマスク層上及び前記第２ハードマスクパターン上に第１レジストパターンを形成する第１レジストパターン形成工程と、
    前記第１レジストパターンの側壁に側壁パターンを形成する側壁パターン形成工程と、
    前記側壁パターン及び前記第２ハードマスクパターンをマスクとして前記第１ハードマスク層をエッチングし、第１ハードマスクパターンを形成する第１ハードマスクパターン形成工程と、
    前記第１ハードマスクパターンをマスクとして前記基材をエッチングし、前記第１微細パターン及び前記第２微細パターンを形成する微細パターン形成工程と
    を含むことを特徴とするナノインプリントモールドの製造方法。
  3. 第１微細パターン及び当該第１微細パターンよりも寸法の大きい第２微細パターンが一の面に形成されてなるナノインプリントモールドを製造する方法であって、
    第１ハードマスク層と第２ハードマスク層とがその順で積層されてなる基材を用意し、前記基材における前記第２微細パターンの形成される第２パターン領域の上層に位置する前記第２ハードマスク層上に第２レジストパターンを形成する第２レジストパターン形成工程と、
    前記第２レジストパターンをマスクとして前記第２ハードマスク層をエッチングし、第２ハードマスクパターンを形成する第２ハードマスクパターン形成工程と、
    前記基材における前記第１微細パターンの形成される第１パターン領域の上層に位置する前記第１ハードマスク層上に第１レジストパターンを形成し、前記第２ハードマスクパターン上には第１レジストパターンを形成しない第１レジストパターン形成工程と、
    前記第１レジストパターンの側壁及び前記第２ハードマスクパターンの側壁に側壁パターンを形成する側壁パターン形成工程と、
    前記側壁パターン及び前記第２ハードマスクパターンをマスクとして前記第１ハードマスク層をエッチングし、第１ハードマスクパターンを形成する第１ハードマスクパターン形成工程と、
    前記第１ハードマスクパターンをマスクとして前記基材をエッチングし、前記第１微細パターン及び前記第２微細パターンを形成する微細パターン形成工程と
    を含むことを特徴とするナノインプリントモールドの製造方法。
  4. 前記第１ハードマスク層は、金属材料により構成され、
    前記第２ハードマスク層は、シリコン、又はシリコンの酸化物、窒化物若しくは窒化酸化物により構成される
    ことを特徴とする請求項１〜３のいずれかに記載のナノインプリントモールドの製造方法。
JP2014532185A 2012-12-28 2013-11-29 ナノインプリントモールドの製造方法 Active JP5673900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014532185A JP5673900B2 (ja) 2012-12-28 2013-11-29 ナノインプリントモールドの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012286691 2012-12-28
JP2012286691 2012-12-28
JP2014532185A JP5673900B2 (ja) 2012-12-28 2013-11-29 ナノインプリントモールドの製造方法
PCT/JP2013/082129 WO2014103615A1 (ja) 2012-12-28 2013-11-29 ナノインプリントモールドの製造方法

Publications (2)

Publication Number Publication Date
JP5673900B2 JP5673900B2 (ja) 2015-02-18
JPWO2014103615A1 true JPWO2014103615A1 (ja) 2017-01-12

Family

ID=51020709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014532185A Active JP5673900B2 (ja) 2012-12-28 2013-11-29 ナノインプリントモールドの製造方法

Country Status (4)

Country Link
US (1) US9586343B2 (ja)
JP (1) JP5673900B2 (ja)
KR (1) KR102052465B1 (ja)
WO (1) WO2014103615A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6060796B2 (ja) * 2013-04-22 2017-01-18 大日本印刷株式会社 インプリントモールド及びダミーパターン設計方法
JP6699256B2 (ja) * 2015-03-16 2020-05-27 大日本印刷株式会社 インプリントモールド製造用基材とインプリントモールドの製造方法
KR101715177B1 (ko) * 2016-10-12 2017-03-10 한국과학기술원 미세 패턴이 형성된 니켈 스탬프의 제조방법
US20210402653A1 (en) * 2019-07-11 2021-12-30 Boe Technology Group Co., Ltd. Nanoimprint mold and manufacturing method thereof, and pattern transfer method using nanoimprint mold
JP2021048329A (ja) 2019-09-19 2021-03-25 キオクシア株式会社 パターン形成方法及びテンプレートの製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007268831A (ja) * 2006-03-31 2007-10-18 Dainippon Printing Co Ltd モールド及びモールドの作製方法
JP2008536297A (ja) * 2005-03-15 2008-09-04 マイクロン テクノロジー， インク． フォトリソグラフィー構造よりも狭いピッチを有するパターン
US20080286449A1 (en) * 2007-05-14 2008-11-20 Hynix Semiconductor Inc. Template for Nano Imprint Lithography Process and Method of Manufacturing Semiconductor Device Using the Same
JP2008290316A (ja) * 2007-05-23 2008-12-04 Canon Inc パターンの形成方法、該パターンの形成方法によって形成されたパターン、モールド、加工装置及び加工方法
JP2009164546A (ja) * 2007-12-28 2009-07-23 Hynix Semiconductor Inc 半導体素子のパターン形成方法
JP2010503995A (ja) * 2006-09-14 2010-02-04 マイクロン テクノロジー， インク． 効率的なピッチマルチプリケーションプロセス
JP2010045359A (ja) * 2008-08-11 2010-02-25 Samsung Electronics Co Ltd 半導体素子及び半導体素子のパターン形成方法
JP2010080942A (ja) * 2008-08-25 2010-04-08 Elpida Memory Inc 半導体装置の製造方法
JP2011216817A (ja) * 2010-04-02 2011-10-27 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
JP4825891B2 (ja) * 2009-03-31 2011-11-30 株式会社東芝 半導体装置の製造方法およびテンプレート
JP2012169426A (ja) * 2011-02-14 2012-09-06 Toshiba Corp 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825891A (en) 1987-12-21 1989-05-02 Jack Machado Portable hut
US5772905A (en) 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7560201B2 (en) * 2006-05-24 2009-07-14 Synopsys, Inc. Patterning a single integrated circuit layer using multiple masks and multiple masking layers
US7795149B2 (en) * 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US8623770B1 (en) * 2013-02-21 2014-01-07 HGST Netherlands B.V. Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008536297A (ja) * 2005-03-15 2008-09-04 マイクロン テクノロジー， インク． フォトリソグラフィー構造よりも狭いピッチを有するパターン
JP2007268831A (ja) * 2006-03-31 2007-10-18 Dainippon Printing Co Ltd モールド及びモールドの作製方法
JP2010503995A (ja) * 2006-09-14 2010-02-04 マイクロン テクノロジー， インク． 効率的なピッチマルチプリケーションプロセス
US20080286449A1 (en) * 2007-05-14 2008-11-20 Hynix Semiconductor Inc. Template for Nano Imprint Lithography Process and Method of Manufacturing Semiconductor Device Using the Same
JP2008290316A (ja) * 2007-05-23 2008-12-04 Canon Inc パターンの形成方法、該パターンの形成方法によって形成されたパターン、モールド、加工装置及び加工方法
JP2009164546A (ja) * 2007-12-28 2009-07-23 Hynix Semiconductor Inc 半導体素子のパターン形成方法
JP2010045359A (ja) * 2008-08-11 2010-02-25 Samsung Electronics Co Ltd 半導体素子及び半導体素子のパターン形成方法
JP2010080942A (ja) * 2008-08-25 2010-04-08 Elpida Memory Inc 半導体装置の製造方法
JP4825891B2 (ja) * 2009-03-31 2011-11-30 株式会社東芝 半導体装置の製造方法およびテンプレート
JP2011216817A (ja) * 2010-04-02 2011-10-27 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
JP2012169426A (ja) * 2011-02-14 2012-09-06 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US9586343B2 (en) 2017-03-07
KR102052465B1 (ko) 2019-12-05
JP5673900B2 (ja) 2015-02-18
KR20150100610A (ko) 2015-09-02
US20160167256A1 (en) 2016-06-16
WO2014103615A1 (ja) 2014-07-03

Similar Documents

Publication Publication Date Title
US7960090B2 (en) Pattern forming method, pattern formed thereby, mold, processing apparatus, and processing method
JP6232731B2 (ja) インプリントモールドの製造方法
JP5673900B2 (ja) ナノインプリントモールドの製造方法
JP6167609B2 (ja) ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法
JP6003571B2 (ja) ナノインプリント用テンプレートの製造方法
TWI460478B (zh) 光柵
JP6236918B2 (ja) ナノインプリント用テンプレートの製造方法
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法
JP6357753B2 (ja) ナノインプリントモールドの製造方法
JP6089451B2 (ja) ナノインプリントモールドおよびその製造方法
JP6136445B2 (ja) 反射型位相シフトマスク及び製造方法
TWI443758B (zh) 形成閘極導體結構的方法
US7906272B2 (en) Method of forming a pattern of a semiconductor device
JP6123304B2 (ja) テンプレート用積層基板、テンプレートブランク、ナノインプリント用テンプレート、および、テンプレート基板の再生方法、並びに、テンプレート用積層基板の製造方法
JP6156013B2 (ja) インプリントモールドの製造方法
JP6631271B2 (ja) インプリントモールドの製造方法
JP6171453B2 (ja) ナノインプリントモールドの製造方法
JP2016092360A (ja) 欠陥修正方法および微細構造体の製造方法
JP6565415B2 (ja) インプリントモールド製造用の基板およびインプリントモールドの製造方法
JP6206667B2 (ja) パターン形成方法
JP6019967B2 (ja) パターン形成方法
JP6019966B2 (ja) パターン形成方法
JP7124585B2 (ja) レプリカモールドの製造方法
WO2014061652A1 (ja) パターン構造体の形成方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141215

R150 Certificate of patent or registration of utility model

Ref document number: 5673900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150