JP2023166655A - エピタキシャルウェーハ - Google Patents

エピタキシャルウェーハ Download PDF

Info

Publication number
JP2023166655A
JP2023166655A JP2022077287A JP2022077287A JP2023166655A JP 2023166655 A JP2023166655 A JP 2023166655A JP 2022077287 A JP2022077287 A JP 2022077287A JP 2022077287 A JP2022077287 A JP 2022077287A JP 2023166655 A JP2023166655 A JP 2023166655A
Authority
JP
Japan
Prior art keywords
film
epitaxial
wafer
outer periphery
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022077287A
Other languages
English (en)
Inventor
温 鈴木
Atsushi Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2022077287A priority Critical patent/JP2023166655A/ja
Priority to PCT/JP2023/013945 priority patent/WO2023218800A1/ja
Publication of JP2023166655A publication Critical patent/JP2023166655A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/08Germanium
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】シリコンウェーハのドーパント濃度や品種などに依存しなくとも、低欠陥のヘテロエピタキシャル膜を有するエピタキシャルウェーハを提供する。【解決手段】シリコン基板上に、シリコンとは異なる半導体材料のエピタキシャル膜が形成されたエピタキシャルウェーハであって、前記エピタキシャル膜は、ウェーハ中心部の膜厚を1としたときにウェーハ外周部の膜厚が1未満のものであるエピタキシャルウェーハ。【選択図】図1

Description

本発明は、シリコン基板上に、シリコンとは異なる半導体材料のエピタキシャル膜が形成されたエピタキシャルウェーハに関する。
最先端デバイス用ウェーハでは、シリコンゲルマニウムやシリコンカーバイド、ガリウムナイトライドなどシリコン以外の半導体材料も候補として挙がるようになった。しかし、シリコンウェーハ上にヘテロエピタキシャル成長を行う場合、シリコンとエピタキシャル膜の格子定数差に起因する応力が加わり、大きすぎる応力は積層欠陥や貫通転位を引き起こしてしまう問題が起きている。
従来のヘテロエピタキシャル成長においては、応力を抑制するために高濃度ドーパントを含んだ低抵抗シリコンウェーハを使用する方法が提案されている(特許文献1)。しかしながら、ウェーハからのドーパントの外方拡散によるオートドープなど別の問題も生じてしまう。
特許第4972330号
本発明は、上記事情に鑑みてなされたもので、シリコン基板のドーパント濃度や品種などに依存しなくとも、低欠陥のヘテロエピタキシャル膜を有するエピタキシャルウェーハを提供することを目的とする。
上記目的を達成するために、本発明は、シリコン基板上に、シリコンとは異なる半導体材料のエピタキシャル膜が形成されたエピタキシャルウェーハであって、
前記エピタキシャル膜は、ウェーハ中心部の膜厚を1としたときにウェーハ外周部の膜厚が1未満のものであることを特徴とするエピタキシャルウェーハを提供する。
このような本発明のエピタキシャルウェーハであれば、シリコン基板のドーパント濃度や品種には依存せずに、積層欠陥密度や貫通転位密度の小さい、低欠陥のヘテロエピタキシャルウェーハとなる。
この場合、前記ウェーハ外周部が、外周から5mm内側までの範囲のものとすることができ、好ましくは外周から10mm内側までの範囲のものとすることができ、さらに好ましくは外周から20mm内側までの範囲のものとすることができる。
このようなものであれば、より確実に低欠陥のエピタキシャルウェーハとなる。そして膜厚が1未満となるウェーハ外周部の範囲が広いほど、一層低欠陥なものとなる。
また、前記エピタキシャル膜は、前記ウェーハ外周部の膜厚が0.95以上1未満のものとすることができ、好ましくは前記ウェーハ外周部の膜厚が0.9以上1未満のものとすることができ、さらに好ましくは前記ウェーハ外周部の膜厚が0.8以上1未満のものとすることができる。
このようなものであれば、より確実に低欠陥のエピタキシャルウェーハとなる。そしてウェーハ外周部の膜厚がウェーハ中心部の膜厚に比べて薄いほど、一層低欠陥なものとなる。
また、前記エピタキシャル膜は、シリコンゲルマニウム膜、ゲルマニウム膜、シリコンカーバイド膜、およびガリウムナイトライド膜のうちのいずれかであるものとすることができる。
最先端デバイスではこれらの半導体材料が使われているため好適である。
また、前記エピタキシャルウェーハは、直径が300mm以上のものとすることができる。
近年ではウェーハの大型化(大口径化)が望まれており、直径が300mm以上のものであればこのようなニーズに応えることができる。
本発明のエピタキシャルウェーハであれば、ヘテロエピタキシャル成長での格子定数差による応力を起因とする積層欠陥や貫通転位のような欠陥が極めて低減された、優れた品質のものとなる。
本発明のエピタキシャルウェーハの一例を示す説明図である。 エピタキシャル成長装置の一例を示す説明図である。 平面視におけるランプ列の配置の一例を示す説明図である。 本発明のエピタキシャルウェーハの一例を示す説明図である。
以下、本発明の実施形態について図面を参照して説明するが、本発明はこれに限定されるものではない。
図1は本発明のエピタキシャルウェーハの一例である。図1に示すように、本発明のエピタキシャルウェーハ1はシリコン基板(単結晶基板)2上にエピタキシャル膜3が形成されているものである。
シリコン基板2は特に限定されるものではなく、例えば、チョクラルスキー法やフローティングゾーン法などにより製造されたシリコン単結晶インゴットからウェーハ状に切り出され、ラップ処理や研削処理、エッチング処理、研磨処理等を施したものとすることができる。
また、ドーパントの種類や濃度、品種(抵抗率、直径、厚さ、酸素濃度等)などについても特に限定はなく、適宜決定することができる。本発明はこれらのドーパントの制御に頼らずとも欠陥密度が低減された高品質のものである。
また、シリコン基板2の直径(エピタキシャルウェーハ1の直径)としては例えば300mm以上のものとすることができ、さらには450mm以上のものとすることもできる。近年の大口径化の需要に応えられるよう、大きければ大きいほど良く、直径の上限値は特に決められない。また、逆に比較的小さな直径サイズ、例えば200mm、あるいはそれ以下のものとすることもできる。
エピタキシャル膜3は、シリコンとは異なる半導体材料からなるものであればよい(ヘテロエピタキシャル膜)。例えばシリコンゲルマニウム膜、ゲルマニウム膜、シリコンカーバイド膜、およびガリウムナイトライド膜のうちのいずれかとすることができる。このようなものであれば最先端デバイス用のエピタキシャルウェーハとして好適なものとなる。
そしてこのエピタキシャル膜3は、ウェーハ中心部(以下、単に中心部とも言う)の膜厚(膜厚A)を1としたときにウェーハ外周部(以下、単に外周部とも言う)の膜厚(膜厚B)が1未満という膜厚分布になっている。このように中心部よりも外周部の膜厚が薄くなっていることで、その外周部において格子緩和が発生しづらくなり、エピタキシャル膜3において積層欠陥や貫通転位などの欠陥の密度が小さい優れた品質のものとなる。
このエピタキシャル層3は中心部と外周部の膜厚分布が上記の関係を満たしていればよく、中心部と外周部の間に位置するウェーハ内周部(以下、単に内周部とも言う)などの膜厚分布はどのようであっても良い。例えば、図1に示すように側面から見たときに中心部を含む内周部で一定の膜厚となっており、内周部と外周部の境界付近で外周に向かって膜厚が薄くなり、外周部でその薄い膜厚で一定となっている形状とすることができる。あるいは、図4に示すように側面から見たときに中心部で膜厚が一番厚く、外周に向かって膜厚が徐々に薄くなっていく、すなわち、外周に向かってなだらかに傾斜している形状とすることもできる。
ここでウェーハ外周部の範囲は特に限定されないが、例えばウェーハの外周から5mm内側までの範囲であるものとすることができる。中心部に比べて膜厚が薄い外周部がこの程度の範囲で確保されていれば、より確実に低欠陥のエピタキシャルウェーハとすることができる。
そして外周部の範囲が外周から10mm内側までの範囲であるのがより好ましく、外周から20mm内側までの範囲であるのがさらに一層好ましい。外周部の範囲を広くとるほど欠陥密度を小さくすることができる。
なお、エピタキシャルウェーハ1の直径等に応じて外周部の範囲の大きさは適宜決定することができるが、格子定数差による応力起因の欠陥の低減が目的であるならば、例えば外周から50mm内側までの範囲を外周部とすれば基本的に十分である。
また、上記のように中心部の膜厚を1としたときに、外周部の膜厚は1未満であれば良いが、特には0.95以上1未満とすることができ、この場合、より確実に低欠陥のものとすることができる。
そして外周部の膜厚が0.9以上1未満であるのがより好ましく、0.8以上1未満であるのがさらに一層好ましい。外周部の膜厚が小さいほど欠陥密度を小さくすることができる。
なお、エピタキシャルウェーハ1の直径や、求めるエピタキシャル膜3の膜厚の絶対値等に応じ、中心部の膜厚に対する外周部の膜厚の大きさを決めることができるが(ただし、上記のように1未満)、格子定数差による応力起因の欠陥の低減が目的であるならば、例えば0.6以上1未満とすれば基本的に十分である。
また、中心部の膜厚に対する外周部の膜厚は1未満と述べたが、低欠陥化をより確実なものとするにあたっては0.99以下が好ましく、0.98以下であるとさらに好ましい。
ところで通常のエピタキシャルウェーハの場合、一般にエピタキシャル膜は膜厚の均一性が求められることから、中心部の膜厚と外周部の膜厚の大きさは基本的には同じ値である。また、ウェーハ外周部ではエピタキシャル層の異常成長が生じやすく、外周部の方が中心部より厚いこともよくある。
次に本発明のエピタキシャルウェーハ1を製造する際に使用することができるエピタキシャル成長装置(RP-CVD装置)について図2を参照しつつ説明する。図2の枚葉式のエピタキシャル成長装置11は、1枚のシリコン基板2に対してその表面上にシリコン以外の半導体材料のエピタキシャル膜3を気相成長させる装置である。
エピタキシャル成長装置11は、透明石英部材等から構成されたチャンバー12を備える。チャンバー12内には、エピタキシャル成長させるシリコン基板2を載置するためのサセプタ13が配置されている。サセプタ13は例えばSiC製のもの、または黒鉛基材にSiCコートが施されたものなどを用いることができる。サセプタ13は円盤状に形成されて、上面及び下面が水平となるように配置される。
サセプタ13の上面には凹形状のザグリ14が形成されており、このザグリ14の内部にシリコン基板2が載置される。また、サセプタ13には裏面まで貫通した複数の貫通孔15が形成されている。これら貫通孔15は、例えばシリコン基板2をザグリ14に出し入れする際に用いるリフトピン16が挿入される孔であったり、他の用途(例えばエピタキシャルウェーハの裏面にハローと呼ばれるクモリ、面荒れが発生するのを抑制するための孔)であったりする。なお、貫通孔15の無い型式のサセプタ13であってもよい。
サセプタ13の裏面はシャフト17により支持されている。シャフト17はその軸線Lがサセプタ13の中心と一致するように設けられる。シャフト17には、シャフト17を介してサセプタ13を軸線L回りに回転させる駆動部18が接続されている。
チャンバー12の上下には、エピタキシャル成長時にシリコン基板2をエピタキシャル反応温度(例えば400~1200℃)に加熱するランプ41、42が配置されている。
図2の例では、平面視の場合、円状に並ぶランプ群の列が、同心円状に3列配設されている。すなわち、上部では内側列41a、真中列41b、外側列41c、下部では内側列42a、真中列42b、外側列42cが配置されている。ここでは上記のように3列の例を示したが、これに限定されず、2列のみ、あるいは4列以上とすることもできる。
例えば図2とは異なり、図3の平面視に示すようにシリコン基板2に対して2列配置となっており、内側列が12個、外側列が12個、それぞれ円状に並んで配置されているようにしてもよい。なお、上部ランプのみ図示しているが、下部ランプも同様の配置となっている。当然、上部および下部、また、内側および外側のランプに関して、その配置位置や本数は図2や図3のパターンに限定されるものではなく、適宜決定することができる。
これらのランプのパワー(出力)は個別に制御可能となっている。したがって、例えば上部と下部とでパワー比(出力比)を変更可能であるし、また、内外の各列同士のパワー比を変更可能でもある。
チャンバー12の水平方向における一端側には、ガス供給口19が設けられ、そのガス供給口19が設けられた側と反対側にはガス排出口20が設けられている。ガス供給口19からは、エピタキシャル膜3の原料となる原料ガス、キャリアガス(例えば水素)、エピタキシャル膜2の導電型や導電率を調整するためのドーパントガス(例えばボロンやリンを含むガス)を含む処理ガスGが導入される。
原料ガスとしては、シリコンゲルマニウム膜の場合、SiH又はSiHCl2と、GeHなどが挙げられる。ゲルマニウム膜の場合、GeHなどが挙げられる。シリコンカーバイド膜の場合、SiH又はSiHClと、Cなどが挙げられる。ガリウムナイトライド膜の場合、GaClと、NHなどが挙げられる。
が挙げられる。
ガス供給口19から供給された処理ガスGは、チャンバー12の内部空間にて略水平に回転保持されるシリコン基板2の表面に沿って流れる。その後、処理ガスGは、ガス排出口20からチャンバー12外に排出される。
そして、エピタキシャル成長を行う場合、予めチャンバー12にガス供給口19から水素ガスを導入しておき、その後、シリコン基板2をチャンバー12内に投入して、サセプタ13のザグリ14に載置する。次に、サセプタ13に載置されたシリコン基板2をランプ41a~41c、42a~42cにより熱処理温度(例えば1050~1200℃)まで加熱して、水素ガスによりシリコン基板2の表面に形成されている自然酸化膜を除去する為の気相エッチングを行う。
次に、駆動部18によりサセプタ13及びこれに載置されたシリコン基板2を回転させ、かつ、シリコン基板2の温度が所定の反応温度(例えば1050~1180℃)となるようランプ41、42のパワーを制御しつつ、ガス供給口19から処理ガスGを供給することによって、所定膜厚のエピタキシャル膜3を気相成長させエピタキシャルウェーハ1を得る。
なお、本発明のエピタキシャルウェーハ1のエピタキシャル膜3のような外周部の膜厚が中心部の膜厚Aに比べて薄い膜厚分布は、例えば、エピタキシャル成長装置11のランプ41、42の出力を調整することによって得られる。ここでは簡単のため図3のようにランプの列が同心円状に内側と外側の2列配置の場合について説明する。
つまり、ランプ加熱の出力比に関して、
「膜厚が薄い外周部の範囲が一定で、外周部の膜厚を1未満の範囲(中心部の膜厚=1)でより一層薄くしたい場合」
上部ランプ41:内側>外側、かつ、
下部ランプ42:内側<外側
とし、
上部ランプ41:内側の割合を大きく、かつ、
下部ランプ42:内側の割合を大きくする。
このようにすると、外周部の膜厚をより薄くすることができる。
「外周部の膜厚が1未満の範囲(中心部の膜厚=1)で一定で、外周部の範囲をより一層広くしたい場合」
上部ランプ41:内側>外側、かつ、
下部ランプ42:内側<外側
とし、
上部ランプ41:内側の割合をより大きく、かつ、
下部ランプ42:内側の割合をより大きくする。
このようにすると、膜厚が薄い外周部の範囲をより広くすることができる。
なお、図2のように3列(内側列:41a、42a、真中列:41b、42b、外側列:41c、42c)の場合でも、例えば41a、42aのみ内側のランプとして扱い、41b、42b、41c、42cを外側のランプとして扱うことができる。4列以上の場合も同様に適宜設定できる。
上記のように内側と外側のランプの出力の大小関係を調整することで、中心部に対する外周部の膜厚比や、その外周部の範囲を調整することができるが、具体的な出力比については使用する装置11やシリコン基板2の大きさ等によって変わる。また上記相関関係からわかるように外周部の膜厚の薄さの度合いと外周部の範囲の広さの度合いは、共にランプの出力比で変化するので、実際に本発明のエピタキシャルウェーハ1を製造する場合は、エピタキシャル膜の所望の条件に応じて、上記の相関関係を参考にしつつランプの出力比を適宜設定すれば良い。
一例として、APPLIED MATERIALS社製CENTURA(ランプは内側列と外側列の2列配置)を用いて直径300mmのシリコン基板2にエピタキシャル膜3(シリコンゲルマニウム膜)を650℃で気相成長させるケースを挙げると、
外周部が外周から10mm内側までの範囲で固定した場合で、
中心部の膜厚が1のときの外周部の膜厚を0.95~0.98にするには、
上部ランプ41:内側(51~60%)>外側(49~40%)、かつ、
下部ランプ42:内側(26~30%)<外側(75~70%)
とすることができ、
外周部の膜厚を0.90~0.98にするには、
上部ランプ41:内側(61~75%)>外側(39~25%)、かつ、
下部ランプ42:内側(31~34%)<外側(71~66%)
とすることができ、
外周部の膜厚を0.80~0.98にするには、
上部ランプ41:内側(76~80%)>外側(24~20%)、かつ、
下部ランプ42:内側(35~38%)<外側(65~60%)
とすることができる。
以下、実施例および比較例を示して本発明をより具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
(実施例1)
直径300mmシリコン基板上にエピタキシャル成長装置(RP-CVD装置:APPLIED MATERIALS社製CENTURA)(ランプは内側列と外側列の2列配置)を使用して、原料ガスとしてSiHClとGeHを含有する混合ガス雰囲気にて、シリコンゲルマニウムエピタキシャル膜を形成し、エピタキシャル膜の中心部の膜厚が30nm、外周部(外周から10mm内側までの範囲)の膜厚を28.5-29.5nm(中心部の膜厚に対する外周部の膜厚の比率:0.95-0.98)となるように成膜したところ、欠陥密度は0.06/cmとなった。
なお、エピタキシャル膜の膜厚は分光エリプソメーター(J.A.Woolam社製M2000)を用いて測定した。
また欠陥密度は、KLA-Tencor社製Surfscan SP3を用いて測定した。
(実施例2)
評価するエピタキシャルウェーハとして、エピタキシャル膜の中心部の膜厚を30nm、外周部(外周から10mm内側までの範囲)の膜厚を27.0-29.5nm(膜厚比率:0.90-0.98)となるように成膜する以外は実施例1と同じ条件でエピタキシャルウェーハを成膜したところ、欠陥密度は0.06/cmとなった。
(実施例3)
評価するエピタキシャルウェーハとして、エピタキシャル膜の中心部の膜厚を30nm、外周部(外周から10mm内側までの範囲)の膜厚を24.0-29.5nm(膜厚比率:0.80-0.98)となるように成膜する以外は実施例1と同じ条件でエピタキシャルウェーハを成膜したところ、欠陥密度は0.04/cmとなった。
(実施例4)
評価するエピタキシャルウェーハとして、エピタキシャル膜の中心部の膜厚を30nm、外周部(外周から20mm内側までの範囲)の膜厚を28.5-29.5nm(膜厚比率:0.95-0.98)となるように成膜する以外は実施例1と同じ条件でエピタキシャルウェーハを成膜したところ、欠陥密度は0.05/cmとなった。
(実施例5)
評価するエピタキシャルウェーハとして、エピタキシャル膜の中心部の膜厚を30nm、外周部(外周から5mm内側までの範囲)の膜厚を28.5-29.5nm(膜厚比率:0.95-0.98)となるように成膜する以外は実施例1と同じ条件でエピタキシャルウェーハを成膜したところ、欠陥密度は0.12/cmとなった。
(比較例1)
評価するエピタキシャルウェーハとして、エピタキシャル膜の中心部の膜厚を30nm、外周部(外周から5mm内側までの範囲)の膜厚を30.0-31.5nm(膜厚比率:1-1.05)となるように成膜する以外は実施例1と同じ条件でエピタキシャルウェーハを成膜したところ、欠陥密度は2.52/cmとなった。
(比較例2)
評価するエピタキシャルウェーハとして、エピタキシャル膜の中心部の膜厚を30nm、外周部(外周から10mm内側までの範囲)の膜厚を30.0-31.5nm(膜厚比率:1-1.05)となるように成膜する以外は実施例1と同じ条件でエピタキシャルウェーハを成膜したところ、欠陥密度は5.32/cmとなった。
(比較例3)
評価するエピタキシャルウェーハとして、エピタキシャル膜の中心部の膜厚を30nm、外周部(外周から20mm内側までの範囲)の膜厚を30.0-31.5nm(膜厚比率:1-1.05)となるように成膜する以外は実施例1と同じ条件でエピタキシャルウェーハを成膜したところ、欠陥密度は7.37/cmとなった。
各例の成膜条件と測定結果を表1に示す。すなわち各例ごとに、
(1)上部(Top Side)における内側ランプ(Inner Power)と外側ランプ(Outer Power)の出力比
(2)下部(Bottom Side)における内側ランプと外側ランプの出力比
(3)中心部の膜厚に対する外周部の膜厚の比率(外周部膜厚/中心部膜厚)
(4)外周部の範囲
(5)欠陥密度
を示す。なお、実施例1は重複して記載している。また、(1)(2)については、内側ランプと外側ランプの大小関係が分かりやすいように等号や不等号も記している。
また、(3)~(5)については、別のまとめ方をしたものを表2に示す。(3)については外周部の膜厚値自体も示す。太枠で囲った箇所の数値は(5)の欠陥密度である。
Figure 2023166655000002
Figure 2023166655000003
表1、表2から、膜厚比率、外周部の範囲、欠陥密度について特には以下の関係が確認できた。
まず、各実施例と各比較例を比較した。
内側ランプと外側ランプの出力比の大小関係に関して、各実施例と各比較例は、下部ランプではいずれも「内側<外側」とし、一方で上部ランプでは各実施例は「内側>外側」としたのに対し、比較例1では「内側=外側」、比較例2、3では「内側<外側」とした。そして欠陥密度は、各実施例では0.04~0.12/cmであるのに対し、各比較例では2.52~7.37/cmであり、各実施例は各比較例に対して桁違いの低欠陥であった。内側ランプと外側ランプの出力比の調整が欠陥密度の低減化に有効であることが分かる。
また、各実施例同士を比較した。
膜厚比率がいずれも同じ(0.95~0.98)で外周部の範囲が5mm、10mm、20mmの実施例5、1、4では、欠陥密度が0.12/cm、0.06/cm、0.05/cmであり、外周部の範囲が広くなるほど欠陥密度が低減化する傾向が見られた。
なお、実施例5、1、4は、上部ランプが出力比について「内側>外側」で、かつ、下部ランプが「内側<外側」のところ、上部や下部の内側ランプの出力比が高くなるほど外周部の範囲が広くなる傾向が見られた。
外周部の範囲がいずれも同じ(10mm)で膜厚比率が0.95~0.98、0.90~0.98、0.80~0.98の実施例1、2、3では、欠陥密度が0.06/cm、0.06/cm、0.04/cmであり、膜厚比率がより小さい、すなわち、外周部の膜厚が中心部の膜厚に比べて薄くなるほど欠陥密度が低減化する傾向が見られた。
なお、実施例1、2、3は、上部ランプが出力比について「内側>外側」で、かつ、下部ランプが「内側<外側」のところ、上部や下部の内側ランプの出力比が高くなるほど膜厚比率がより低くなる傾向が見られた。
本明細書は、以下の態様を包含する。
[1]: シリコン基板上に、シリコンとは異なる半導体材料のエピタキシャル膜が形成されたエピタキシャルウェーハであって、
前記エピタキシャル膜は、ウェーハ中心部の膜厚を1としたときにウェーハ外周部の膜厚が1未満のものであるエピタキシャルウェーハ。
[2]: 前記ウェーハ外周部が、外周から5mm内側までの範囲のものである上記[1]のエピタキシャルウェーハ。
[3]: 前記ウェーハ外周部が、外周から10mm内側までの範囲のものである上記[1]のエピタキシャルウェーハ。
[4]: 前記ウェーハ外周部が、外周から20mm内側までの範囲のものである上記[1]のエピタキシャルウェーハ。
[5]: 前記エピタキシャル膜は、前記ウェーハ外周部の膜厚が0.95以上1未満のものである上記[1]から上記[4]のいずれかのエピタキシャルウェーハ。
[6]: 前記エピタキシャル膜は、前記ウェーハ外周部の膜厚が0.9以上1未満のものである上記[1]から上記[4]のいずれかのエピタキシャルウェーハ。
[7]: 前記エピタキシャル膜は、前記ウェーハ外周部の膜厚が0.8以上1未満のものである上記[1]から上記[4]のいずれかのエピタキシャルウェーハ。
[8]: 前記エピタキシャル膜は、シリコンゲルマニウム膜、ゲルマニウム膜、シリコンカーバイド膜、およびガリウムナイトライド膜のうちのいずれかである上記[1]から上記[7]のいずれかのエピタキシャルウェーハ。
[9]: 前記エピタキシャルウェーハは、直径が300mm以上のものである上記[1]から上記[8]のいずれかのエピタキシャルウェーハ。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…本発明のエピタキシャルウェーハ、 2…シリコン基板、
3…エピタキシャル膜、
11…エピタキシャル成長装置、 12…チャンバー、 13…サセプタ、
14…ザグリ、 15…貫通孔、 16…リフトピン、 17…シャフト、
18…駆動部、 19…ガス供給口、 20…ガス排出口、
41(41a~41c)、42(42a~42c)…ランプ、
A…中心部の膜厚、 B…外周部の膜厚、 L…シャフトの軸線、 G…処理ガス。

Claims (9)

  1. シリコン基板上に、シリコンとは異なる半導体材料のエピタキシャル膜が形成されたエピタキシャルウェーハであって、
    前記エピタキシャル膜は、ウェーハ中心部の膜厚を1としたときにウェーハ外周部の膜厚が1未満のものであることを特徴とするエピタキシャルウェーハ。
  2. 前記ウェーハ外周部が、外周から5mm内側までの範囲のものであることを特徴とする請求項1に記載のエピタキシャルウェーハ。
  3. 前記ウェーハ外周部が、外周から10mm内側までの範囲のものであることを特徴とする請求項1に記載のエピタキシャルウェーハ。
  4. 前記ウェーハ外周部が、外周から20mm内側までの範囲のものであることを特徴とする請求項1に記載のエピタキシャルウェーハ。
  5. 前記エピタキシャル膜は、前記ウェーハ外周部の膜厚が0.95以上1未満のものであることを特徴とする請求項1から請求項4のいずれか一項に記載のエピタキシャルウェーハ。
  6. 前記エピタキシャル膜は、前記ウェーハ外周部の膜厚が0.9以上1未満のものであることを特徴とする請求項1から請求項4のいずれか一項に記載のエピタキシャルウェーハ。
  7. 前記エピタキシャル膜は、前記ウェーハ外周部の膜厚が0.8以上1未満のものであることを特徴とする請求項1から請求項4のいずれか一項に記載のエピタキシャルウェーハ。
  8. 前記エピタキシャル膜は、シリコンゲルマニウム膜、ゲルマニウム膜、シリコンカーバイド膜、およびガリウムナイトライド膜のうちのいずれかであることを特徴とする請求項1から請求項4のいずれか一項に記載のエピタキシャルウェーハ。
  9. 前記エピタキシャルウェーハは、直径が300mm以上のものであることを特徴とする請求項1から請求項4のいずれか一項に記載のエピタキシャルウェーハ。
JP2022077287A 2022-05-10 2022-05-10 エピタキシャルウェーハ Pending JP2023166655A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022077287A JP2023166655A (ja) 2022-05-10 2022-05-10 エピタキシャルウェーハ
PCT/JP2023/013945 WO2023218800A1 (ja) 2022-05-10 2023-04-04 エピタキシャルウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022077287A JP2023166655A (ja) 2022-05-10 2022-05-10 エピタキシャルウェーハ

Publications (1)

Publication Number Publication Date
JP2023166655A true JP2023166655A (ja) 2023-11-22

Family

ID=88730037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022077287A Pending JP2023166655A (ja) 2022-05-10 2022-05-10 エピタキシャルウェーハ

Country Status (2)

Country Link
JP (1) JP2023166655A (ja)
WO (1) WO2023218800A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4333466B2 (ja) * 2004-04-22 2009-09-16 日立電線株式会社 半導体基板の製造方法及び自立基板の製造方法
US20090214843A1 (en) * 2008-02-26 2009-08-27 Siltronic Corporation Controlled edge resistivity in a silicon wafer
US9006865B2 (en) * 2010-06-25 2015-04-14 Dowa Electronics Materials Co., Ltd. Epitaxial growth substrate, semiconductor device, and epitaxial growth method
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
JP6009237B2 (ja) * 2012-06-18 2016-10-19 Sumco Techxiv株式会社 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
CN104704608B (zh) * 2012-09-13 2017-03-22 松下知识产权经营株式会社 氮化物半导体结构物
JP2015018869A (ja) * 2013-07-09 2015-01-29 新日鐵住金株式会社 基板処理装置

Also Published As

Publication number Publication date
WO2023218800A1 (ja) 2023-11-16

Similar Documents

Publication Publication Date Title
JP4798163B2 (ja) エピタキシャル成長用サセプタ
US20100282170A1 (en) Vapor phase growth susceptor and vapor phase growth apparatus
US20100029066A1 (en) Susceptor, vapor phase growth apparatus, and method of manufacturing epitaxial wafer
US8372298B2 (en) Method for producing epitaxially coated silicon wafers
JP4263410B2 (ja) オートドーピングおよび後面ハローがないエピタキシャルシリコンウエハ
JP5131675B2 (ja) 炭化ケイ素基板の製造方法
JP5659493B2 (ja) 気相成長方法
AU2016296147A1 (en) Growing expitaxial 3C-siC on single-crystal silicon
WO2011013280A1 (ja) シリコンウェーハの熱処理方法
JP5045955B2 (ja) Iii族窒化物半導体自立基板
WO2023218800A1 (ja) エピタキシャルウェーハ
KR101339591B1 (ko) 서셉터
TW202409365A (zh) 磊晶晶圓
JP5589867B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6489321B2 (ja) エピタキシャルウェーハの製造方法
JP7255473B2 (ja) 炭化ケイ素多結晶基板の製造方法
KR20110087440A (ko) 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치
JP5140990B2 (ja) エピタキシャルシリコンウエーハの製造方法
WO2023047755A1 (ja) ヘテロエピタキシャルウェーハの製造方法
CN115491763B (zh) 一种抑制金刚石衬底裂纹向外延层扩散的方法
WO2023243259A1 (ja) ヘテロエピタキシャルウェーハの製造方法
KR101259006B1 (ko) 웨이퍼 제조장치의 서셉터
WO2018221054A1 (ja) 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法
JP2023108951A (ja) シリコンエピタキシャルウェーハの製造方法
JP2023113512A (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240424