KR20180063576A - 반절연층을 구비한 질화물 반도체 소자 및 그 제조 방법 - Google Patents

반절연층을 구비한 질화물 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20180063576A
KR20180063576A KR1020160163474A KR20160163474A KR20180063576A KR 20180063576 A KR20180063576 A KR 20180063576A KR 1020160163474 A KR1020160163474 A KR 1020160163474A KR 20160163474 A KR20160163474 A KR 20160163474A KR 20180063576 A KR20180063576 A KR 20180063576A
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
substrate
semi
insulating layer
Prior art date
Application number
KR1020160163474A
Other languages
English (en)
Inventor
이현재
Original Assignee
주식회사 루미스탈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루미스탈 filed Critical 주식회사 루미스탈
Priority to KR1020160163474A priority Critical patent/KR20180063576A/ko
Publication of KR20180063576A publication Critical patent/KR20180063576A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 질화물 반도체 소자 및 그 제조 방법을 제공한다. 본 발명에 따른 질화물 반도체 소자는, 기판; 상기 기판 상에 억셉터를 제공할 수 있는 물질의 농도가 상기 기판 상에 형성된 요철부로부터 멀어질수록 순차적으로 낮아지는 질화물 반절연층; 상기 질화물 반절연층 상에 배치된 질화물 반도체층; 상기 질화물 반도체층 상에 배치된 동작층; 상기 동작층 상에 배치된 게이트 전극; 및 상기 게이트 전극을 사이에 두고 상기 질화물 반도체층 및 동작층과 접촉되는 소스 전극 및 드레인 전극을 포함하고, 상기 기판은 다결정(poly) 질화알루미늄(AlN) 기판을 포함하는 세라믹 기판, 유리(glass) 기판 및 플라스틱 기판으로 구성된 그룹으로부터 선택될 수 있다.
본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 절연 특성이 향상된 반절연층을 형성하고, 식각 공정을 이용하여 반절연층 영역에 존재하는 결함들을 제거함으로써, 트랜지스터의 특성을 향상시킨 효과가 있다.

Description

반절연층을 구비한 질화물 반도체 소자 및 그 제조 방법{Nitride Semiconductor Device having Semi-insulating Layer and Method for manufacturing thereof}
본 발명은 질화물 반도체 소자 및 그 제조 방법에 관한 것으로서, 보다 구체적으로는 질화물 반도체를 이용하여 HEMT(High Electron Mobility Transistor)와 같은 전자 소자를 제조할 때, 식각(etching) 공정과 기판접합 공정을 적용하여 질화물 반도체층 내의 결함 밀집층을 제거하고 소자의 열방출 특성을 개선한 질화물 반도체 소자 및 그 제조방법에 관한 것이다.
질화물 반도체인 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN), 질화인듐갈륨(InGaN), 질화갈륨알루미늄(GaAlN) 등의 물질은 발광다이오드(LED)나 레이저 다이오드(LD) 등의 광학 소자 및 HEMT, MOS-FET 등과 같은 전자소자로 많은 관심을 받고 있다.
질화물 반도체 물질은 물성적으로 전자소자에 적용할 경우 기존 실리콘(Si: Sillicon) 반도체에 비하여 고효율, 고온, 고주파 및 경량화를 구현할 수 있는 장점이 있다.
특히, 질화물 반도체 물질 중 하나인 질화갈륨(GaN)은 실리콘(Si) 대비 에너지 밴드 갭(Energy Band-gap)이 크고, 열적 화학적 안정성, 높은 전자 포화 속도 및 빠른 전자이동도 등 우수한 물성을 갖고 있어 광학소자뿐만 아니라 전자소자에 활발히 적용되고 있다. 이하에서는 질화물 반도체의 대표적인 물질인 질화갈륨(GaN)으로 제작된 전자소자의 특성을 향상시키기 위한 기술을 중심으로 설명하지만, 다른 질화물 반도체 물질, 예를 들어 질화알루미늄(AlN), AlGaN, InGaN 등에도 적용될 수 있다.
또한 질화물 반도체층이 기판 상에 성장되는 동안 실리콘(Si) 또는 산소(O) 등을 도핑(Doping)하면 질화물 반도체층의 도너(Donor)의 농도를 약 5×1017/cm3 이상으로 상승시킬 수 있다. 이와 같이, 도너의 도핑 농도가 증가하면 질화물 반도체층의 전도성이 높아진다. 두꺼운 질화물 반도체 기판을 성장시킬 때에도 상술한 바와 같은 도핑 기술을 적용하면 손쉽게 질화물 반도체 기판의 전도성을 높일 수 있다.
질화물 반도체는 대부분 MOCVD(Metal-organic Chemical Vapor Deposition), HVPE(Hydride Vapor Phase Epitaxy) 또는 MBE(Molecular Beam Epitaxy) 방법으로 성장된다. 특히, 질화갈륨(GaN)은 질소의 높은 휘발성으로 인해 발생되는 질소 공동(Nitrogen Vacancy)이나 질화갈륨층 형성시 첨가되는 산소와 같은 불순물의 영향으로 인해 도너 농도가 높아져 전도성이 높은 N형 타입 특성을 갖는다.
도 1은 종래 기술에 따른 질화물 반도체 소자의 구조를 도시한 도면이다.
도 1을 참조하면, 종래 질화물 반도체 소자는 질화물 반도체 물질의 성장용 기판으로서의 베이스 기판(10), 상기 베이스 기판(10) 상에 배치된 완충층(12), 상기 완충층(12) 상에 배치된 반절연층(14)(Semi-insulating layer), 상기 반절연층(14) 상에 배치된 질화물 반도체층(16), 상기 질화물 반도체층(16) 상에 배치된 동작층(18), 상기 동작층(18) 상에 배치된 캡층(20), 상기 캡층(20) 상에 배치된 보호층(22), 상기 캡층(20)과 접촉된 게이트 전극(36), 상기 게이트 전극(36)을 사이에 두고 배치된 소스 전극(32) 및 드레인 전극(34)을 포함한다.
상기 베이스 기판(10)은 질화물 반도체 물질과 다른 이종 기판으로써, 실리콘(Si), 사파이어(Al2O3), 실리콘카바이드(SiC), 갈륨아세나이드(GaAs) 기판을 사용한다.
상기 완충층(12)은 반절연층(14)과 질화물 반도체층(16) 성장시 결정품질을 개선하기 위해 질화물 반도체 물질로 형성한다.
상기 반절연층(14)은 질화물 반도체 물질을 포함하며, 성장 중 억셉터 제공 물질인 탄소(C), 철(Fe), 크롬(Cr), 마그네슘(Mg), 망간(Mn), 바나듐(V) 등과 같은 원소를 반응기에 공급하여 일반적인 질화물 반도체층이 갖는 저항보다 높은 저항을 갖도록 한 층이다.
상기 질화물 반도체층(16)은 상기 반절연층(14)이 성장된 후, 억셉터 제공 물질을 공급하지 않은, 즉 불순물이 첨가되지 않은(Un-doped) 질화물 반도체층이다.
상기 동작층(18)은 불순물이 첨가되지 않은(Un-doped)은 질화물 반도체 물질로 형성하는데, 일반적으로 AlGaN을 사용한다. 상기 동작층(18) 상에는 질화물 반도체 물질로 형성된 캡층(20)과 산화실리콘(SiO2), 질화실리콘(SiN) 및 산화알루미늄(Al2O3) 등으로 구성된 보호층(22)을 형성한다.
상기 소스 전극(32)과 드레인 전극(34)은 보호층(22), 캡층(20) 및 동작층(18)을 식각하여 형성한 비아홀(Via Hole)을 통해 상기 질화물 반도체층(16), 동작층(18)과 전기적으로 접속되도록 형성한다. 또한, 게이트 전극(36)은 캡층(20)을 사이에 두고 상기 동작층(18) 상부에 배치된다.
상기와 같은 질화물 반도체 소자는 각각 적층 형성되는 질화물 반도체층들의 결함을 줄이기 위해 질화물 반도체 물질과 동종의 베이스 기판(10)을 사용하는 것이 바람직하다. 하지만, 질화물 반도체 너무 고가라서 사용하는데 한계가 있다.
하지만, 상기 베이스 기판(10)을 실리콘(Sillicon) 또는 사파이어(Al2O3) 기판과 같이 질화물 반도체 물질과 이종 기판을 사용하면 질화물 반도체층과 기판의 격자상수 불일치 및 열팽창 계수 차이로 인하여 질화물 반도체 소자에 많은 결함 및 응력이 발생하는 문제가 있다.
특히, 결함들과 응력은 이종 기판인 베이스 기판(10)과 접촉하는 완충층(12)에 집중되는데, 이러한 결함들이 결과적으로 완충층(12) 상에 적층되는 다수의 질화물 반도체층들에 전이되어 질화물 반도체 소자의 동작주파수 및 항복전압(Breakdown Voltage)을 떨어뜨리는 요인이 된다.
또한, 상기 베이스 기판(10)은 열전달 특성이 낮기 때문에 HEMT(High Electron Mobility Transistor)가 동작 중 열화되기 쉽고, HEMT의 채널층(2DEG) 이외에 다른 층들로 누설전류가 발생하는 문제점이 있다.
HEMT와 같은 질화물 반도체 소자는 질화물 반도체층(16)의 전도성이 높기 때문에 누설전류 방지를 위해서는 질화물 반도체층(16)보다 저항이 높은 반절연층(14)이 필수적이다.
도 2a는 각각 종래 기술에 따른 질화물 반도체 소자의 반절연층 영역에서의 결함 형태를 설명하기 위한 도면이고, 도 2b는 베이스 기판(10)으로서 사파이어 기판에 질화물 반도체 성장 시 일반적으로 사용되는 저온 GaN(LT-GaN) 완충층을 사용하고 그 상부에 GaN층을 성장시켰을 경우의 TEM(Transmission Electron Microscopy) 단면 사진이다.
도 2a를 참조하면, 베이스 기판(10) 상에 형성되는 완충층(12)에서 발생된 결함(40)들이 반절연층(14) 및 그 상부에 성장되는 질화물 반도체층(16), 동작층(18) 등의 영역까지 그대로 전이되는 것을 볼 수 있다.
특히, 도 2a에서 알 수 있는 바와 같이, 베이스 기판(10)과 완충층(12)이 서로 다른 물질로 형성될 경우, 저온 완충층 영역(베이스 기판으로부터 약 100nm 부근)에 많은 결함(40)이 발생되고, 발생된 결함(40)은 그대로 적층되는 반절연층(14), 질화물 반도체층(16) 및 동작층(18)까지 전이됨을 볼 수 있다.
따라서, HEMT와 같은 고속응답에 사용되는 트랜지스터가 양호한 핀치 오프(Pinch-Off) 특성, 항복전압(Breakdown Voltage) 특성 및 트랜지스터의 효율향상을 위해서는 질화물 반도체층들에 존재하는 결함을 줄이고 베이스 기판(10)보다 방열 특성이 우수한 기판으로 대체하는 기술이 요구된다.
또한, 종래 반절연층(14)은 질화물 반도체층에 P형 불순물을 첨가하는 방식으로 형성되기 때문에 반응기(챔버) 내부에 P형 불순물들이 잔류하게 되어 이후 성장되는 층들의 신뢰도를 떨어뜨릴 수 있는 문제가 있다.
따라서, 질화물 반도체 소자에 형성되는 층들의 결함을 제어하면서, 반절연층 형성을 위해 사용하는 억셉터 제공 물질에 의해 소자 신뢰성이 저하되지 않도록 하는 기술이 요구된다.
본 발명의 목적은, 크롬(Cr)과 같은 억셉터 제공 물질을 확산시켜 질화물 반도체층의 저항 특성을 개선한 질화물 반도체 소자 및 그 제조 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은, 질화물 반도체층 내에 억셉터 제공 물질로 된 복수의 나노 도트를 형성하여 적층 성장되는 질화물 반도체층들 내에 발생하는 결함들을 줄인 질화물 반도체 소자 및 그 제조 방법을 제공하는데 있다.
또한, 본 발명의 또 다른 목적은, 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 절연특성이 향상된 반절연층을 형성함으로써, 트랜지스터의 핀치 오프(Pinch-Off) 특성, 항복전압(Breakdown Voltage) 특성 및 트랜지스터의 누설전류를 방지한 질화물 반도체 소자 및 그 제조 방법을 제공하는데 있다.
또한, 본 발명의 또 다른 목적은, 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 절연특성이 향상된 반절연층을 형성하고, 식각 공정을 이용하여 질화물 반도체층에 존재하는 결함 밀집층을 제거한 질화물 반도체 소자 및 그 제조 방법을 제공하는데 있다.
또한, 본 발명의 또 다른 목적은, 질화물 반도체층들이 적층 형성된 베이스 기판을 제거하고, 열전도 특성이 우수한 기판을 접합함으로써, 방열 특성을 개선한 질화물 반도체 소자 및 그 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하고자 본 발명에 따른 질화물 반도체 소자는, 기판; 상기 기판 상에 억셉터를 제공할 수 있는 물질의 농도가 상기 기판 상에 형성된 요철부로부터 멀어질수록 순차적으로 낮아지는 질화물 반절연층; 상기 질화물 반절연층 상에 배치된 질화물 반도체층; 상기 질화물 반도체층 상에 배치된 동작층; 상기 동작층 상에 배치된 게이트 전극; 및 상기 게이트 전극을 사이에 두고 상기 질화물 반도체층 및 동작층과 접촉되는 소스 전극 및 드레인 전극을 포함하고, 상기 기판은 다결정(poly) 질화알루미늄(AlN) 기판을 포함하는 세라믹 기판, 유리(glass) 기판 및 플라스틱 기판으로 구성된 그룹으로부터 선택될 수 있다.
여기서, 상기 반절연층은 상기 요철부로부터 멀어질수록 순차적으로 증가하는 1×1015/cm3 내지 3×1016/cm3의 도핑 농도를 가질 수 있다.
또한, 상기 억셉터를 제공하는 물질은 탄소(C), 철(Fe), 크롬(Cr), 마그네슘(Mg), 망간(Mn) 및 바나듐(V)으로 구성된 그룹으로부터 선택될 수 있다.
한편 상기한 바와 같은 기술적 과제를 달성하고자 본 발명에 따른 질화물 반도체 소자의 제조 방법은, 베이스 기판을 제공하는 단계; 상기 베이스 기판 상에 억셉터를 제공할 수 있는 물질의 농도가 상기 베이스 기판으로부터 멀어질수록 순차적으로 낮아지는 질화물 반절연층을 형성하는 단계; 상기 질화물 반절연층 상에 질화물 반도체층을 형성하는 단계; 상기 억셉터를 제공할 수 있는 물질에 대한 습식각 용액을 이용한 제1식각공정을 진행하여 상기 베이스 기판을 분리하는 단계; 상기 베이스 기판이 분리된 상기 질화물 반절연층에 제2식각공정을 진행하여 상기 질화물 반절연층에 존재하는 결함 밀집층을 제거하는 단계; 및 상기 질화물 반절연층에 기판을 접합하는 단계를 포함할 수 있다.
여기서, 상기 질화물 반절연층을 형성하는 단계는, 상기 베이스 기판 상에 억셉터를 제공할 수 있는 물질로 된 조절층을 형성하는 단계; 상기 조절층이 형성된 기판 상에 열처리 공정을 진행하여 상기 조절층의 일부로 형성된 복수의 나노 도트들을 형성하는 단계; 및 상기 나노 도트들 상부에 질화물층을 성장시켜 상기 질화물 반절연층을 형성하는 단계를 포함할 수 있다.
또한 상기 제1식각공정은 상기 질화물 반절연층 내에 형성된 복수의 나노 도트를 제거하는 단계를 더 포함할 수 있다.
또한, 상기 억셉터를 제공할 수 있는 물질은 조절층은 탄소(C), 철(Fe), 크롬(Cr), 마그네슘(Mg), 망간(Mn) 및 바나듐(V)으로 구성된 그룹으로부터 선택될 수 있다.
또한, 상기 조절층의 두께는 0.1 ~ 40nm 범위일 수 있다.
또한 상기 상기 열처리 공정은 900 ~ 1100°C의 온도로 5~90분 동안 진행하는 것일 수 있다.
또한, 상기 기판은 다결정(poly) 질화알루미늄(AlN) 기판을 포함하는 세라믹 기판, 유리(glass) 기판 및 플라스틱 기판으로 구성된 그룹으로부터 선택될 수 있다.
본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 크롬(Cr)과 같은 억셉터 제공 물질을 확산시켜 질화물 반도체층의 저항 특성을 개선한 효과가 있다.
또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 질화물 반도체층 내에 억셉터 제공 물질로 된 복수의 나노 도트를 형성하여 적층 성장되는 질화물 반도체층들 내에 발생하는 결함들을 줄인 효과가 있다.
또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 절연특성이 향상된 반절연층을 형성함으로써, 트랜지스터의 핀치 오프(Pinch-Off) 특성, 항복전압(Breakdown Voltage) 특성 및 트랜지스터의 누설전류를 방지한 효과가 있다.
또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 절연특성이 향상된 반절연층을 형성하고, 식각 공정을 이용하여 질화물 반도체층에 존재하는 결함 밀집층을 제거한 효과가 있다.
또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 질화물 반도체층들이 적층 형성된 베이스 기판을 제거하고, 열전도 특성이 우수한 기판을 접합함으로써, 방열 특성을 개선한 효과가 있다.
도 1은 종래 기술에 따른 질화물 반도체 소자의 구조를 도시한 도면이다.
도 2a 및 도 2b는 종래 기술에 따른 질화물 반도체 소자의 반절연층 영역에서의 결함 형태와 이에 대한 TEM 단면 사진이다.
도 3은 본 발명에 따른 질화물 반도체 소자의 구조를 도시한 도면이다.
도 4a 내지 도 4i는 본 발명의 질화물 반도체 소자의 제조방법을 도시한 도면이다.
도 5a는 본 발명에 따른 질화물 반도체 소자의 반절연층 내에 형성되는 나노 도트를 도시한 SEM 단면 사진이고, 도 5b는 나노 도트를 습식각 공정으로 제거한 후 기판과 반절연층의 분리면의 형성을 도시한 SEM 단면 사진이다.
도 6a 및 도 6b는 본 발명에 따른 따른 질화물 반도체 소자의 반절연층 영역에서의 결함 형태와 이에 대한 TEM 단면 사진이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명의 제1실시예에 따른 질화물 반도체 소자의 구조를 도시한 도면이다.
도 3을 참조하면, 본 발명의 제1실시예에 따른 질화물 반도체 소자는, 기판(300), 상기 기판(300) 상에 배치된 반절연층(104), 상기 반절연층(104) 상에 배치된 질화물 반도체층(106), 상기 질화물 반도체층(106) 상에 배치된 보완층(108), 상기 보완층(108) 상에 배치된 동작층(110), 상기 동작층(110) 상에 배치된 캡층(112), 상기 캡층(112) 상에 배치된 보호층(114), 상기 캡층(112)과 접촉된 게이트 전극(136), 상기 게이트 전극(136)을 사이에 두고 배치된 소스 전극(132) 및 드레인 전극(134)을 포함한다.
본 발명의 실시예에 따른 질화물 반도체 소자는 전자소자로 사용되는 HEMT(High Electron Mobility Transistor)를 일 예로 설명하지만, 다른 전계 효과 트랜지스터와 같은 소자 등에도 동일하게 적용될 수 있다.
특히 상시차단형(Normally off type) HEMT 소자의 구조를 위해서는 게이트 하부의 캡층(112)과 동작층(110)의 일부만을 선택적으로 식각하고, 게이트 전극(136)을 제조할 수도 있다.
상기 기판(300)은, 예를 들어 다결정(poly) 질화알루미늄(AlN) 기판과 같은 열적 특성이 우수한 세라믹 기판, 또는 활용성이 높은 유리(glass) 기판 또는 플라스틱 기판 중 어느 하나로 형성될 수 있다.
또한, 본 발명의 질화물 반도체 소자는 기판(100)과 반절연층(104)의 접합 계면에는 규칙적이거나 불규칙적인 복수의 요철패턴이 형성된 요철부(250)를 포함한다. 상기 요철부(250)는 상기 기판(100)과 마주하는 반절연층(104)의 일면에 형성된 복수의 패턴들과 이와 마주하는 기판(300) 상에 형성된 패턴들에 의해 형성된다. 따라서, 패턴들이 형성된 반절연층(104)의 패턴들과 상기 기판(300)의 패턴들은 서로 결합되어 있다. 요철패턴의 형태는 후술하는 바와 같이 본 발명에 따른 질화물 반도체 소자를 제조하는 과정에서 습식에칭을 실시할 경우 육각뿔 형태이며, ICP와 같은 건식 식각의 경우 크롬 나노 도트의 모양을 갖는 삼각형 모양을 띄는 경우도 있다. 이러한 요철 패턴 구조의 단차는 0.1 내지 10 ㎛ 일 수 있다.
상기 반절연층(104)은 질화물 반도체층(106)의 저항보다 높은 저항 값을 갖는 고절연층이다. 상기 반절연층(104) 내부에는 억셉터를 제공할 수 있는 물질이 확산되어 있는데, 상기 패턴부(250) 영역을 중심으로 거리가 증가할수록 억셉터의 도핑 농도는 점차적으로 작아진다. 반대로 도너의 도핑 농도는 상기 패턴부(250) 영역에서 거리가 증가할수록 점차적으로 증가한다.
일반적으로 성장되는 질화물 반도체층(106: GaN)의 도너 도핑 농도는 5×1016/cm3 이상의 값을 갖지만, 본 발명에 따라 억셉터가 확산된 반절연층(104)의 도너 도핑 농도는 패턴부(250) 영역에서 멀어질수록 1×1015/cm3 내지 3×1016/cm3의 값의 범위에서 순차적으로 증가할 수 있다.
상기 억셉터를 제공할 수 있는 물질은 탄소(C), 철(Fe), 크롬(Cr), 아연(Zn), 베릴륨(Be), 마그네슘(Mg), 망간(Mn) 및 바나듐(V) 등과 같은 물질일 수 있다.
본 발명의 실시예에서는 반절연층(104)을 형성하기 위해 억셉터를 제공하는 물질을 박막 형태로 증착한 후, 증착된 박막(이하 '조절층'이라고도 한다)으로부터 억셉터들이 성장되고 있는 질화물 반도체층(106) 방향으로 확산시키는 방식으로 형성한다. 따라서, 종래 기술과 같이, 억셉터 제공 물질을 반응기에 첨가하는 방식에 비해 반응기 내의 오염을 줄일 수 있고, 성장되는 층들의 신뢰성을 향상시킬 수 있다.
상기 기판(300), 패턴부(250), 반절연층(104) 등을 포함하는 각층의 구조 및 그 형성 방법에 대해서는 이하 도 4a 내지 도 4i에서 상세히 설명한다.
상기 질화물 반도체층(106)은 억셉터와 같은 불순물이 포함되지 않은 질화물 반도체 물질로 형성되는 층이다. 특히, 질화물 반도체층(106)은 이후 형성되는 동작층(110)과의 사이에서 2DEG로 형성되는 채널층을 형성하는 기능을 한다.
상기 질화물 반도체층(106)은 상기 반절연층(104)보다 높은 도너 도핑 농도를 갖기 때문에 상기 반절연층(104) 보다 낮은 저항을 갖는다.
상기 보완층(108)은 질화물 반도체층(106)과 동작층(110) 사이에 형성되는 채널층 이외의 영역으로 전류가 흐르는 것을 방지하는 기능을 하며, 알루미늄(Al)을 포함하는 질화물 반도체 재료로 형성될 수 있다. 예를 들어, AlN 및 AlGaN의 그룹에서 선택된 적어도 하나 이상의 층 또는 선택된 복수의 서로 다른 물질로 구성된 층들로 형성될 수 있다. 상기 보완층(108)은 경우에 따라서는 생략될 수도 있다.
상기 동작층(110)은 불순물이 첨가되지 않은(Un-doped)은 질화물 반도체 물질로 형성하는데, 일반적으로 AlGaN을 사용한다.
상기 동작층(110) 상에는 질화물 반도체 물질로 형성된 캡층(112)과 산화실리콘(SiO2), 질화실리콘(SiN) 및 산화알루미늄(Al2O3) 등으로 구성된 보호층(114)을 형성한다.
상기 소스 전극(132)과 드레인 전극(134)은 보호층(114), 캡층(112), 동작층(110) 및 보완층(108)을 식각하여 형성한 비아홀(Via Hole)을 통해 상기 질화물 반도체층(106) 및 동작층(110)과 전기적으로 접속된다. 또한, 게이트 전극(136)은 캡층(112)을 사이에 두고 상기 동작층(110) 상부에 배치된다.
질화물 반도체 물질로 구성된 전자소자, 예를 들어 HEMT(High Electron Mobility Transistor)를 형성하는 경우, 위에서 설명한 바와 같이, 트랜지스터의 채널층은 비정질 실리콘 또는 폴리실리콘으로 형성되지 않기 때문에 채널층(2DEG)을 통해 흘러야 할 전류가 다른 층으로 흐르는 등 소자의 특성을 저해할 우려가 있다.
따라서, 본 발명에서는 HEMT와 같은 고속응답에 사용되는 트랜지스터가 양호한 핀치 오프(Pinch-Off) 특성, 항복전압(Breakdown Voltage) 특성 및 트랜지스터의 효율향상을 위해 질화물 반도체의 저항 보다 높은 고절연 특성을 갖는 반절연층(104)을 형성하였다.
도 4a 내지 도 4i는 본 발명의 질화물 반도체 소자의 제조방법을 도시한 도면이다.
본 발명의 질화물 반도체 소자의 제조 방법은 먼저 도 4a에 도시된 바와 같이, 먼저 실리콘(Sillicon), 사파이어(Al2O3), 실리콘카바이트(SiC: Silicon Carbide) 또는 갈륨아세나드(GaAs) 물질로 구성된 성장용 기판으로서의 베이스 기판(100)을 준비한다. 상기 베이스 기판(100)은 실리콘(Si), 사파이어(Al2O3), 실리콘카바이드(SiC), 갈륨아세나이드(GaAs) 기판 등일 수 있다. 하지만, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN), 질화인듐갈륨(InGaN), 질화갈륨알루미늄(GaAlN)와 -족으로 구성된 질화물반도체로 형성될 수도 있다.
이후 도 4b에 도시된 바와 같이 상기 베이스 기판(100)상에 억셉터 제공 물질, 예를 들어 크롬(Cr)으로 이루어진 조절층(150a)을 형성한다. 상기 조절층(150a)의 두께는 0.1 ~ 40nm 범위에서 선택적으로 형성될 수 있다. 상기 조절층(150a)의 두께는 너무 얇으면 크롬의 확산 및 보이드 형성이 어렵고, 너무 두꺼우면 조절층(150a) 상에 형성되는 질화물 반도체층의 막질이 저하되는 문제가 있다. 도면에서는 베이스 기판(100) 상에 조절층(150a)이 형성되는 것으로 도시되었으나, 갈륨(Ga) 또는 알루미늄(Al)을 포함하는 질화물 반도체 물질로 구성된 완충층이 상기 베이스 기판(100) 상에 형성되고, 이러한 완충층 위에 상기 조절층(150a)이 형성될 수도 있다.
상기 베이스 기판(100) 또는 완충층 상에 조절층(150a)이 형성되면, MOCVD, HVPE 또는 MBE 반응기 내에서 열처리 공정을 진행하여, 도 4c에 도시된 바와 같이 베이스 기판(100) 또는 완충층 상에 억셉터 제공물질과 열처리 공정에 사용된 가스 성분으로 이루어진 복수의 나노 도트(150)를 형성한다. 이 경우 반응기 내에는 암모니아(NH3)를 공급하고, 희석용 가스로는 질소와 수소를 공급할 수 있다. 열처리 공정은 900 ~ 1100°C의 온도 범위에서 약 5~90분 동안 진행하는 것이 바람직하다.
본 실시예에서는 크롬(Cr)을 이용하여 조절층(150a)을 형성하고, 반응가스로서 암모니아 가스를 사용하는 경우, 질화크롬(CrN)으로 구성된 복수의 나노 도트(150)가 형성된다. 이때, 열처리 공정의 온도가 높을수록 또한 열처리 시간이 길수록 크롬(Cr)으로 구성된 조절층(150a)이 질화크롬(CrN)으로 구성된 나노 도트(150)로의 변화가 잘된다. 또한, 암모니아 가스의 비율이 높을수록 나노 도트(150)의 형성이 잘된다. 따라서, 반응기 내의 암모니아(NH3) 가스 비율은 10% 이상의 값을 갖는 것이 바람직하다.
또한, 질화크롬(CrN)과 같은 나노 도트(150)는 예를 들어 삼각뿔 형태로 형성되는데, 이는 고온에서 크롬(Cr) 원자와 암모니아 가스에서 분해된 질소(N) 이온이 결합하여 형성된다. 크롬(Cr) 원자들은 표면 에너지를 줄이기 위해 서로 뭉쳐지면서 나노 도트(CrN)와 같은 결정 형태가 된 것으로 이해될 수 있다.
본 실시예에서는 억셉터 제공 물질로 크롬(Cr)을 사용하고, 질화물 반도체 물질로 질화갈륨(CrN)을 사용하였다. 하지만, 이것은 일실시예에 대한 것으로 억셉터를 제공할 수 있는 물질(탄소(C), 철(Fe), 크롬(Cr), 아연(Zn), 베릴륨(Be), 마그네슘(Mg), 망간(Mn) 및 바나듐(V))과 질화물 반도체 물질 중 선택적으로 사용할 수 있다.
열처리 공정이 완료되면, 도 4d에 도시된 바와 같이 질화물 반도체 물질인 질화갈륨(GaN) 또는 질화알루미늄(AlN)을 재성장하여 반절연층(104)을 형성한 후, 질화물 반도체층(106), 보완층(108), 동작층(110) 및 캡층(112)을 순차적으로 형성한다.
상기 반절연층(104)은 조절층(150a)으로 사용된 크롬(Cr)이, 열처리 단계 후, 재성장하는 질화물 반도체층에 확산되어, 도너의 도핑 농도가 줄어든 고절연 질화물 반도체층으로 구현된다.
일반적으로 성장되는 질화물 반도체층(GaN)의 도너 도핑 농도는 5×1016/cm3 이상이지만, 본 발명에서와 같이 억셉터가 확산된 질화물 반도체층의 도너 도핑 농도는 나노 도트(150) 중심에서 거리가 멀어질수록 1×1015/cm3 내지 3×1016/cm3 로 순차적으로 증가한다. 따라서 상기 반절연층(104)의 도너 도핑 농도는 일반적인 질화물 반도체층의 도너 도핑 농도에 비해 10배 이상 작기 때문에 절연특성이 증가하게 된다.
또한, 크롬(Cr)과 같은 억셉터 제공 물질의 확산은 나노 도트(150)와 인접한 영역에서 크게 나타나고 거리에 따라 확산 정도는 줄어든다. 따라서, 재성장되는 질화물 반도체층(104)의 두께가 두꺼울수록 억셉터의 확산은 잘 일어나지 않고, 두께가 얇을수록 확산이 잘 일어나기 때문에 질화물 반도체층의 두께를 조절하여 확산 정도(도핑 농도)를 조절할 수 있다.
따라서, 상기 반절연층(104) 및 질화물 반도체층(106)의 두께는 1~200㎛의 범위를 가질 수 있다.
또한, 크롬 나노 도트(150)가 위치하는 중심을 기준으로 상하좌우 방향으로 억셉터들이 확산되기 때문에 크롬(Cr: 억셉터) 원자의 농도는 나노 도트(150) 중심에서 멀어질수록 5%에서 0.1%로 감소한다. 여기서 퍼센트(%)는 반절연층(104)의 전체 부피에 대한 억셉터 원소의 농도로 정의될 수 있다.
결과적으로 반절연층(104) 내에 형성되는 복수의 크롬 나노 도트(150)를 중심으로 거리가 멀어질수록 억셉터의 농도는 점차적으로 줄어들고, 상대적으로 도너의 도핑 농도는 증가한다.
도 4d에 도시한 바와 같이, 반절연층(104)과 질화물 반도체층(106)은 동일한 물질로 성장이 이루어지지만, 나노 도트(150)들이 배치되어 있는 영역과 가까운 영역에서는 절연특성이 향상된 반절연층(104)이 되고, 나노 도트(150)가 형성된 영역을 기준으로 일정 거리(도면에선 점선으로 표시) 이상 멀어진 이후의 상부 영역에 형성되는 층은 억셉터 제공 물질의 확산이 일어나지 않은 질화물 반도체층(106)이 된다. 따라서, 상기 질화물 반도체층(106)의 도너 도핑 농도는 0.5 ~ 5×1017/cm3 정도로 유지된다.
이와 같이, 베이스 기판(100) 상에 나노 도트(150)를 포함하는 반절연층(104)과 질화물 반도체층(106)이 형성되면, 상기 질화물 반도체층(106) 상에 보완층(108), 동작층(110), 캡층(112), 보호층(114) 등을 순차적으로 형성한 후, 도 4e에 도시된 바와 같이 게이트 전극(136), 소스 전극(132) 및 드레인 전극(134)을 형성한다.
여기서, 동작층(110)은 2DEG를 형성하는 층으로서, 도핑되지 않은 AlGaN, 또는 실리콘이 도핑된 n-AlGaN을 사용할 수 있다. 2DEG 이동도가 작아질 경우, undoped-AlGaN/n-AlGaN의 복층으로 형성할 수 있다.
이와 같이, 본 발명의 질화물 반도체 소자는 억셉터를 제공할 수 있는 물질로 증착된 조절층의 일부가 자연스럽게 확산되면서 재성장되는 질화물 반도체층을 반절연층으로 형성하여 질화물 반도체층의 도너 농도를 5×1016/cm3 이하로 낮출 수 있는(저항을 높이는) 효과가 있다.
또한, 본 발명의 질화물 반도체 소자의 도너 도핑 농도는 종래기술에 따른 도핑된 질화물 반도체층의 도핑 농도가 5×1016/cm3 이상인 반면 1×1015/cm3 내지 3×1016/cm3 정도로 낮출 수 있다. 따라서, 반절연 특성을 갖는 질화물 반도체층을 구현할 수 있다.
그런 다음, 도 4f에 도시한 바와 같이, 최상부에 지지 기판(400)을 배치하여 트랜지스터를 고정시킨 후 나노 도트(150)를 제거하고 베이스 기판(100)을 분리시키기 위해 제1식각공정을 진행한다. 제1식각공정은 나노 도트에 포함된 억셉터 제공 물질을 에칭시킬 수 있는 식각 용액을 이용한 습식각 공정일 수 있다. 본 실시예에서와 같이 억셉터 제공 물질로서 크롬(Cr)이 사용된 경우 크롬 습식각 용액은 과염소산(HClO4)과 CAN(Ceric Ammonium Nitrate)을 포함할 수 있다.
도면에서는 게이트 전극(136), 소스 전극(132) 및 드레인 전극(134)이 형성된 후를 중심으로 설명하였지만, 베이스 기판(100)의 분리 공정 및 그 이후의 공정들은 게이트 전극(136), 소스 전극(132) 및 드레인 전극(134)을 형성하기 전에 진행할 수도 있다.
이와 같이, 제1식각공정이 진행되면, 베이스 기판(100)과 반절연층(104) 사이에 형성된 나노 도트(150)들이 제거되어 반절연층(104) 배면에는 복수의 홈 영역(G)들이 형성된다. 이렇게 형성된 홈 영역(G)들은 베이스 기판(100)과 반절연층(104)의 접착력을 떨어뜨려 베이스 기판(100)이 반절연층(104)으로부터 용이하게 분리될 수 있도록 한다.
상기와 같이, 베이스 기판(100)이 반절연층(104)과 분리되면, 도 4g에 도시한 바와 같이, 홈 영역(G)이 형성된 반절연층(104)의 하면에 대해 제2식각공정을 진행한다.
상기 제2식각공정으로 상기 반절연층(104)의 홈 영역(G)에 존재하는 결함 밀집층이 제거된다. 상기 반절연층(104)에는 상기 베이스 기판(100)과 접촉된 면, 즉, 나노 도트(150)가 배치되어 있었던 영역에서 결함들이 가장 많이 발생하는데, 본 실시예에서는 제2식각공정으로 반절연층(104)에 존재하는 결함 밀집층을 제거하였다. 제거되어야 할 결합 밀집 영역의 깊이(결합 밀집층의 두께)는 0.1 내지 10㎛인 것이 바람직하다.
상기 제2식각공정으로 인하여 반절연층(104)에 형성된 홈 영역(G)들은 보다 일정한 높낮이를 갖는 규칙적이거나 불규칙적인 요철패턴들(240)로 변화된다. 도면에는 상기 요철 패턴들(240)은 설명의 편의상 높낮이가 크게 과장되어 표현되고 있음에 주의한다.
질화물 반도체 물질로 구성된 반절연층(104)에 존재하는 결함들은 전하구속(Charge Trapping) 현상을 유발하여 트랜지스터의 특성을 저하시키는데, 본 발명에 따른 제2식각공정으로 결함 밀집층을 제거하면 트랜지스터의 특성을 향상시킬 수 있다.
상기 제2식각공정은 KOH, 인산 등의 식각 용액을 이용한 습식각 방법, ICP(Inductively Coupled Plasma) 건식각 방법 또는 RIE(Reactive Ion Etching)등의 건식각 방법 중 어느 하나를 사용할 수 있다.
상기와 같이, 제2식각공정이 완료되면, 도 4h 및 도 4i에 도시한 바와 같이, 반절연층(104)의 하부에 기판(300)을 접착시키고, 지지 기판(400)을 제거하여 질화물 반도체 소자를 완성한다.
베이스 기판(100)이 사파이어 기판일 경우, 사파이어 기판은 열전달 계수가 낮아 트랜지스터가 동작할 때 발생하는 열을 용이하게 방출하지 못하는 단점이 있다. 따라서, 본 발명에서는 예를 들어 열전달 계수가 큰 다결정(poly) 질화알루미늄(AlN)으로 구성된 세라믹 기판을 상기 기판(300)으로 접착시킬 수 있다. 또 경우에 따라 트랜지스터가 사용되는 환경에 따라 상기 기판(300)은 유리(glass) 기판 또는 플라스틱 기판을 사용할 수도 있다.
상기 기판(300)을 반절연층(104)과 접착시키는 방법은, 비록 이에 한정되는 것은 아니나, 다결정(poly) 질화알루미늄(AlN) 기판을 사용하는 경우, 열전달 특성이 좋은 금속 금속 물질인 Sn(Tin), Ag(Silver), Sb(Antimony), In(Indium), Au(Gold) 중의 하나 또는 이들의 합금으로 접합하는 것이 바람직하다. 또한 Glass의 경우 Benzocyclobutene(BCB)를 이용하고 200 ~ 300°C에서 열처리를 통해 접합할 수도 있다.
이와 같이, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 크롬(Cr)과 같은 억셉터 제공 물질을 확산시켜 질화물 반도체층의 저항 특성을 개선한 효과가 있다.
또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 질화물 반도체층 내에 억셉터 제공 물질로 된 복수의 나노 도트를 형성하여 적층 성장되는 질화물 반도체층들 내에 발생하는 결함들을 줄인 효과가 있다.
또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 절연특성이 향상된 반절연층을 형성함으로써, 트랜지스터의 핀치 오프(Pinch-Off) 특성, 항복전압(Breakdown Voltage) 특성 및 트랜지스터의 누설전류를 방지한 효과가 있다.
또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 절연특성이 향상된 반절연층을 형성하고, 식각 공정을 이용하여 질화물 반도체층에 존재하는 결함들을 제거한 효과가 있다.
또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 질화물 반도체층들이 적층 형성된 베이스 기판을 제거하고, 열전도 특성이 우수한 기판을 접합함으로써, 방열 특성을 개선한 효과가 있다.
도 5a는 본 발명에 따른 질화물 반도체 소자의 반절연층 내에 형성되는 나노 도트를 도시한 SEM 단면 사진이고, 도 5b는 나노 도트를 습식각 공정으로 제거한 후 기판과 반절연층의 분리면의 형성을 도시한 SEM 단면 사진이다.
도 5a는 억셉터 제공 물질로 크롬(Cr)을 사용하고, 사파이어 기판 상에 조절층의 두께를 10nm로 증착한 후, 열처리 공정을 진행한 경우 형성되는 나노 도트의 SEM 사진이다. 구체적으로 열처리 온도는 1050°C, 열처리 시간은 40분, 가스비율은 암모니아(NH3): 질소(N2) = 2: 8 로 하였다.
열처리 공정 조건은 증착되는 조절층의 두께에 따라 달라질 수 있다. 억셉터를 제공하는 물질로 증착하는 조절층의 두께는 1 내지 40nm가 바람직하다. 또한, 암모니아 가스와 함께 공급되는 가스는 질소 또는 수소(H2) 가스가 바람직하다.
열처리 공정으로 인하여 크롬(Cr)으로 구성된 조절층은 확산을 진행하고 나머지 부분은 질화크롬(CrN)화된 나노 도트(150)로 결정화된다.
상기 나노 도트(150)는 베이스 기판으로부터 생성되는 결함들이 그 상부에 성장되는 질화물 반도체 층들에 전이되는 것을 방지하는 역할을 한다.
도 5b는, 도 5a에서와 같이 사파이어 기판(100) 상에 크롬 나노 도트를 형성하고 크롬을 확산시켜 반절연층(104)을 형성한 이후에, Cr 에칭용액을 CAN(Ceric Ammonium Nitrate) : 과염소산 : DI-water =20% : 10% : 70% 로 제조하여 약 70°C로 가열하여 나노 도트(CrN)를 습식 에칭한 결과로써, 약 30분간 에칭 용액에 넣어 식각시킨 후 그 단면을 SEM 분석한 결과를 도시한다.
도 5b를 참조하면, 도 4f에 도시한 바와 같이, 제1식각공정으로 나노 도트들을 식각할 경우, 베이스 기판(100)과 반절연층(104) 사이에는 분리면(320)이 형성됨을 알 수 있다. 이는 나노 도트들이 점유하고 있던 영역이 상술한 바와 같은 제1식각공정에 의해 홈(G)으로 형성되기 때문에 반절연층(104)과 베이스 기판(100)의 접착력은 제거된 나노 도트들 만큼 감소하여 일정한 분리면(320) 형태로 구현되는 것으로 이해된다. 따라서, 제1식각공정 진행 후, 상기 반절연층(104)으로부터 상기 베이스 기판(100)을 용이하게 제거할 수 있다.
도 6a 및 도 6b는 본 발명에 따른 따른 질화물 반도체 소자의 반절연층 영역에서의 결함 형태와 이에 대한 TEM 단면 사진이다.
도 2a와 함께 도 6a를 참조하면, 본 발명에 따른 질화물 반도체 소자는 베이스 기판(100) 상에 배치되는 반절연층(104) 영역에 복수의 결함들(140)이 형성되는데, 나노 도트(150)가 존재하는 영역에서는 베이스 기판(100)으로부터 결함(140)이 전이되지 않아 결함 발생 영역이 현저히 감소하는 것을 볼 수 있다.
특히, 종래 기술과 같이, 나노 도트가 존재하지 않은 경우(도 2a)에는 반절연층(104)과 베이스 기판(100)이 접촉하는 면의 전영역에서 결함들이 발생하였으나, 본 발명의 실시예와 같이 나노 도트(150)를 형성하는 경우에는 결함들(140)의 비율을 현저히 줄일 수 있다.
도 6b를 참조하면, 도 2b와 달리, 베이스 기판(100)과 반절연층(104) 사이에 결함(140)의 전이가 현저히 줄어든 것을 볼 수 있다.
하지만, 상기 베이스 기판(100)과 반절연층(104)이 접촉하는 영역에서는 여전히 결함들이 존재하기 때문에 본 발명에서는 도 4g와 관련하여 위에서 설명한 바와 같이, 제2식각공정을 진행하여 반절연층(104) 내의 결합 밀집층에 남아 있는 결함(140)들을 제거하여 트랜지스터의 특성을 향상시켰다.
이와 같이, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 크롬(Cr)과 같은 억셉터 제공 물질을 확산시켜 질화물 반도체층의 저항 특성을 개선한 효과가 있다.
또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 질화물 반도체층 내에 억셉터 제공 물질로 된 복수의 나노 도트를 형성하여 적층 성장되는 질화물 반도체층들 내에 발생하는 결함들을 줄인 효과가 있다.
또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 절연특성이 향상된 반절연층을 형성함으로써, 트랜지스터의 핀치 오프(Pinch-Off) 특성, 항복전압(Breakdown Voltage) 특성 및 트랜지스터의 누설전류를 방지한 효과가 있다.
또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 억셉터를 제공하는 물질을 질화물 반도체층 내로 확산시켜 절연특성이 향상된 반절연층을 형성하고, 식각 공정을 이용하여 질화물 반도체층에 존재하는 결함들을 제거한 효과가 있다.
또한, 본 발명에 따른 질화물 반도체 소자 및 그 제조 방법은, 질화물 반도체층들이 적층 형성된 베이스 기판을 제거하고, 열전도 특성이 우수한 기판을 접합함으로써, 방열 특성을 개선한 효과가 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 베이스 기판
104: 반절연층
106: 질화물 반도체층
108: 보완층
110: 동작층
112: 캡층
114: 보호층
132: 소스 전극
134: 드레인 전극
136: 게이트 전극
300: 기판

Claims (10)

  1. 기판;
    상기 기판 상에 억셉터를 제공할 수 있는 물질의 농도가 상기 기판 상에 형성된 요철부로부터 멀어질수록 순차적으로 낮아지는 질화물 반절연층;
    상기 질화물 반절연층 상에 배치된 질화물 반도체층;
    상기 질화물 반도체층 상에 배치된 동작층;
    상기 동작층 상에 배치된 게이트 전극; 및
    상기 게이트 전극을 사이에 두고 상기 질화물 반도체층 및 동작층과 접촉되는 소스 전극 및 드레인 전극을 포함하고,
    상기 기판은 다결정(poly) 질화알루미늄(AlN) 기판을 포함하는 세라믹 기판, 유리(glass) 기판 및 플라스틱 기판으로 구성된 그룹으로부터 선택되는 질화물 반도체 소자.
  2. 제1항에 있어서,
    상기 반절연층은 상기 요철부로부터 멀어질수록 순차적으로 증가하는 1×1015/cm3 내지 3×1016/cm3의 도핑 농도를 갖는 질화물 반도체 소자.
  3. 제1항에 있어서,
    상기 억셉터를 제공하는 물질은 탄소(C), 철(Fe), 크롬(Cr), 마그네슘(Mg), 망간(Mn) 및 바나듐(V)으로 구성된 그룹으로부터 선택되는 질화물 반도체 소자.
  4. 베이스 기판을 제공하는 단계;
    상기 베이스 기판 상에 억셉터를 제공할 수 있는 물질의 농도가 상기 베이스 기판으로부터 멀어질수록 순차적으로 낮아지는 질화물 반절연층을 형성하는 단계;
    상기 질화물 반절연층 상에 질화물 반도체층을 형성하는 단계;
    상기 억셉터를 제공할 수 있는 물질에 대한 습식각 용액을 이용한 제1식각공정을 진행하여 상기 베이스 기판을 분리하는 단계;
    상기 베이스 기판이 분리된 상기 질화물 반절연층에 제2식각공정을 진행하여 상기 질화물 반절연층에 존재하는 결함 밀집층을 제거하는 단계; 및
    상기 질화물 반절연층에 기판을 접합하는 단계를 포함하는 질화물 반도체 소자 제조방법.
  5. 제4항에 있어서,
    상기 질화물 반절연층을 형성하는 단계는,
    상기 베이스 기판 상에 억셉터를 제공할 수 있는 물질로 된 조절층을 형성하는 단계;
    상기 조절층이 형성된 기판 상에 열처리 공정을 진행하여 상기 조절층의 일부로 형성된 복수의 나노 도트들을 형성하는 단계; 및
    상기 나노 도트들 상부에 질화물층을 성장시켜 상기 질화물 반절연층을 형성하는 단계를 포함하는 질화물 반도체 소자 제조방법.
  6. 제5항에 있어서,
    상기 제1식각공정은 상기 질화물 반절연층 내에 형성된 복수의 나노 도트를 제거하는 단계를 더 포함하는 질화물 반도체 소자 제조방법.
  7. 제4항에 있어서,
    상기 억셉터를 제공할 수 있는 물질은 조절층은 탄소(C), 철(Fe), 크롬(Cr), 마그네슘(Mg), 망간(Mn) 및 바나듐(V)으로 구성된 그룹으로부터 선택되는 질화물 반도체 소자 제조방법.
  8. 제5항에 있어서,
    상기 조절층의 두께는 0.1 ~ 40nm 범위인 질화물 반도체 소자 제조방법.
  9. 제5항에 있어서,
    상기 열처리 공정은 900 ~ 1100°C의 온도로 5~90분 동안 진행하는 질화물 반도체 소자 제조방법.
  10. 제4항에 있어서,
    상기 기판은 다결정(poly) 질화알루미늄(AlN) 기판을 포함하는 세라믹 기판, 유리(glass) 기판 및 플라스틱 기판으로 구성된 그룹으로부터 선택되는 질화물 반도체 소자 제조방법.

KR1020160163474A 2016-12-02 2016-12-02 반절연층을 구비한 질화물 반도체 소자 및 그 제조 방법 KR20180063576A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160163474A KR20180063576A (ko) 2016-12-02 2016-12-02 반절연층을 구비한 질화물 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160163474A KR20180063576A (ko) 2016-12-02 2016-12-02 반절연층을 구비한 질화물 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20180063576A true KR20180063576A (ko) 2018-06-12

Family

ID=62622337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160163474A KR20180063576A (ko) 2016-12-02 2016-12-02 반절연층을 구비한 질화물 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20180063576A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116705605A (zh) * 2023-06-20 2023-09-05 中国科学院上海微系统与信息技术研究所 一种硅基氮化镓hemt器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116705605A (zh) * 2023-06-20 2023-09-05 中国科学院上海微系统与信息技术研究所 一种硅基氮化镓hemt器件及其制备方法

Similar Documents

Publication Publication Date Title
US10026814B2 (en) P-doping of group-III-nitride buffer layer structure on a heterosubstrate
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
EP1975984B1 (en) Compound semiconductor device including AlN layer of controlled skewness
JP4530171B2 (ja) 半導体装置
US9166033B2 (en) Methods of passivating surfaces of wide bandgap semiconductor devices
US8247796B2 (en) Semiconductor device
US20100068855A1 (en) Group III nitride semiconductor devices with silicon nitride layers and methods of manufacturing such devices
KR101615822B1 (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼, 및 질화물 반도체층의 형성 방법
US8759878B2 (en) Nitride semiconductor device and method for manufacturing same
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
JP5217151B2 (ja) 電界効果トランジスタ及びその製造方法
KR20180063576A (ko) 반절연층을 구비한 질화물 반도체 소자 및 그 제조 방법
KR102091516B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR20180060426A (ko) 반절연층을 구비한 질화물 반도체 소자 및 그 제조 방법
KR20180070076A (ko) 수직형 질화물 반도체 소자 및 그 제조 방법
JP5285252B2 (ja) 窒化物半導体装置
KR20180057125A (ko) 반절연층을 구비한 질화물 반도체 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application