JP2021178768A - Iii−v族化合物結晶用ベース基板及びその製造方法 - Google Patents

Iii−v族化合物結晶用ベース基板及びその製造方法 Download PDF

Info

Publication number
JP2021178768A
JP2021178768A JP2020108655A JP2020108655A JP2021178768A JP 2021178768 A JP2021178768 A JP 2021178768A JP 2020108655 A JP2020108655 A JP 2020108655A JP 2020108655 A JP2020108655 A JP 2020108655A JP 2021178768 A JP2021178768 A JP 2021178768A
Authority
JP
Japan
Prior art keywords
layer
impurity
group iii
compound
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020108655A
Other languages
English (en)
Other versions
JP7319227B2 (ja
Inventor
芳宏 久保田
Yoshihiro Kubota
和寿 永田
Kazuhisa Nagata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to US17/996,972 priority Critical patent/US20230250552A1/en
Priority to KR1020227033284A priority patent/KR20230009363A/ko
Priority to PCT/JP2021/017500 priority patent/WO2021230148A1/ja
Priority to EP21803639.0A priority patent/EP4151783A1/en
Priority to CN202180034073.0A priority patent/CN115461502A/zh
Priority to TW110116689A priority patent/TW202208705A/zh
Publication of JP2021178768A publication Critical patent/JP2021178768A/ja
Application granted granted Critical
Publication of JP7319227B2 publication Critical patent/JP7319227B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308Oxynitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42Silicides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】大口径及び高品質のIII−V族化合物結晶を得るためのIII−V族化合物結晶用ベース基板及びその製造方法を提供する。【解決手段】本発明のIII−V族化合物結晶用ベース基板(1)はセラミックスコア層(2)とセラミックスコア層(2)を封入する不純物封入層(3)と不純物封入層上の接合層(4)と接合層上の加工層(5)とを備え、不純物封入層(3)はSiOxNy(ここで、x=0〜2、y=0〜1.5、x+y>0)の組成式で表される組成物の層であり、接合層(4)はSiOx’Ny’(ここで、x’=1〜2、y’=0〜2)の組成式で表される組成物の層であり、加工層(5)は種結晶の層である。【選択図】図1

Description

本発明はIII−V族化合物結晶用ベース基板及びその製造方法に関する。
III−V族結晶基板、とくにGaN系結晶基板やAlN系結晶基板は、広いバンドギャップを有し、極短波長域での発光性や高耐圧性の点で優れている。このため、GaN系結晶基板やAlN系結晶基板は、レーザー、ショットキーダイオード、パワーデバイス、高周波デバイス等のデバイスへの応用が期待されている。
しかしながら、現状は、III−V族化合物の大口径、高品質の厚膜(長尺)結晶を作製することが難しい。例えば、(i)バルク成長法でGaN結晶を成長させる場合、通常、高温の液体アンモニア中でGaN結晶を成長させるため、高温高圧装置が不可欠であり、GaN結晶の大型化、GaN結晶の製造の低コスト化が阻まれている。一方、(ii)気相成長法でGaN結晶を成長させる場合、サファイア、SiC、Si等の種結晶基板、あるいはこれらの種結晶を貼ったベース基板と、GaN結晶との間の熱膨張率差が大きいため、GaN結晶の大口径化や厚膜(長尺)化を進めるにしたがって、大きな熱応力が発生し、GaN結晶が大きく反ったり、クラック等が生じたりしやすい。したがって、このような理由から、現状、GaNの最も大きな大口径品が得られているGaN薄膜を形成したSi基板(GaN On Si基板)においてさえも、GaNの直径はφ6インチが限界となっている。また、Si基板上に形成したGaN薄膜は耐圧が劣る。高耐圧向けの厚膜品は、同様な理由によりφ2インチ程度の小口径品しか製造ができない状況である。上記のような背景から、上述のデバイス等に用いるGaN系結晶基板やAlN系結晶基板は、どうしても高価格で薄物(低耐圧品)となり、GaN系結晶基板やAlN系結晶基板の用途拡大や広い普及を妨げている。
この打開策として、例えば、特許文献1及び2に記載の先行技術が知られている。例えば、特許文献1に記載の方法はGaN結晶と略、同じ熱膨張率のムライト系セラミックスを支持基板(ベース基板)として用いる。これにより、得られるGaN結晶に反りやクラックが発生しにくくなる。しかし、支持基板であるムライト系セラミックス中の不純物が、種結晶貼り合せ工程、GaN成長工程等の工程で拡散し、高品質のGaN結晶は得られない。
一方、特許文献2に記載の方法では、GaN基板の熱膨張率に比較的近く、安価なAlNセラミックス基板を用いる。そして、AlNセラミックス基板からの不純物拡散を防止するために、AlNセラミックス基板をSiO/Poly−Si/SiO/Siの多層膜で封止する(包み込む)。多層膜の上面に厚膜SiOを介して、GaNと格子定数が比較的近いSi<111>を種結晶として貼り付けて、その種結晶の上にMOCVDやHVPE等でGaN単結晶を成長させて、大口径のGaNエピタキシャル基板や無垢基板を得ている。
しかし、この方法は、例えば、不純物拡散防止のために、まず、接着材層のSiO膜でAlNセラミックス基板を包み込む。その後、静電チャック用も兼ねたPoly−Si膜でAlNセラミックス基板をさらに封入する。そして、再度、接着剤層であるSiO膜でAlNセラミックス基板を包み込み、その上にさらに不純物拡散防止層であるSi膜でAlNセラミックス基板を封入する。このように、手数の掛る4層ものエンジニアリング層を成膜しなくてはならず、また、これらの成膜のための高価な各種成膜装置が必要となる。このため、GaN基板の製造コストが高くなる。
さらに言えば、ベース基板の中核(コア)であるAlNセラミックスの平均熱膨張率は4.6〜5.2ppm/Kである。化学的性質とともに、平均熱膨張率がAlNコアと大きく異なる無機化合物の3〜4層からなる多層膜でAlNコアを封入している。さらに、多層膜においても各層間で熱膨張率の大小は、相前後した、入り混じり状態である。
すなわち、ベース基板は、AlNセラミックス(4.6〜5.2ppm/K)/SiO(0.5ppm/K)/Poly−Si(3.6ppm/K)/SiO(0.5ppm/K)/Si(3ppm/K)の層構造を有し、隣接する2つの層は化学的性質や平均熱膨張率が相互に大きく異なっており、層の平均熱膨張率が滑らかにつながっていない。このため、層間の親和性が低く大きな熱応力が発生し、層間剥離や層のクラック、果ては多層膜全体の反り等が発生しやすい。
換言すれば、これらの各層はその化学組成がそれぞれ全く異なる上に、平均熱膨張率において隔絶した段差を持つために、上記の熱応力と相俟って各層間での親和性及び一体性が極めて脆弱となっている。このため、ベース基板は、層間剥離やクラックが発生しやすい構造となっている。また、多層膜全体の応力バランスの悪さによる反り等も生じやすい。
その結果、主として不純物拡散防止を目的としたエンジニアリング層はその役割を果たさず、ベース基板全般に発生するクラックや剥離等を通じて、AlNセラミックス中の金属や酸素、炭素等の不純物がGaN基板に拡散し汚染するおそれがある。さらに加えて、エンジニアリング層で封止した(包み込んだ)後の以下の一連の工程、具体的には(i)エンジニアリング層上面に厚膜SiOを成膜する工程、(ii)厚膜SiOを熱処理する工程、(iii)厚膜SiOを研磨して厚膜SiOの表面を平滑化する工程、(iv)研磨及び平滑化した厚膜SiO面上に種結晶Si<111>を貼り付ける工程等の工程中に、エンジニアリング層、厚膜SiO層及びSi<111>層の各層間及びそれぞれの層中において剥離やクラック、反り等が頻発するおそれがある。これは、上述のエンジニアリング層の問題点に加えて、エンジニアリング層、厚膜SiO層及びSi<111>層の間に層間親和性のないことと、熱膨張率の極めて小さい厚膜SiO層と熱膨張率の極めて大きいエンジニアリング層やSi<111>層との間で大きな熱応力が発生することとが原因と考えられる。このため、これらの問題点に対する改善策が強く求められている。
特開2013−177285号公報 特表2019−523994号公報
本発明は上記事情に鑑みなされたもので、これらの欠点を改善すべく鋭意検討した結果、以下の本発明をするに至った。すなわち、大口径及び高品質のIII−V族化合物結晶を得るためのIII−V族化合物結晶用ベース基板及びその製造方法を提供することを目的とする。
本発明は上記目的を達成するため、下記のIII−V族化合物結晶用ベース基板及びその製造方法を提供する。すなわち、
[1]セラミックスコア層と、前記セラミックスコア層を封入する不純物封入層と、前記不純物封入層上の接合層と、前記接合層上の加工層とを備え、前記不純物封入層はSiO(ここで、x=0〜2、y=0〜1.5、x+y>0)の組成式で表される組成物の層であり、前記接合層はSiOx’y’(ここで、x’=1〜2、y’=0〜2)の組成式で表される組成物の層であり、前記加工層は種結晶の層であるIII−V族化合物結晶用ベース基板。
[2]前記セラミックスコア層が多結晶AlNの層であり、前記III−V族化合物が、Al、Ga及びInからなる群から選択される少なくとも1種のIII族元素とNとの化合物である上記[1]に記載のIII−V族化合物結晶用ベース基板。
[3]前記不純物封入層の前記組成式SiOにおけるx及びyの値が、前記セラミックスコア層側と前記接合層側とでは異なる上記[1]又は[2]に記載のIII−V族化合物結晶用ベース基板。
[4]前記接合層の前記組成式SiOx’y’におけるx’及びy’の値が、前記不純物封入層側と前記加工層側とでは異なる上記[1]〜[3]のいずれか1つに記載のIII−V族化合物結晶用ベース基板。
[5]前記加工層は、Si、GaAs、SiC、AlN、GaN及びAlからなる群から選択される少なくとも1種の物質からなる種結晶である上記[1]〜[4]のいずれか1つに記載のIII−V族化合物結晶用ベース基板。
[6]セラミックスコア層を封入する不純物封入層を形成する工程と、前記不純物封入層の上に接合層を形成する工程と、前記接合層の上に加工層を形成する工程とを含み、前記不純物封入層は、SiO(ここで、x=0.0〜2.0、y=0.0〜1.5)の組成式で表される組成物の層であり、前記接合層は、SiOx’y’(ここで、x’=1.0〜2.0、y’=0.0〜2.0)の組成式で表される組成物の層であり、前記加工層は、種結晶の層であるIII−V族化合物結晶用ベース基板の製造方法。
[7]前記加工層を形成する工程は、前記種結晶の基板を前記接合層に転写した後、前記基板を剥離することにより前記加工層を形成する上記[6]に記載のIII−V族化合物結晶用ベース基板の製造方法。
[8]前記セラミックスコア層が多結晶AlNの層であり、前記III−V族化合物が、Al、Ga及びInからなる群から選択される少なくとも1種のIII族元素とNとの化合物である上記[6]又は[7]に記載のIII−V族化合物結晶用ベース基板の製造方法。
[9]前記不純物封入層を形成する工程は、前記不純物封入層の前記組成式SiOにおけるx及びyの値が、前記セラミックスコア層側と前記接合層側とでは異なるように、前記不純物封入層を形成する上記[6]〜[8]のいずれか1つに記載のIII−V族化合物結晶用ベース基板の製造方法。
[10]前記接合層を形成する工程は、前記接合層の前記組成式SiOx’y’におけるx’及びy’の値が、前記不純物封入層側と前記加工層側とでは異なるように前記接合層を形成する上記[6]〜[9]のいずれか1つに記載のIII−V族化合物結晶用ベース基板の製造方法。
[11]前記セラミックコア層、前記不純物封入層及び前記接合層の少なくとも1つの層を熱安定化処理する工程と、前記熱安定化処理した層の表面を研磨する工程とをさらに含む上記[6]〜[10]のいずれか1つに記載のIII−V族化合物結晶用ベース基板の製造方法。
[12]前記加工層を形成する工程は、Si、GaAs、SiC、AlN、GaN及びAlからなる群から選択される少なくとも1種の物質からなる種結晶の基板にイオン注入を行い、イオン注入を行った前記基板を前記接合層に転写し、転写した前記基板を剥離することにより前記加工層を形成する上記[6]〜[11]のいずれか1つに記載のIII−V族化合物結晶用ベース基板の製造方法。
本発明によれば、大口径及び高品質のIII−V族化合物結晶を得るためのIII−V族化合物結晶用ベース基板及びその製造方法を提供することができる。
図1は、本発明の一実施形態のIII−V族化合物結晶用ベース基板を説明するための図である。 図2は、本発明の一実施形態のIII−V族化合物結晶用ベース基板の製造方法の工程(C)を説明するための図である。
[III−V族化合物結晶用ベース基板]
以下に、図1を参照して、本発明の一実施形態のIII−V族化合物結晶用ベース基板を説明する。
本発明の一実施形態のIII−V族化合物結晶用ベース基板1は、セラミックスコア層2と、セラミックスコア層2を封入する不純物封入層3と不純物封入層上の接合層4と、接合層4上の加工層5とを備える。
(セラミックスコア層)
セラミックスコア層2は、本発明の一実施形態のIII−V族化合物結晶用ベース基板1の基礎をなす層である。セラミックスコア層2は、作製しようとするIII−V族化合物の熱膨張率に近い熱膨張率を有する材料であることが好ましい。大口径のセラミックスコア層2を容易に作製できるという観点から、セラミックスコア層2は多結晶セラミックス材料の層であることが好ましい。セラミックスコア層2を構成する多結晶セラミックス材料には、例えば、多結晶窒化アルミニウム(AlN)、多結晶窒化ガリウム(GaN)、多結晶窒化アルミニウムガリウム(AlGaN)、多結晶炭化シリコン(SiC)、多結晶酸化亜鉛(ZnO)、多結晶三酸化ガリウム(Ga)等が挙げられる。これらの中で、比較的安価に大口径のセラミックコア層2を得られるという観点から、多結晶窒化アルミニウム(AlN)が好ましく、酸化アルミニウム、酸化イットリウムなどの焼結助剤を含む多結晶窒化アルミニウム(AlN)がより好ましい。
III−V族化合物結晶用ベース基板1の強度を確保する観点及びIII−V族化合物結晶用ベース基板1の取り扱い性の観点から、セラミックスコア層2の厚みは、例えば、
100〜1500μmである。また、耐圧性が優れた大口径のIII−V族化合物結晶用ベース基板1を得る観点から、セラミックスコア層2の直径は150mm以上である。
(不純物封入層)
不純物封入層3は、セラミックスコア層2を封入し、セラミックスコア層の不純物の拡散を防止するものである。不純物封入層3は、SiO(ここで、x=0〜2、y=0〜1.5、x+y>0)の組成式で表される組成物の層である。これにより、不純物封入層3は、セラミックスコア層2との親和性を良好にできるとともに、セラミックスコア層2からの不純物拡散をより効果的に防止することができる。
SiOの組成式で表される組成物は、一般的に、(i)SiO成分、(ii)(Si、O、N)からなる成分(例えば、SiO成分)、(iii)Si成分の混合組成物である。SiOの組成式で表される組成物は、場合により微量のHを含むが、本明細書ではSiO式中にHを表示しない。すなわち、SiOの組成式で表される組成物は、微量のHを含有するものも含む。また、SiOの組成式で表される組成物は、単純な定比化合物の混合組成物に限らず、Si、O、N原子の割合が定比例の法則に従わない不定比化合物も含む混合組成物であってもよい。
不純物封入層3のSiOの組成式において、x+y=0、すなわち、x=0、かつy=0であると、不純物封入層3はセラミックスコア層2との親和性が極めて弱くなる。x=0でありy>1.5であると、高剛性のSi成分が多くなるため、不純物封入層3が高剛性のセラミックスコア層2の熱歪に追従できず、層分離等が発生しやすくなる。一方、x>2.0でありy=0であると、SiO成分が主体になるため、不純物封入層3はセラミックスコア層2との親和性はよくなるが、不純物封入層3の強度が低くなり、層分離が起こりやすくなる。また、Si成分が少ないため、Si成分の特長である不純物拡散防止機能が発現しにくくなり、セラミックスコア層中あるいは外的環境からの種々の不純物が、接合層4や加工層5に混入しやすくなる。x>2.0でありy>1.5であると、O成分がSi、Nに対して多くなるため、SiO成分がSi成分に対して多くなり、不純物封入層3の耐湿性の劣化が起こり、さらにはSiO成分の「極めて小さい熱膨張率」が不純物封入層3に大きく発現し、不純物封入層3とセラミックスコア層2と間の熱膨張率差が大きくなり、セラミックスコア層2との親和性及び一体性の維持ができなくなる場合がある。その結果、III−V族化合物結晶用ベース基板1の特性が悪化する。
不純物封入層3の組成式SiOにおけるx及びyの値が、セラミックスコア層側と接合層側とでは異なることが好ましい。これにより、不純物封入層3は、セラミックスコア層2との親和性をさらに良好にできるとともに、セラミックスコア層2からの不純物拡散をさらに防止することができる。例えば、セラミックスコア層側から接合層側に進むにしたがって、不純物封入層3におけるSi、O、Nの原子比を適宜変化させることにより、不純物封入層3とセラミックスコア層2との間の親和性及び一体性を維持しながら熱膨張率差を小さくできるとともに、不純物封入層3と接合層4との間の親和性及び一体性を維持しながら熱膨張率差を小さくすることができる。
セラミックスコア層側から接合層側に進むにしたがって、すなわち、セラミックスコア層側から外側に進むにしたがって、不純物封入層3の組成を徐々に変化させることが好ましい。すなわち、不純物封入層3の組成を傾斜組成(Gradation)とすることが好ましい。これにより、不純物封入層3とセラミックスコア層2との間の親和性及び一体性並びに不純物封入層3と接合層4との間の親和性及び一体性を維持しながら、不純物封入層3におけるセラミックスコア層2の近傍領域の熱膨張率をセラミックスコア層2の熱膨張率に近づけることができ、かつ、不純物封入層3における接合層4の近傍領域の熱膨張率を接合層4の熱膨張率に近づけることができる。その結果、不純物封入層3は、特許文献2に記載されている先行発明のような、各層の組成がそれぞれで全く異なり、熱膨張率が大きく隔絶する明瞭な段差を持たなくなる。このため、不純物封入層3は、滑らかにつながった組成物として、親和性及び一体性が保たれ、併せて不純物封入層3における熱応力の発生を抑制することができる。そして、不純物封入層中の剥離やクラック、不純物封入層3の反りの発生が防止される。具体的には、例えば、セラミックスコア層側から接合層側に進むにしたがって、不純物封入層3の組成式SiOにおけるxの値が徐々に小さくなり、yの値が徐々に大きくなることが好ましい。
不純物封入層3の組成式SiOにおけるx及びyの値が、セラミックスコア層側と接合層側とでは異なる場合、不純物封入層3及びセラミックスコア層2の間の親和性及び一体性の観点から、セラミックスコア層2の近傍の領域31では、不純物封入層3の組成式SiOにおけるxの値が0.8〜2.0であり、yの値が0.0〜1.2であることが好ましく、xの値が1.0〜1.8であり、yの値が0.2〜1.0であることがより好ましい。また、不純物封入層3の外側の領域32では、不純物拡散防止の観点から、不純物封入層3の組成式SiOにおけるxの値が0.0〜0.7であり、yの値が0.8〜1.5であることがより好ましく、xの値が0.2〜0.5であり、yの値が1.0〜1.4であることがより好ましい。また、この場合、不純物封入層3の層中の剥離及びクラックを抑制する観点から、不純物封入層3の組成を傾斜組成(Gradation)とすることが好ましい。
不純物封入層3の厚みは、セラミックスコア層2との親和性を保ち、セラミックスコア層2との一体化が可能で、かつセラミックスコア層中の不純物拡散を防止するに十分な厚みであることが好ましい。このような観点から、不純物封入層3の厚みは、通常は3μm以下であり、好ましくは0.5〜2.0μmである。不純物封入層3の厚みが0.5μm以上であると不純物の拡散を十分に防止することができる。不純物封入層3の厚みが2.0μm以下であると不純物封入層3とセラミックコア層2との間の熱膨張率差による反りの発生を防止できる。
不純物封入層3は、通常のLPCVD(減圧化学蒸着)装置、プラズマ装置等の装置を用いて、SiH、SiHCl、O、NH、NO等の原料ガスを供給することで形成することができる。また、不純物封入層3は、SiH、SiHCl、O、NH、NO等の原料ガスの比率を徐々に変えながら原料ガスを供給することで傾斜組成(Gradation)とすることができる。不純物封入層3を形成するための装置は、LPCVD装置が好ましく、原料ガスは、SiH、O、NH及びNOが好ましい。
(接合層)
接合層4は、不純物封入層上の、SiOx’y’(ここで、x’=1〜2、y’=0〜2)の組成式で表される組成物の層である。SiOx’y’の組成式で表される組成物も、一般的に、(i)SiO成分、(ii)(Si、O、N)からなる成分(例えば、SiO成分)、(iii)Si成分の混合組成物である。SiOx’y’の組成式で表される組成物も、場合により微量のHを含むが、本明細書ではSiOx’y’の組成式中にHを表示しない。すなわち、SiOx’y’の組成式で表される組成物は、微量のHを含有するものも含む。また、SiOx’y’の組成式で表される組成物は、単純な定比化合物の混合組成物に限らず、Si、O、N原子の割合が定比例の法則に従わない不定比化合物も含む混合組成物であってもよい。
接合層4のSiOx’y’の組成式において、x’<1でありy’=0であると、接合層4はSiO成分が主体になるため、不純物封入層3との親和性には富むが、脱ガス、脱水によるボイド欠陥が発生しやすくなる。x’<1.0でありy’>2.0であると、接合層4において高剛性及び高硬度のSi成分が多くなるため、研磨などの後の工程のコストが掛る。一方、x’>2.0でありy’=0であると、接合層4はSiO成分が主体になるため、研磨は容易だが強度が低いため、平滑化に難点がある。また、接合層4に不純物拡散防止機能の高いSi成分がほとんど存在しないため、セラミックスコア層中あるいは外的環境からの種々の不純物が加工層5に拡散しやすくなる。x’>2.0でありy’>2.0であると、SiONの不定比で不安定な成分ができやすくなり、親和性及び一体性は改善されるものの、耐湿性が低下する場合がある。
接合層4の組成式SiOx’y’におけるx’及びy’の値が、不純物封入層側と加工層側とでは異なることが好ましい。これにより、接合層4と不純物封入層3との間で、親和性及び一体性を維持しつつ、熱膨張率差を小さくできるとともに、接合層4と加工層5との間で、親和性及び一体性を維持しつつ、熱膨張率差を小さくできる。そして、層間剥離やクラック、反りが発生しなくなる。
接合層4の組成式SiOx’y’におけるx’及びy’の値が、不純物封入層側と加工層側とでは異なる場合、接合層4及び不純物封入層3の間の親和性及び一体性の観点から、不純物封入層3の近傍の領域41では、接合層4の組成式SiOx’におけるx’の値は、1.0〜1.8であり、y’の値は1.0〜2.0であることが好ましく、x’の値は1.1〜1.5であり、y’の値は1.2〜1.9であることがより好ましい。また、接合層4の外側の領域42では、接合層4及び加工層5の間の親和性及び一体性の観点から、接合層4の組成式SiOx’y’におけるx’の値は、1.3〜2.0であり、y’の値は0.0〜1.6であることが好ましく、x’の値は1.5〜1.8であり、y’の値は0.2〜1.4であることがより好ましい。
不純物封入層側から加工層側に進むにしたがって接合層4の組成を徐々に変化させることが好ましい。すなわち、接合層4の組成を傾斜組成(Gradation)とすることが好ましい。これにより、接合層4と不純物封入層3との間の親和性及び一体性並びに接合層4と加工層5との間の親和性及び一体性を維持しながら、接合層4における不純物封入層3の近傍領域の熱膨張率を不純物封入層3の熱膨張率に近づけることができるとともに、接合層4における加工層5の近傍領域の熱膨張率を加工層5の熱膨張率に近づけることができる。そして、層間剥離やクラック、反りが発生しなくなる。具体的には、例えば、不純物封入層側から加工側に進むにしたがって、接合層4の組成式SiOx’y’におけるx’の値が徐々に大きくなり、y’の値が徐々に小さくなることが好ましい。
接合層4の厚みは、セラミックスコア層2の欠陥やボイドを埋めるに十分な厚みであることが好ましい。通常、本発明の一実施形態のIII−V族化合物結晶用ベース基板でセラミックスコア層2として使用されるセラミックス基板は、研削及び研磨され、表面が平滑である。しかし、それでも、セラミックス基板には焼結時にできた欠陥やボイドが残る。一般的には、そのボイドの深さは、最大およそ4μmである。したがって、接合層4の厚みは、これらの欠陥やボイドを埋めるに十分な厚みであることが好ましい。このような観点から、接合層4の厚みは、好ましくは4.5〜8.5μmである。接合層4の厚みが4.5μm以上であると、接合層4は欠陥やボイドを十分に埋めることができ、接合層4の表面に凹部が形成されることを防止できる。一方、接合層4の厚みが8.5μm以下であると余分な成膜費用が掛り効果/費用が悪くなることを抑制できる。
接合層4も、不純物封入層3と同様に、通常のLPCVD(減圧化学蒸着)装置、プラズマ装置等の装置を用いて、SiH、SiHCl、O、NH、NO等の原料ガスを供給することで形成することができる。また、接合層4も、不純物封入層3と同様に、SiH、SiHCl、O、NH、NO等の原料ガスの比率を徐々に変えながら原料ガスを供給することで傾斜組成(Gradation)とすることができる。接合層4を形成するための装置は、LPCVD装置が好ましく、原料ガスは、SiH、O、NH及びNOが好ましい。
(加工層)
加工層5は、接合層の種結晶の層である。加工層5の上にはIII−V族化合物をエピタキシャル成長させる。種結晶は、加工層5の上にエピタキシャル成長させるIII−V族化合物の結晶と類似の結晶形で、格子定数が比較的近く、かつ、大口径の基板が容易に得られるものであることが好ましい。このような観点から、種結晶は、Si、GaAs、SiC、AlN、GaN及びAlが好ましく、Si<111>がより好ましい。また、大口径の基板が容易に得られるという観点から、AlN及びGaNは気相成長より作られたものであることが好ましい。例えば、MOCVD法(有機金属気相成長法)、HVPE法(ハイドライド気相成長法)、THVPE法(トリハイドライド気相成長法)等の気相成長法により、AlN及びGaNの種結晶用の大型結晶を作製することができる。
加工層5の厚みは、好ましくは200〜1000nmである。加工層5の厚みが200nm以上であると、加工層5におけるイオン注入によりダメージを受けた部分の割合を小さくすることができ、良質な種結晶を接合層4の上に形成することが容易になる。加工層5の厚みが1000nm以下であると、加工層5の上にエピタキシャル成長させるIII−V族化合物の結晶と加工層5との間の熱膨張率差により、III−V族化合物の結晶に欠陥やクラックが発生することを抑制できる。
加工層5は、例えば、種結晶基板にイオン注入を施した後、上記の接合層4へ種結晶基板のイオン注入した部分を薄膜転写することにより、すなわち、接合層4へ種結晶基板を転写した後、種結晶基板を剥離することにより形成することができる。イオン注入は通常の方法でよい。イオン注入とは、真空中で、注入を目的とする原子もしくは分子をイオン化し、数keVから数MeVに加速して固体中に注入する方法である。注入するイオンには、例えば、水素イオン、アルゴン(Ar)イオン等が挙げられる。イオン注入には、例えば、イオン注入装置が使用される。イオン注入装置は、高エネルギー加速器及び同位体分離器を小型化したものであり、イオン源、加速器、質量分離器、ビーム走査部、注入室等から構成される。なお、イオン注入領域の深さは、イオンの加速エネルギー、照射量等で調整することができる。イオン注入領域の深さは、好ましくは200〜1000nmであり、より好ましくは300〜600nmである。イオン注入領域の深さが200nm未満であると、接合層上に形成された種結晶のうち水素イオンやArイオン等でダメージを受けた部分の割合が大きくなり、加工層5が良好な種結晶の層とはならない場合がある。一方、イオン注入領域の深さが1000nmより深いと種結晶が厚くなり過ぎ、この上に成膜されるIII−V族化合物の結晶と種結晶との熱膨張率差が大きくなり、III−V族化合物の結晶に欠陥やクラックが発生しやすくなったり、経済的でなくなったりする場合がある。なお、種結晶基板にイオン注入を施した後、水素イオンやArイオン等でダメージを受けた部分を除去するために、種結晶基板にCMP(化学機械研磨)やエッチングを施すことが好ましい。また、薄膜転写後、回収された残部の種結晶基板は再度、イオン注入して、接合層に薄膜転写する種結晶基板として再使用される。
(III−V族化合物結晶)
MOCVD法(有機金属気相成長法)、HVPE法(ハイドライド気相成長法)、THVPE法(トリハイドライド気相成長法)等の気相成長法により、本発明の一実施形態のIII−V族化合物結晶用ベース基板1上に、III−V族化合物結晶を、エピタキシャル成長により形成することができる。これにより、大口径かつ厚膜である高品質のIII−V族化合物結晶を得ることができる。III−V族化合物は、Al、Ga及びInからなる群から選択される少なくとも1種のIII族元素とNとの化合物であることが好ましい。III−V族化合物には、例えば、GaN、AlN、AlGa1−xN、InGa1−xN、AlInGa1−x−yN等が挙げられる。これらの中で、本発明の一実施形態のIII−V族化合物結晶用ベース基板1は、GaNの作製に特に好適である。さらに、必要に応じてIII−V族化合物は、Zn、Cd、Mg、Si等のドーパントを含むことができる。
本発明の一実施形態のIII−V族化合物結晶用ベース基板1上に形成したIII−V族化合物結晶を剥離することで、大口径で、不純物による汚染の少ない、自立したIII−V族化合物単結晶基板を作製することができる。
[III−V族化合物結晶用ベース基板の製造方法]
本発明の一実施形態のIII−V族化合物結晶用ベース基板の製造方法は、セラミックスコア層を封入する不純物封入層を形成する工程(A)と、不純物封入層の上に接合層を形成する工程(B)と、接合層の上に加工層を形成する工程(C)とを含む。これにより、本発明の一実施形態のIII−V族化合物結晶用ベース基板を製造することができる。以下、各工程を詳細に説明する。
(工程(A))
工程(A)では、セラミックスコア層を封入する不純物封入層を形成する。不純物封入層は、通常のLPCVD(減圧化学蒸着)装置、プラズマ装置等の装置を用いて形成することができる。なお、セラミックコア層及び不純物封入層は上述の本発明の一実施形態のIII−V族化合物結晶用ベース基板の項目で説明したものと同様であるので、セラミックコア層及び不純物封入層の説明は省略する。
(工程(B))
工程(B)では、不純物封入層の上に接合層を形成する。接合層も、不純物封入層と同様に、通常のLPCVD(減圧化学蒸着)装置、プラズマ装置等の装置を用いて形成することができる。なお、接合層は上述の本発明の一実施形態のIII−V族化合物結晶用ベース基板の項目で説明したものと同様であるので、接合層の説明は省略する。
(工程(C))
工程(C)では、接合層の上に加工層を形成する。加工層は、種結晶の基板を接合層に転写した後、種結晶の基板を剥離することにより形成することができる。図2を参照して具体的に説明すると、Si、GaAs、SiC、AlN、GaN及びAlからなる群から選択される少なくとも1種の物質からなる種結晶の基板6にイオン注入を行い、基板6にイオン注入層61を形成する(図2(a)参照)。イオン注入層61が接合層4に接触するように基板6を接合層4に転写する(図2(b)参照)。そして、転写した基板6を剥離することにより加工層5を形成することができる(図2(c)参照)。なお、加工層は上述の本発明の一実施形態のIII−V族化合物結晶用ベース基板の項目で説明したものと同様であるので、加工層の説明は省略する。
(追加の工程)
本発明の一実施形態のIII−V族化合物結晶用ベース基板の製造方法は、セラミックコア層、不純物封入層及び接合層の少なくとも1つの層を熱安定化処理する工程と、熱安定化処理した層の表面を研磨する工程とをさらに含んでもよい。例えば、本発明の一実施形態のIII−V族化合物結晶用ベース基板の製造方法は、工程(A)の前にセラミックコア層を熱安定化処理する工程と、熱安定化処理したセラミックコア層の表面を研磨する工程とをさらに含んでもよい。これにより、セラミックコア層及び不純物封入層の間の接合強度をさらに向上させることができる。また、本発明の一実施形態のIII−V族化合物結晶用ベース基板の製造方法は、工程(A)及び工程(B)の間に不純物封入層を熱安定化処理する工程と、熱安定化処理した不純物封入層の表面を研磨する工程とをさらに含んでもよい。これにより、不純物封入層及び接合層の間の接着強度をさらに向上させることができる。さらに、工程(B)及び工程(C)の間に接合層を熱安定化処理する工程と、熱安定化処理した接合層の表面を研磨する工程とをさらに含んでもよい。これにより、接合層の密度が高くなり、接合層が厚くなっても、研磨及び平滑化に耐えるようにすることができる。また、接合層及び加工層の間の接着強度をさらに向上させることができる。
熱安定化処理では、例えば、1000〜1300℃の温度で層の焼き締めを行う。また、熱安定化処理を行った層は、例えば、CMP(化学機械研磨)で平滑化される。
以上の説明はあくまで一例であり、本発明のIII−V族化合物結晶用ベース基板及び本発明のIII−V族化合物結晶用ベース基板の製造方法は、上記の実施形態に何ら限定されるものではない。例えば、静電チャックで、III−V族化合物結晶用ベース基板を固定できるようにするために、III−V族化合物結晶用ベース基板の最下層として、P−Si膜、ドープP−Si膜等の半導体膜を成膜してもよい。
以下、実施例及び比較例を示し、本発明を具体的に説明するが、本発明は以下の実施例に限定されるものではない。
[実施例1]
AlN粉100重量部に焼結助剤としてY粉5重量部を混合して得られた混合物をシート成形して、AlNのグリーンシートにし、このAlNのグリーンシートを約φ230mmの円盤状にカットして、円盤状のグリーンシートを作製した。円盤状のグリーンシートをNの雰囲気の下、1850℃の焼成温度で4時間焼成してAlNセラミックスを作製した。得られたAlNセラミックスをさらに研削及び研磨し、直径200mm、厚み750μmの円形の多結晶AlNセラミックス基板とした。
この多結晶AlNセラミックス基板(P−AlNセラミックス基板)をSiH、O、NH及びNOのガス供給装置を有するLPCVD装置に入れた。そして、P−AlNセラミックス基板を400℃に昇温した後、SiH、O、NH及びNOを供給して成膜をスタートした。SiH、O、NH及びNOの割合は、成膜スタート時はモル比でSiH/O/NH/NO=10/20/1/1であった。成膜最終時のSiH、O、NH及びNOの割合がモル比でSiH/O/NH/NO=10/1/10/10となるように、SiH、O、NH及びNOの割合を30分掛けて均等に少しずつ変化させた。そして、膜厚800nmの不純物封入層(SiOの組成式で表される組成物)でP−AlNセラミックス基板を封止した。
不純物封入層(SiOの組成式で表される組成物)の各元素の定量分析を行ったところ、成膜スタート時のP−AlNセラミックス基板近傍の領域は、SiO成分が多く、SiO成分と僅かなSi成分とが混合したSiO1.80.2組成物であった。成膜の最終段階の外側の領域は、SiO成分が少なく主な成分がSi成分であるSiO0.21.4組成物であった。両者間の領域では成膜時間の経過とともにSiO成分が徐々に減少しつつ、Si成分が徐々に増加していた。すなわち、両者間の領域は、所謂、Gradation化したSiOの組成式で表される組成物であった。
このP−AlNセラミックス基板をさらに同じLPCVD装置中で500℃に昇温した後、SiH、O、NH及びNOを供給して、P−AlNセラミックス基板の上面のみに成膜をスタートした。SiH、O、NH及びNOの割合は、成膜スタート時はモル比でSiH/O/NH/NO=10/1/10/10であった。成膜最終時のSiH、O、NH及びNOの割合がモル比でSiH/O/NH/NO=10/10/1/1となるように、SiH、O、NH及びNOの割合を3時間掛けて均等に少しずつ変化させた。そして、膜厚5μmの接合層(SiOx’y’組成式で表される組成物)を不純物封入層の上に形成した。なお、この膜厚5μmの接合層により、P−AlNセラミックス基板に起因するボイドは完全に埋められた。
不純物封入層と同様に、接合層(SiOx’y’組成式で表される組成物)の各元素の定量分析を行ったところ、不純物封入層近傍の領域は、主成分のSi成分と僅かなSiO成分が混合したSiO1.11.9組成物であった。成膜の最終段階の外側の領域は、Si成分が僅かでSiO成分が主成分であるSiO1.80.2組成物であった。両者間の領域では成膜時間の経過とともにSi成分が徐々に減少しつつ、SiO成分が徐々に増加していた。すなわち、両者間の領域は、所謂、Gradation化したSiOx’y’の組成式で表される組成物であった。
接合層を不純物封入層の上に形成した後、1050℃の加熱温度及び5時間の加熱時間で接合層を焼き締めて、接合層の熱安定化処理を行った。そして、次工程の種結晶基板の薄膜転写が容易に行えるようにするため、Ra=0.2nmの表面粗さになるまでCMPで接合層の表面を平滑化した。
接合層に薄膜転写する種結晶基板としてφ200mmのSi<111>基板を選んだ。通常のイオン注入装置を用いて、5×1016atom/cmのドーズ量で、深さ500nmまで、上記Si<111>基板に対して、Hイオンのイオン注入を行なった。イオン注入を行ったSi<111>基板を、熱安定化処理及び研磨を行った接合層に薄膜転写して、接合層の上に500nmの厚みの加工層を形成し、実施例1のIII−V族化合物結晶用ベース基板を作製した(図1参照)。なお、剥離の後に残ったSi<111>基板は回収し、加工層を形成するための種結晶基板として再利用した。
実施例1のIII−V族化合物結晶用ベース基板は、大口径でしかも反りや層分離、クラック等が見られない高品質のIII−V族化合物結晶用ベース基板であった。
実施例1のIII−V族化合物結晶用ベース基板を評価するために、以下の処理を行った。まず、Si<111>表面のイオン注入によるダメージ層を除去するために、エッチング処理によって、約150nmの深さまでSi<111>基板の表面を除去した。次に、MOCVD装置で35μmの厚みのGaNエピタキシャル層を加工層の上に直接形成した。この際、通常のGaNエピタキシャル成膜では、成膜開始初期に10数層の超格子層を積層した後、超格子層上にGaNエピタキシャル膜を成膜することでGaNとSi<111>基板との間の応力を緩和するのであるが、本評価ではGaNエピタキシャル膜を直接Si<111>加工層上に成膜した。その結果、エピタキシャル層には、剥離及びクラックが全く発生していなかった。
実施例1のIII−V族化合物結晶用ベース基板を用いて作製したGaNエピタキシャル層をIII−V族化合物結晶用ベース基板から剥離して、自立したGaNエピタキシャル基板を作製した。このGaNエピタキシャル基板を使い、縦型のトランジスターを試作した。その耐圧を調べたところ、1200Vの高耐圧が得られた。なお、従前は上記の如く、10μm以上の厚みのGaNエピタキシャル層を形成すると、反りが大きくなり、層剥離やクラックが生じた。このため、精々横型の低耐圧トランジスターしか作れなかった。これより、実施例1のIII−V族化合物結晶用ベース基板の優位性がさらに示された。
[実施例2]
実施例1と同様の方法(段落0048〜0052参照)で、平滑な接合層を設けたP−AlNセラミックス基板を得た。続いて、接合層に薄膜転写する種結晶基板としてφ200mmのC面サファイア基板を選んだ。通常のイオン注入装置を用いて、1.5×1017atom/cmのドーズ量で、深さ500nmまで、上記C面サファイア基板に対して、Hイオンのイオン注入を行なった。イオン注入を行ったC面サファイア基板を、熱安定化処理及び研磨を行った接合層に薄膜転写して、接合層の上に500nmの厚みの加工層を形成し、実施例2のIII−V族化合物結晶用ベース基板を作製した。なお、剥離の後に残ったC面サファイア基板は回収し、加工層を形成するための種結晶基板として再利用した。
実施例2のIII−V族化合物結晶用ベース基板は、大口径でしかも反りや層分離、クラック等が見られない高品質のIII−V族化合物結晶用ベース基板であった。
実施例2のIII−V族化合物結晶用ベース基板を評価するために、以下の処理を行った。まず、C面サファイア基板の表面のイオン注入によるダメージ層を除去するために、研磨処理によって、約150nmの深さまでC面サファイア基板の表面を除去した。MOCVD装置で35μmの厚みのGaNエピタキシャル層を加工層の上に直接形成した。ここでも、実施例1の効果評価と同様に、超格子層は積層させず、直接GaNエピタキシャル層を成膜した。その結果、GaNエピタキシャル層には、剥離及びクラックが全く発生していなかった。
[比較例1]
SiH、O、NH及びNOの割合を、成膜スタート時から最終時まで、モル比でSiH/O/NH/NO=10/10/2/2で一定として、30分間成膜し、膜厚880nmの不純物封入層(SiOの組成式で表される組成物)でP−AlNセラミックス基板を封止した。また、SiH、O、NH及びNOの割合を、成膜スタート時から最終時まで、モル比でSiH/O/NH/NO=10/10/5/5で一定として、3時間成膜し、膜厚6μmの接合層(SiOx’y’組成式で表される組成物)を不純物封入層の上に形成した。それ以外は、実施例1のIII−V族化合物結晶用ベース基板と同様な方法で、不純物封入層の上に接合層を形成する工程まで実施できた。なお、不純物封入層(SiOの組成式で表される組成物)の各元素の定量分析を成膜スタート時のP−AlNセラミックス基板近傍の領域と成膜最終部分の領域とで行った。その結果、それぞれが同じSiO2.21.6組成物であった。また、接合層(SiOx’y’組成式で表される組成物)の各元素の定量分析を行った所、不純物封入層近傍の領域の組成物と成膜最終部分の領域の組成物とは略同じであり、SiO2.32.1組成物であった。
しかし、P−AlNセラミックス基板を不純物封入層で封止した後、さらに接合層を形成し熱安定化処理を行ったところ、吸湿が原因と考えられ多数のボイドが発生した。加えて不純物封入層と接合層との間で層分離も発生した。このため、接合層の上に加工層を形成する工程を実施できなかった。すなわち、比較例1では、III−V族化合物結晶用ベース基板を作製できなかった。
1 III−V族化合物結晶用ベース基板
2 セラミックスコア層
3 不純物封入層
4 接合層
5 加工層
6 種結晶の基板

Claims (12)

  1. セラミックスコア層と、
    前記セラミックスコア層を封入する不純物封入層と、
    前記不純物封入層上の接合層と、
    前記接合層上の加工層とを備え、
    前記不純物封入層はSiO(ここで、x=0〜2、y=0〜1.5、x+y>0)の組成式で表される組成物の層であり、
    前記接合層はSiOx’y’(ここで、x’=1〜2、y’=0〜2)の組成式で表される組成物の層であり、
    前記加工層は種結晶の層であるIII−V族化合物結晶用ベース基板。
  2. 前記セラミックスコア層が多結晶AlNの層であり、
    前記III−V族化合物が、Al、Ga及びInからなる群から選択される少なくとも1種のIII族元素とNとの化合物である請求項1に記載のIII−V族化合物結晶用ベース基板。
  3. 前記不純物封入層の前記組成式SiOにおけるx及びyの値が、前記セラミックスコア層側と前記接合層側とでは異なる請求項1又は2に記載のIII−V族化合物結晶用ベース基板。
  4. 前記接合層の前記組成式SiOx’y’におけるx’及びy’の値が、前記不純物封入層側と前記加工層側とでは異なる請求項1〜3のいずれか1項に記載のIII−V族化合物結晶用ベース基板。
  5. 前記加工層は、Si、GaAs、SiC、AlN、GaN及びAlからなる群から選択される少なくとも1種の物質からなる種結晶である請求項1〜4のいずれか1項に記載のIII−V族化合物結晶用ベース基板。
  6. セラミックスコア層を封入する不純物封入層を形成する工程と、
    前記不純物封入層の上に接合層を形成する工程と、
    前記接合層の上に加工層を形成する工程とを含み、
    前記不純物封入層は、SiO(ここで、x=0.0〜2.0、y=0.0〜1.5)の組成式で表される組成物の層であり、
    前記接合層は、SiOx’y’(ここで、x’=1.0〜2.0、y’=0.0〜2.0)の組成式で表される組成物の層であり、
    前記加工層は、種結晶の層であるIII−V族化合物結晶用ベース基板の製造方法。
  7. 前記加工層を形成する工程は、前記種結晶の基板を前記接合層に転写した後、前記基板を剥離することにより前記加工層を形成する請求項6に記載のIII−V族化合物結晶用ベース基板の製造方法。
  8. 前記セラミックスコア層が多結晶AlNの層であり、
    前記III−V族化合物が、Al、Ga及びInからなる群から選択される少なくとも1種のIII族元素とNとの化合物である請求項6又は7に記載のIII−V族化合物結晶用ベース基板の製造方法。
  9. 前記不純物封入層を形成する工程は、前記不純物封入層の前記組成式SiOにおけるx及びyの値が、前記セラミックスコア層側と前記接合層側とでは異なるように、前記不純物封入層を形成する請求項6〜8のいずれか1項に記載のIII−V族化合物結晶用ベース基板の製造方法。
  10. 前記接合層を形成する工程は、前記接合層の前記組成式SiOx’y’におけるx’及びy’の値が、前記不純物封入層側と前記加工層側とでは異なるように前記接合層を形成する請求項6〜9のいずれか1項に記載のIII−V族化合物結晶用ベース基板の製造方法。
  11. 前記セラミックコア層、前記不純物封入層及び前記接合層の少なくとも1つの層を熱安定化処理する工程と、
    前記熱安定化処理した層の表面を研磨する工程とをさらに含む請求項6〜10のいずれか1項に記載のIII−V族化合物結晶用ベース基板の製造方法。
  12. 前記加工層を形成する工程は、Si、GaAs、SiC、AlN、GaN及びAlからなる群から選択される少なくとも1種の物質からなる種結晶の基板にイオン注入を行い、イオン注入を行った前記基板を前記接合層に転写し、転写した前記基板を剥離することにより前記加工層を形成する請求項6〜11のいずれか1項に記載のIII−V族化合物結晶用ベース基板の製造方法。
JP2020108655A 2020-05-11 2020-06-24 Iii-v族化合物結晶用ベース基板及びその製造方法 Active JP7319227B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US17/996,972 US20230250552A1 (en) 2020-05-11 2021-05-07 Base substrate for group iii-v compound crystals and production method for same
KR1020227033284A KR20230009363A (ko) 2020-05-11 2021-05-07 Iii-v 족 화합물 결정용 베이스 기판 및 그 제조 방법
PCT/JP2021/017500 WO2021230148A1 (ja) 2020-05-11 2021-05-07 Iii-v族化合物結晶用ベース基板及びその製造方法
EP21803639.0A EP4151783A1 (en) 2020-05-11 2021-05-07 Base substrate for group iii-v compound crystals and production method for same
CN202180034073.0A CN115461502A (zh) 2020-05-11 2021-05-07 Iii-v族化合物晶体用基底基板及其制造方法
TW110116689A TW202208705A (zh) 2020-05-11 2021-05-10 Iii-v族化合物結晶用基座基板及其製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020083033 2020-05-11
JP2020083033 2020-05-11

Publications (2)

Publication Number Publication Date
JP2021178768A true JP2021178768A (ja) 2021-11-18
JP7319227B2 JP7319227B2 (ja) 2023-08-01

Family

ID=78510847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020108655A Active JP7319227B2 (ja) 2020-05-11 2020-06-24 Iii-v族化合物結晶用ベース基板及びその製造方法

Country Status (7)

Country Link
US (1) US20230250552A1 (ja)
EP (1) EP4151783A1 (ja)
JP (1) JP7319227B2 (ja)
KR (1) KR20230009363A (ja)
CN (1) CN115461502A (ja)
TW (1) TW202208705A (ja)
WO (1) WO2021230148A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023119916A1 (ja) * 2021-12-21 2023-06-29 信越半導体株式会社 窒化物半導体基板および窒化物半導体基板の製造方法
WO2023127249A1 (ja) * 2021-12-28 2023-07-06 信越化学工業株式会社 高特性エピタキシャル成長用基板とその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484773B2 (ja) 2021-03-04 2024-05-16 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法及び紫外線発光素子用エピタキシャルウェーハ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018533845A (ja) * 2015-10-19 2018-11-15 クロミス,インコーポレイテッド 加工基板上のチップスケールパッケージの固体デバイス用のリフトオフ工程
JP2019524615A (ja) * 2016-06-24 2019-09-05 クロミス,インコーポレイテッド 多結晶セラミック基板およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6019928B2 (ja) 2011-10-07 2016-11-02 住友電気工業株式会社 GaN系膜の製造方法およびそれに用いられる複合基板
CN109844184B (zh) 2016-06-14 2021-11-30 克罗米斯有限公司 用于功率应用和射频应用的工程化衬底结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018533845A (ja) * 2015-10-19 2018-11-15 クロミス,インコーポレイテッド 加工基板上のチップスケールパッケージの固体デバイス用のリフトオフ工程
JP2019524615A (ja) * 2016-06-24 2019-09-05 クロミス,インコーポレイテッド 多結晶セラミック基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023119916A1 (ja) * 2021-12-21 2023-06-29 信越半導体株式会社 窒化物半導体基板および窒化物半導体基板の製造方法
WO2023127249A1 (ja) * 2021-12-28 2023-07-06 信越化学工業株式会社 高特性エピタキシャル成長用基板とその製造方法

Also Published As

Publication number Publication date
JP7319227B2 (ja) 2023-08-01
US20230250552A1 (en) 2023-08-10
CN115461502A (zh) 2022-12-09
TW202208705A (zh) 2022-03-01
EP4151783A1 (en) 2023-03-22
WO2021230148A1 (ja) 2021-11-18
KR20230009363A (ko) 2023-01-17

Similar Documents

Publication Publication Date Title
WO2021230148A1 (ja) Iii-v族化合物結晶用ベース基板及びその製造方法
JP4979399B2 (ja) 半導体層構造及び半導体層構造の製造方法
KR100832152B1 (ko) 반도체 헤테로구조, 반도체 헤테로구조의 형성방법 및 반도체 헤테로구조를 포함하는 절연층 위의 스트레인층 웨이퍼
US8664085B2 (en) Method of manufacturing composite substrate
JP6550154B2 (ja) 金属窒化物の高圧窒素アニールのためのプロセス
EP2554718A1 (en) Method for producing single crystal 3c-sic substrate and resulting single-crystal 3c-sic substrate
WO2022004165A1 (ja) 大口径iii族窒化物系エピタキシャル成長用基板とその製造方法
US20240141552A1 (en) Seed substrate for epitaxial growth use and method for manufacturing same, and semiconductor substrate and method for manufacturing same
EP2296169B1 (en) Method for manufacturing nitrogen compound semiconductor substrate, nitrogen compound semiconductor substrate, method for manufacturing single crystal sic substrate, and single crystal sic substrate
EP4299802A1 (en) Nitride semiconductor substrate and manufacturing method therefor
JP2005203666A (ja) 化合物半導体デバイスの製造方法
JP2010251743A (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体自立基板、iii族窒化物半導体素子、ならびに、これらの製造方法
JP5109912B2 (ja) 半導体装置の製造方法、半導体装置
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP7108783B2 (ja) 半導体膜
WO2023233781A1 (ja) Iii族窒化物単結晶基板の製造方法
JP7487726B2 (ja) 窒化物半導体基板及びその製造方法
US8026517B2 (en) Semiconductor structures
WO2023176185A1 (ja) 高特性エピ用種基板、高特性エピ用種基板の製造方法、半導体基板、および半導体基板の製造方法
WO2023127249A1 (ja) 高特性エピタキシャル成長用基板とその製造方法
CN116940720A (zh) 外延生长用种子基板及其制造方法、和半导体基板及其制造方法
CN118159693A (zh) 外延生长用种子基板及其制造方法和半导体基板及其制造方法
KR100839224B1 (ko) GaN 후막의 제조방법
JP2005259990A (ja) InN半導体及びその製造方法
GB2425653A (en) Manufacture of group III-nitride semiconductor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230720

R150 Certificate of patent or registration of utility model

Ref document number: 7319227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150