KR20230009363A - Iii-v 족 화합물 결정용 베이스 기판 및 그 제조 방법 - Google Patents

Iii-v 족 화합물 결정용 베이스 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20230009363A
KR20230009363A KR1020227033284A KR20227033284A KR20230009363A KR 20230009363 A KR20230009363 A KR 20230009363A KR 1020227033284 A KR1020227033284 A KR 1020227033284A KR 20227033284 A KR20227033284 A KR 20227033284A KR 20230009363 A KR20230009363 A KR 20230009363A
Authority
KR
South Korea
Prior art keywords
layer
group iii
compound
impurity
base substrate
Prior art date
Application number
KR1020227033284A
Other languages
English (en)
Inventor
요시히로 구보타
가즈토시 나가타
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20230009363A publication Critical patent/KR20230009363A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 III-V 족 화합물 결정용 베이스 기판 (1) 은 세라믹스 코어층 (2) 과 세라믹스 코어층 (2) 을 봉입하는 불순물 봉입층 (3) 과 불순물 봉입층 상의 접합층 (4) 과 접합층 상의 가공층 (5) 을 구비하고, 불순물 봉입층 (3) 은 SiOxNy (여기서, x ＝ 0 ∼ 2, y ＝ 0 ∼ 1.5, x ＋ y ＞ 0) 의 조성식으로 나타내는 조성물의 층이고, 접합층 (4) 은 SiOx'Ny' (여기서, x' ＝ 1 ∼ 2, y' ＝ 0 ∼ 2) 의 조성식으로 나타내는 조성물의 층이고, 가공층 (5) 은 종결정의 층이다. 본 발명에 의하면, 대구경 및 고품질의 III-V 족 화합물 결정을 얻기 위한 III-V 족 화합물 결정용 베이스 기판 및 그 제조 방법을 제공할 수 있다.

Description

III-V 족 화합물 결정용 베이스 기판 및 그 제조 방법
본 발명은 III-V 족 화합물 결정용 베이스 기판 및 그 제조 방법에 관한 것이다.
III-V 족 결정 기판, 특히 GaN 계 결정 기판이나 AlN 계 결정 기판은, 넓은 밴드 갭을 갖고, 극단파장역에서의 발광성이나 고내압성의 점에서 우수하다. 이 때문에, GaN 계 결정 기판이나 AlN 계 결정 기판은, 레이저, 쇼트키 다이오드, 파워 디바이스, 고주파 디바이스 등의 디바이스로의 응용이 기대되고 있다.
그러나, 현 상황은, III-V 족 화합물의 대구경, 고품질의 후막 (장척) 결정을 제조하는 것이 어렵다. 예를 들어, (i) 벌크 성장법으로 GaN 결정을 성장시키는 경우, 통상적으로, 고온의 액체 암모니아 중에서 GaN 결정을 성장시키기 때문에, 고온 고압 장치가 불가결하여, GaN 결정의 대형화, GaN 결정의 제조의 저비용화가 저지되고 있다. 한편, (ii) 기상 성장법으로 GaN 결정을 성장시키는 경우, 사파이어, SiC, Si 등의 종결정 기판, 혹은 이들 종결정을 붙인 베이스 기판과, GaN 결정 사이의 열팽창률차가 크기 때문에, GaN 결정의 대구경화나 후막 (장척) 화를 진행함에 따라, 큰 열응력이 발생하여, GaN 결정이 크게 휘거나, 크랙 등이 발생하거나 하기 쉽다. 따라서, 이와 같은 이유로부터, 현 상황에서는, GaN 의 가장 큰 대구경품이 얻어지고 있는 GaN 박막을 형성한 Si 기판 (GaN On Si 기판) 에 있어서조차 GaN 의 직경은 φ6 인치가 한계로 되어 있다. 또, Si 기판 상에 형성한 GaN 박막은 내압이 떨어진다. 고내압용의 후막품은, 동일한 이유에 의해 φ2 인치 정도의 소구경품밖에 제조를 할 수 없는 상황이다. 상기와 같은 배경으로부터, 상기 서술한 디바이스 등에 사용하는 GaN 계 결정 기판이나 AlN 계 결정 기판은, 아무리 해도 고가격이고 박물 (저내압품) 이 되어, GaN 계 결정 기판이나 AlN 계 결정 기판의 용도 확대나 넓은 보급을 방해하고 있다.
이 타개책으로서, 예를 들어, 특허문헌 1 및 2 에 기재된 선행 기술이 알려져 있다. 예를 들어, 특허문헌 1 에 기재된 방법은 GaN 결정과 거의 동일한 열팽창률의 멀라이트계 세라믹스를 지지 기판 (베이스 기판) 으로서 사용한다. 이로써, 얻어지는 GaN 결정에 휨이나 크랙이 발생하기 어려워진다. 그러나, 지지 기판인 멀라이트계 세라믹스 중의 불순물이, 종결정 첩합 공정, GaN 성장 공정 등의 공정에서 확산되어, 고품질의 GaN 결정은 얻어지지 않는다.
한편, 특허문헌 2 에 기재된 방법에서는, GaN 기판의 열팽창률에 비교적 가깝고, 저렴한 AlN 세라믹스 기판을 사용한다. 그리고, AlN 세라믹스 기판으로부터의 불순물 확산을 방지하기 위해, AlN 세라믹스 기판을 SiO2/Poly-Si/SiO2/Si3N4 의 다층막으로 봉지한다 (감싼다). 다층막의 상면에 후막 SiO2 를 개재하여, GaN 과 격자 정수가 비교적 가까운 Si＜111＞ 을 종결정으로서 첩부하고, 그 종결정 상에 MOCVD 나 HVPE 등으로 GaN 단결정을 성장시켜, 대구경의 GaN 에피택셜 기판이나 무구 (無垢) 기판을 얻고 있다.
그러나, 이 방법은, 예를 들어, 불순물 확산 방지를 위해, 먼저, 접착재층의 SiO2 막으로 AlN 세라믹스 기판을 감싼다. 그 후, 정전 척용도 겸한 Poly-Si 막으로 AlN 세라믹스 기판을 추가로 봉입한다. 그리고, 재차 접착제층인 SiO2 막으로 AlN 세라믹스 기판을 감싸고, 그 위에 추가로 불순물 확산 방지층인 Si3N4 막으로 AlN 세라믹스 기판을 봉입한다. 이와 같이, 수고가 드는 4 층이나 되는 엔지니어링층을 성막해야 하고, 또, 이들 성막을 위한 고가의 각종 성막 장치가 필요해진다. 이 때문에, GaN 기판의 제조 비용이 비싸진다.
추가로 말하면, 베이스 기판의 중핵 (코어) 인 AlN 세라믹스의 평균 열팽창률은 4.6 ∼ 5.2 ppm/K 이다. 화학적 성질과 함께, 평균 열팽창률이 AlN 코어와 크게 상이한 무기 화합물의 3 ∼ 4 층으로 이루어지는 다층막으로 AlN 코어를 봉입하고 있다. 또한, 다층막에 있어서도 각 층 사이에서 열팽창률의 대소는, 서로 전후한, 뒤섞인 상태이다.
즉, 베이스 기판은, AlN 세라믹스 (4.6 ∼ 5.2 ppm/K)/SiO2 (0.5 ppm/K)/Poly-Si (3.6 ppm/K)/SiO2 (0.5 ppm/K)/Si3N4 (3 ppm/K) 의 층 구조를 갖고, 인접하는 2 개의 층은 화학적 성질이나 평균 열팽창률이 서로 크게 상이하여, 층의 평균 열팽창률이 원활하게 이어져 있지 않다. 이 때문에, 층 사이의 친화성이 낮아 큰 열응력이 발생하여, 층간 박리나 층의 크랙, 결국에는 다층막 전체의 휨 등이 발생하기 쉽다.
바꾸어 말하면, 이들 각 층은 그 화학 조성이 각각 전혀 상이한 데다가, 평균 열팽창률에 있어서 격절된 단차를 갖기 때문에, 상기의 열응력과 더불어 각 층 사이에서의 친화성 및 일체성이 매우 취약하게 되어 있다. 이 때문에, 베이스 기판은, 층간 박리나 크랙이 발생하기 쉬운 구조로 되어 있다. 또, 다층막 전체의 응력 밸런스가 나쁜 것에 의한 휨 등도 발생하기 쉽다.
그 결과, 주로 불순물 확산 방지를 목적으로 한 엔지니어링층은 그 역할을 하지 않아, 베이스 기판 전반에 발생하는 크랙이나 박리 등을 통하여, AlN 세라믹스 중의 금속이나 산소, 탄소 등의 불순물이 GaN 기판에 확산되어 오염될 우려가 있다. 또한 게다가, 엔지니어링층으로 봉지한 (감싼) 후의 이하의 일련의 공정, 구체적으로는 (i) 엔지니어링층 상면에 후막 SiO2 를 성막하는 공정, (ii) 후막 SiO2 를 열 처리하는 공정, (iii) 후막 SiO2 를 연마하여 후막 SiO2 의 표면을 평활화하는 공정, (iv) 연마 및 평활화한 후막 SiO2 면 상에 종결정 Si＜111＞ 을 첩부하는 공정 등의 공정 중에, 엔지니어링층, 후막 SiO2 층 및 Si＜111＞ 층의 각 층 사이 및 각각의 층 중에 있어서 박리나 크랙, 휨 등이 빈발할 우려가 있다. 이것은, 상기 서술한 엔지니어링층의 문제점에 더하여, 엔지니어링층, 후막 SiO2 층 및 Si＜111＞ 층 사이에 층간 친화성이 없는 것과, 열팽창률이 매우 작은 후막 SiO2 층과 열팽창률이 매우 큰 엔지니어링층이나 Si＜111＞ 층 사이에서 큰 열응력이 발생하는 것이 원인으로 생각된다. 이 때문에, 이들 문제점에 대한 개선책이 강하게 요구되고 있다.
일본 공개특허공보 2013-177285호 일본 공표특허공보 2019-523994호
본 발명은 상기 사정을 감안하여 이루어진 것으로, 이들 결점을 개선하기 위해 예의 검토한 결과, 이하의 본 발명을 하기에 이르렀다. 즉, 대구경 및 고품질의 III-V 족 화합물 결정을 얻기 위한 III-V 족 화합물 결정용 베이스 기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해, 하기의 III-V 족 화합물 결정용 베이스 기판 및 그 제조 방법을 제공한다. 즉,
[1] 세라믹스 코어층과, 상기 세라믹스 코어층을 봉입하는 불순물 봉입층과, 상기 불순물 봉입층 상의 접합층과, 상기 접합층 상의 가공층을 구비하고, 상기 불순물 봉입층은 SiOxNy (여기서, x ＝ 0 ∼ 2, y ＝ 0 ∼ 1.5, x ＋ y ＞ 0) 의 조성식으로 나타내는 조성물의 층이고, 상기 접합층은 SiOx'Ny' (여기서, x' ＝ 1 ∼ 2, y' ＝ 0 ∼ 2) 의 조성식으로 나타내는 조성물의 층이고, 상기 가공층은 종결정의 층인 III-V 족 화합물 결정용 베이스 기판.
[2] 상기 세라믹스 코어층이 다결정 AlN 의 층이고, 상기 III-V 족 화합물이, Al, Ga 및 In 으로 이루어지는 군에서 선택되는 적어도 1 종의 III 족 원소와 N 의 화합물인 상기 [1] 에 기재된 III-V 족 화합물 결정용 베이스 기판.
[3] 상기 불순물 봉입층의 상기 조성식 SiOxNy 에 있어서의 x 및 y 의 값이, 상기 세라믹스 코어층 측과 상기 접합층 측에서는 상이한 상기 [1] 또는 [2] 에 기재된 III-V 족 화합물 결정용 베이스 기판.
[4] 상기 접합층의 상기 조성식 SiOx'Ny' 에 있어서의 x' 및 y' 의 값이, 상기 불순물 봉입층 측과 상기 가공층 측에서는 상이한 상기 [1] ∼ [3] 중 어느 하나에 기재된 III-V 족 화합물 결정용 베이스 기판.
[5] 상기 가공층은, Si, GaAs, SiC, AlN, GaN 및 Al2O3 으로 이루어지는 군에서 선택되는 적어도 1 종의 물질로 이루어지는 종결정인 상기 [1] ∼ [4] 중 어느 하나에 기재된 III-V 족 화합물 결정용 베이스 기판.
[6] 세라믹스 코어층을 봉입하는 불순물 봉입층을 형성하는 공정과, 상기 불순물 봉입층 상에 접합층을 형성하는 공정과, 상기 접합층 상에 가공층을 형성하는 공정을 포함하고, 상기 불순물 봉입층은, SiOxNy (여기서, x ＝ 0.0 ∼ 2.0, y ＝ 0.0 ∼ 1.5) 의 조성식으로 나타내는 조성물의 층이고, 상기 접합층은, SiOx'Ny' (여기서, x' ＝ 1.0 ∼ 2.0, y' ＝ 0.0 ∼ 2.0) 의 조성식으로 나타내는 조성물의 층이고, 상기 가공층은, 종결정의 층인 III-V 족 화합물 결정용 베이스 기판의 제조 방법.
[7] 상기 가공층을 형성하는 공정은, 상기 종결정의 기판을 상기 접합층에 전사한 후, 상기 기판을 박리함으로써 상기 가공층을 형성하는 상기 [6] 에 기재된 III-V 족 화합물 결정용 베이스 기판의 제조 방법.
[8] 상기 세라믹스 코어층이 다결정 AlN 의 층이고, 상기 III-V 족 화합물이, Al, Ga 및 In 으로 이루어지는 군에서 선택되는 적어도 1 종의 III 족 원소와 N 의 화합물인 상기 [6] 또는 [7] 에 기재된 III-V 족 화합물 결정용 베이스 기판의 제조 방법.
[9] 상기 불순물 봉입층을 형성하는 공정은, 상기 불순물 봉입층의 상기 조성식 SiOxNy 에 있어서의 x 및 y 의 값이, 상기 세라믹스 코어층 측과 상기 접합층 측에서는 상이하도록, 상기 불순물 봉입층을 형성하는 상기 [6] ∼ [8] 중 어느 하나에 기재된 III-V 족 화합물 결정용 베이스 기판의 제조 방법.
[10] 상기 접합층을 형성하는 공정은, 상기 접합층의 상기 조성식 SiOx'Ny' 에 있어서의 x' 및 y' 의 값이, 상기 불순물 봉입층 측과 상기 가공층 측에서는 상이하도록 상기 접합층을 형성하는 상기 [6] ∼ [9] 중 어느 하나에 기재된 III-V 족 화합물 결정용 베이스 기판의 제조 방법.
[11] 상기 세라믹스 코어층, 상기 불순물 봉입층 및 상기 접합층의 적어도 1 개의 층을 열안정화 처리하는 공정과, 상기 열안정화 처리한 층의 표면을 연마하는 공정을 추가로 포함하는 상기 [6] ∼ [10] 중 어느 하나에 기재된 III-V 족 화합물 결정용 베이스 기판의 제조 방법.
[12] 상기 가공층을 형성하는 공정은, Si, GaAs, SiC, AlN, GaN 및 Al2O3 으로 이루어지는 군에서 선택되는 적어도 1 종의 물질로 이루어지는 종결정의 기판에 이온 주입을 실시하고, 이온 주입을 실시한 상기 기판을 상기 접합층에 전사하고, 전사한 상기 기판을 박리함으로써 상기 가공층을 형성하는 상기 [6] ∼ [11] 중 어느 하나에 기재된 III-V 족 화합물 결정용 베이스 기판의 제조 방법.
본 발명에 의하면, 대구경 및 고품질의 III-V 족 화합물 결정을 얻기 위한 III-V 족 화합물 결정용 베이스 기판 및 그 제조 방법을 제공할 수 있다.
도 1 은, 본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판을 설명하기 위한 도면이다.
도 2 는, 본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판의 제조 방법의 공정 (C) 를 설명하기 위한 도면이다.
[III-V 족 화합물 결정용 베이스 기판]
이하에, 도 1 을 참조하여, 본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판을 설명한다.
본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판 (1) 은, 세라믹스 코어층 (2) 과, 세라믹스 코어층 (2) 을 봉입하는 불순물 봉입층 (3) 과, 불순물 봉입층 상의 접합층 (4) 과, 접합층 (4) 상의 가공층 (5) 을 구비한다.
(세라믹스 코어층)
세라믹스 코어층 (2) 은, 본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판 (1) 의 기초를 이루는 층이다. 세라믹스 코어층 (2) 은, 제조하고자 하는 III-V 족 화합물의 열팽창률에 가까운 열팽창률을 갖는 재료인 것이 바람직하다. 대구경의 세라믹스 코어층 (2) 을 용이하게 제조할 수 있다는 관점에서, 세라믹스 코어층 (2) 은 다결정 세라믹스 재료의 층인 것이 바람직하다. 세라믹스 코어층 (2) 을 구성하는 다결정 세라믹스 재료에는, 예를 들어, 다결정 질화알루미늄 (AlN), 다결정 질화갈륨 (GaN), 다결정 질화알루미늄갈륨 (AlGaN), 다결정 탄화실리콘 (SiC), 다결정 산화아연 (ZnO), 다결정 삼산화갈륨 (Ga2O3) 등을 들 수 있다. 이들 중에서 비교적 저렴하게 대구경의 세라믹스 코어층 (2) 을 얻을 수 있다는 관점에서, 다결정 질화알루미늄 (AlN) 이 바람직하고, 산화알루미늄, 산화이트륨 등의 소결 보조제를 포함하는 다결정 질화알루미늄 (AlN) 이 보다 바람직하다.
III-V 족 화합물 결정용 베이스 기판 (1) 의 강도를 확보하는 관점 및 III-V 족 화합물 결정용 베이스 기판 (1) 의 취급성의 관점에서, 세라믹스 코어층 (2) 의 두께는, 예를 들어, 100 ∼ 1500 ㎛ 이다. 또, 내압성이 우수한 대구경의 III-V 족 화합물 결정용 베이스 기판 (1) 을 얻는 관점에서, 세라믹스 코어층 (2) 의 직경은 150 ㎜ 이상이다.
(불순물 봉입층)
불순물 봉입층 (3) 은, 세라믹스 코어층 (2) 을 봉입하여, 세라믹스 코어층의 불순물의 확산을 방지하는 것이다. 불순물 봉입층 (3) 은, SiOxNy (여기서, x ＝ 0 ∼ 2, y ＝ 0 ∼ 1.5, x ＋ y ＞ 0) 의 조성식으로 나타내는 조성물의 층이다. 이로써, 불순물 봉입층 (3) 은, 세라믹스 코어층 (2) 과의 친화성을 양호하게 할 수 있음과 함께, 세라믹스 코어층 (2) 으로부터의 불순물 확산을 보다 효과적으로 방지할 수 있다.
SiOxNy 의 조성식으로 나타내는 조성물은, 일반적으로, (i) SiO2 성분, (ii) (Si, O, N) 으로 이루어지는 성분 (예를 들어, Si2N2O 성분), (iii) Si3N4 성분의 혼합 조성물이다. SiOxNy 의 조성식으로 나타내는 조성물은, 경우에 따라 미량의 H 를 포함하지만, 본 명세서에서는 SiOxNy 식 중에 H 를 표시하지 않는다. 즉, SiOxNy 의 조성식으로 나타내는 조성물은, 미량의 H 를 함유하는 것도 포함한다. 또, SiOxNy 의 조성식으로 나타내는 조성물은, 단순한 정비 화합물의 혼합 조성물에 한정되지 않고, Si, O, N 원자의 비율이 정비례의 법칙에 따르지 않는 부정비 화합물도 포함하는 혼합 조성물이어도 된다.
불순물 봉입층 (3) 의 SiOxNy 의 조성식에 있어서, x ＋ y ＝ 0, 즉, x ＝ 0, 또한 y ＝ 0 이면, 불순물 봉입층 (3) 은 세라믹스 코어층 (2) 과의 친화성이 매우 약해진다. x ＝ 0 이고 y ＞ 1.5 이면, 고강성의 Si3N4 성분이 많아지기 때문에, 불순물 봉입층 (3) 이 고강성의 세라믹스 코어층 (2) 의 열변형에 추종할 수 없어, 층 분리 등이 발생하기 쉬워진다. 한편, x ＞ 2.0 이고 y ＝ 0 이면, SiO2 성분이 주체가 되기 때문에, 불순물 봉입층 (3) 은 세라믹스 코어층 (2) 과의 친화성은 양호해지지만, 불순물 봉입층 (3) 의 강도가 낮아져, 층 분리가 일어나기 쉬워진다. 또, Si3N4 성분이 적기 때문에, Si3N4 성분의 특장인 불순물 확산 방지 기능이 발현되기 어려워져, 세라믹스 코어층 중 혹은 외적 환경으로부터의 여러 가지 불순물이 접합층 (4) 이나 가공층 (5) 에 혼입되기 쉬워진다. x ＞ 2.0 이고 y ＞ 1.5 이면, O 성분이 Si, N 에 비해 많아지기 때문에, SiO2 성분이 Si3N4 성분에 비해 많아져, 불순물 봉입층 (3) 의 내습성의 열화가 일어나고, 나아가서는 SiO2 성분의「매우 작은 열팽창률」이 불순물 봉입층 (3) 에 크게 발현되어, 불순물 봉입층 (3) 과 세라믹스 코어층 (2) 사이의 열팽창률차가 커져, 세라믹스 코어층 (2) 과의 친화성 및 일체성의 유지를 할 수 없게 되는 경우가 있다. 그 결과, III-V 족 화합물 결정용 베이스 기판 (1) 의 특성이 악화된다.
불순물 봉입층 (3) 의 조성식 SiOxNy 에 있어서의 x 및 y 의 값이, 세라믹스 코어층 측과 접합층 측에서는 상이한 것이 바람직하다. 이로써, 불순물 봉입층 (3) 은, 세라믹스 코어층 (2) 과의 친화성을 더욱 양호하게 할 수 있음과 함께, 세라믹스 코어층 (2) 으로부터의 불순물 확산을 더욱 방지할 수 있다. 예를 들어, 세라믹스 코어층 측으로부터 접합층 측으로 나아감에 따라, 불순물 봉입층 (3) 에 있어서의 Si, O, N 의 원자비를 적절히 변화시킴으로써, 불순물 봉입층 (3) 과 세라믹스 코어층 (2) 사이의 친화성 및 일체성을 유지하면서 열팽창률차를 작게 할 수 있음과 함께, 불순물 봉입층 (3) 과 접합층 (4) 사이의 친화성 및 일체성을 유지하면서 열팽창률차를 작게 할 수 있다.
세라믹스 코어층 측으로부터 접합층 측으로 나아감에 따라, 즉, 세라믹스 코어층 측으로부터 외측으로 나아감에 따라, 불순물 봉입층 (3) 의 조성을 서서히 변화시키는 것이 바람직하다. 즉, 불순물 봉입층 (3) 의 조성을 경사 조성 (Gradation) 으로 하는 것이 바람직하다. 이로써, 불순물 봉입층 (3) 과 세라믹스 코어층 (2) 사이의 친화성 및 일체성 그리고 불순물 봉입층 (3) 과 접합층 (4) 사이의 친화성 및 일체성을 유지하면서, 불순물 봉입층 (3) 에 있어서의 세라믹스 코어층 (2) 의 근방 영역의 열팽창률을 세라믹스 코어층 (2) 의 열팽창률에 가깝게 할 수 있고, 또한, 불순물 봉입층 (3) 에 있어서의 접합층 (4) 의 근방 영역의 열팽창률을 접합층 (4) 의 열팽창률에 가깝게 할 수 있다. 그 결과, 불순물 봉입층 (3) 은, 특허문헌 2 에 기재되어 있는 선행 발명과 같은, 각 층의 조성이 각각에서 전혀 상이하고, 열팽창률이 크게 격절되는 명료한 단차를 갖지 않게 된다. 이 때문에, 불순물 봉입층 (3) 은, 원활하게 이어진 조성물로서, 친화성 및 일체성이 유지되고, 아울러 불순물 봉입층 (3) 에 있어서의 열응력의 발생을 억제할 수 있다. 그리고, 불순물 봉입층 중의 박리나 크랙, 불순물 봉입층 (3) 의 휨의 발생이 방지된다. 구체적으로는, 예를 들어, 세라믹스 코어층 측으로부터 접합층 측으로 나아감에 따라, 불순물 봉입층 (3) 의 조성식 SiOxNy 에 있어서의 x 의 값이 서서히 작아지고, y 의 값이 서서히 커지는 것이 바람직하다.
불순물 봉입층 (3) 의 조성식 SiOxNy 에 있어서의 x 및 y 의 값이, 세라믹스 코어층 측과 접합층 측에서는 상이한 경우, 불순물 봉입층 (3) 및 세라믹스 코어층 (2) 사이의 친화성 및 일체성의 관점에서, 세라믹스 코어층 (2) 의 근방의 영역 (31) 에서는, 불순물 봉입층 (3) 의 조성식 SiOxNy 에 있어서의 x 의 값이 0.8 ∼ 2.0 이고, y 의 값이 0.0 ∼ 1.2 인 것이 바람직하고, x 의 값이 1.0 ∼ 1.8 이고, y 의 값이 0.2 ∼ 1.0 인 것이 보다 바람직하다. 또, 불순물 봉입층 (3) 의 외측의 영역 (32) 에서는, 불순물 확산 방지의 관점에서, 불순물 봉입층 (3) 의 조성식 SiOxNy 에 있어서의 x 의 값이 0.0 ∼ 0.7 이고, y 의 값이 0.8 ∼ 1.5 인 것이 보다 바람직하고, x 의 값이 0.2 ∼ 0.5 이고, y 의 값이 1.0 ∼ 1.4 인 것이 보다 바람직하다. 또, 이 경우, 불순물 봉입층 (3) 의 층 중의 박리 및 크랙을 억제하는 관점에서, 불순물 봉입층 (3) 의 조성을 경사 조성 (Gradation) 으로 하는 것이 바람직하다.
불순물 봉입층 (3) 의 두께는, 세라믹스 코어층 (2) 과의 친화성을 유지하고, 세라믹스 코어층 (2) 과의 일체화가 가능하고, 또한 세라믹스 코어층 중의 불순물 확산을 방지하기에 충분한 두께인 것이 바람직하다. 이와 같은 관점에서, 불순물 봉입층 (3) 의 두께는, 통상적으로는 3 ㎛ 이하이고, 바람직하게는 0.5 ∼ 2.0 ㎛ 이다. 불순물 봉입층 (3) 의 두께가 0.5 ㎛ 이상이면 불순물의 확산을 충분히 방지할 수 있다. 불순물 봉입층 (3) 의 두께가 2.0 ㎛ 이하이면 불순물 봉입층 (3) 과 세라믹스 코어층 (2) 사이의 열팽창률차에 의한 휨의 발생을 방지할 수 있다.
불순물 봉입층 (3) 은, 통상적인 LPCVD (감압 화학 증착) 장치, 플라즈마 장치 등의 장치를 사용하여, SiH4, SiH2Cl2, O2, NH3, N2O 등의 원료 가스를 공급함으로써 형성할 수 있다. 또, 불순물 봉입층 (3) 은, SiH4, SiH2Cl2, O2, NH3, N2O 등의 원료 가스의 비율을 서서히 바꾸면서 원료 가스를 공급함으로써 경사 조성 (Gradation) 으로 할 수 있다. 불순물 봉입층 (3) 을 형성하기 위한 장치는, LPCVD 장치가 바람직하고, 원료 가스는, SiH4, O2, NH3 및 N2O 가 바람직하다.
(접합층)
접합층 (4) 은, 불순물 봉입층 상의, SiOx'Ny' (여기서, x' ＝ 1 ∼ 2, y' ＝ 0 ∼ 2) 의 조성식으로 나타내는 조성물의 층이다. SiOx'Ny' 의 조성식으로 나타내는 조성물도, 일반적으로, (i) SiO2 성분, (ii) (Si, O, N) 으로 이루어지는 성분 (예를 들어, Si2N2O 성분), (iii) Si3N4 성분의 혼합 조성물이다. SiOx'Ny' 의 조성식으로 나타내는 조성물도, 경우에 따라 미량의 H 를 포함하지만, 본 명세서에서는 SiOx'Ny' 의 조성식 중에 H 를 표시하지 않는다. 즉, SiOx'Ny' 의 조성식으로 나타내는 조성물은, 미량의 H 를 함유하는 것도 포함한다. 또, SiOx'Ny' 의 조성식으로 나타내는 조성물은, 단순한 정비 화합물의 혼합 조성물에 한정되지 않고, Si, O, N 원자의 비율이 정비례의 법칙에 따르지 않는 부정비 화합물도 포함하는 혼합 조성물이어도 된다.
접합층 (4) 의 SiOx'Ny' 의 조성식에 있어서, x' ＜ 1 이고 y' ＝ 0 이면, 접합층 (4) 은 SiO2 성분이 주체가 되기 때문에, 불순물 봉입층 (3) 과의 친화성은 풍부하지만, 탈가스, 탈수에 의한 보이드 결함이 발생하기 쉬워진다. x' ＜ 1.0 이고 y' ＞ 2.0 이면, 접합층 (4) 에 있어서 고강성 및 고경도의 Si3N4 성분이 많아지기 때문에, 연마 등의 이후의 공정의 비용이 든다. 한편, x' ＞ 2.0 이고 y' ＝ 0 이면, 접합층 (4) 은 SiO2 성분이 주체가 되기 때문에, 연마는 용이하지만 강도가 낮기 때문에, 평활화에 난점이 있다. 또, 접합층 (4) 에 불순물 확산 방지 기능이 높은 Si3N4 성분이 거의 존재하지 않기 때문에, 세라믹스 코어층 중 혹은 외적 환경으로부터의 여러 가지 불순물이 가공층 (5) 에 확산되기 쉬워진다. x' ＞ 2.0 이고 y' ＞ 2.0 이면, SiON 의 부정비로 불안정한 성분이 생성되기 쉬워져, 친화성 및 일체성은 개선되지만, 내습성이 저하되는 경우가 있다.
접합층 (4) 의 조성식 SiOx'Ny' 에 있어서의 x' 및 y' 의 값이, 불순물 봉입층 측과 가공층 측에서는 상이한 것이 바람직하다. 이로써, 접합층 (4) 과 불순물 봉입층 (3) 사이에서, 친화성 및 일체성을 유지하면서, 열팽창률차를 작게 할 수 있음과 함께, 접합층 (4) 과 가공층 (5) 사이에서, 친화성 및 일체성을 유지하면서, 열팽창률차를 작게 할 수 있다. 그리고, 층간 박리나 크랙, 휨이 발생하지 않게 된다.
접합층 (4) 의 조성식 SiOx'Ny' 에 있어서의 x' 및 y' 의 값이, 불순물 봉입층 측과 가공층 측에서는 상이한 경우, 접합층 (4) 및 불순물 봉입층 (3) 사이의 친화성 및 일체성의 관점에서, 불순물 봉입층 (3) 의 근방의 영역 (41) 에서는, 접합층 (4) 의 조성식 SiOx'Ny' 에 있어서의 x' 의 값은, 1.0 ∼ 1.8 이고, y' 의 값은 1.0 ∼ 2.0 인 것이 바람직하고, x' 의 값은 1.1 ∼ 1.5 이고, y' 의 값은 1.2 ∼ 1.9 인 것이 보다 바람직하다. 또, 접합층 (4) 의 외측의 영역 (42) 에서는, 접합층 (4) 및 가공층 (5) 사이의 친화성 및 일체성의 관점에서, 접합층 (4) 의 조성식 SiOx'Ny' 에 있어서의 x' 의 값은, 1.3 ∼ 2.0 이고, y' 의 값은 0.0 ∼ 1.6 인 것이 바람직하고, x' 의 값은 1.5 ∼ 1.8 이고, y' 의 값은 0.2 ∼ 1.4 인 것이 보다 바람직하다.
불순물 봉입층 측으로부터 가공층 측으로 나아감에 따라 접합층 (4) 의 조성을 서서히 변화시키는 것이 바람직하다. 즉, 접합층 (4) 의 조성을 경사 조성 (Gradation) 으로 하는 것이 바람직하다. 이로써, 접합층 (4) 과 불순물 봉입층 (3) 사이의 친화성 및 일체성 그리고 접합층 (4) 과 가공층 (5) 사이의 친화성 및 일체성을 유지하면서, 접합층 (4) 에 있어서의 불순물 봉입층 (3) 의 근방 영역의 열팽창률을 불순물 봉입층 (3) 의 열팽창률에 가깝게 할 수 있음과 함께, 접합층 (4) 에 있어서의 가공층 (5) 의 근방 영역의 열팽창률을 가공층 (5) 의 열팽창률에 가깝게 할 수 있다. 그리고, 층간 박리나 크랙, 휨이 발생하지 않게 된다. 구체적으로는, 예를 들어, 불순물 봉입층 측으로부터 가공층 측으로 나아감에 따라, 접합층 (4) 의 조성식 SiOx'Ny' 에 있어서의 x' 의 값이 서서히 커지고, y' 의 값이 서서히 작아지는 것이 바람직하다.
접합층 (4) 의 두께는, 세라믹스 코어층 (2) 의 결함이나 보이드를 메우기에 충분한 두께인 것이 바람직하다. 통상적으로, 본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판에서 세라믹스 코어층 (2) 으로서 사용되는 세라믹스 기판은, 연삭 및 연마되어 표면이 평활하다. 그러나, 그래도 세라믹스 기판에는 소결시에 생긴 결함이나 보이드가 남는다. 일반적으로는, 그 보이드의 깊이는, 최대 대략 4 ㎛ 이다. 따라서, 접합층 (4) 의 두께는, 이들 결함이나 보이드를 메우기에 충분한 두께인 것이 바람직하다. 이와 같은 관점에서, 접합층 (4) 의 두께는, 바람직하게는 4.5 ∼ 8.5 ㎛ 이다. 접합층 (4) 의 두께가 4.5 ㎛ 이상이면, 접합층 (4) 은 결함이나 보이드를 충분히 메울 수 있어, 접합층 (4) 의 표면에 오목부가 형성되는 것을 방지할 수 있다. 한편, 접합층 (4) 의 두께가 8.5 ㎛ 이하이면, 여분의 성막 비용이 들어 효과/비용이 나빠지는 것을 억제할 수 있다.
접합층 (4) 도, 불순물 봉입층 (3) 과 마찬가지로, 통상적인 LPCVD (감압 화학 증착) 장치, 플라즈마 장치 등의 장치를 사용하여, SiH4, SiH2Cl2, O2, NH3, N2O 등의 원료 가스를 공급함으로써 형성할 수 있다. 또, 접합층 (4) 도, 불순물 봉입층 (3) 과 마찬가지로, SiH4, SiH2Cl2, O2, NH3, N2O 등의 원료 가스의 비율을 서서히 바꾸면서 원료 가스를 공급함으로써 경사 조성 (Gradation) 으로 할 수 있다. 접합층 (4) 을 형성하기 위한 장치는, LPCVD 장치가 바람직하고, 원료 가스는, SiH4, O2, NH3 및 N2O 가 바람직하다.
(가공층)
가공층 (5) 은, 접합층의 종결정의 층이다. 가공층 (5) 상에는 III-V 족 화합물을 에피택셜 성장시킨다. 종결정은, 가공층 (5) 상에 에피택셜 성장시키는 III-V 족 화합물의 결정과 유사한 결정형으로, 격자 정수가 비교적 가깝고, 또한, 대구경의 기판이 용이하게 얻어지는 것인 것이 바람직하다. 이와 같은 관점에서, 종결정은, Si, GaAs, SiC, AlN, GaN 및 Al2O3 이 바람직하고, Si＜111＞ 이 보다 바람직하다. 또, 대구경의 기판이 용이하게 얻어진다는 관점에서, AlN 및 GaN 은 기상 성장으로 만들어진 것인 것이 바람직하다. 예를 들어, MOCVD 법 (유기 금속 기상 성장법), HVPE 법 (하이드라이드 기상 성장법), THVPE 법 (트리하이드라이드 기상 성장법) 등의 기상 성장법에 의해, AlN 및 GaN 의 종결정용의 대형 결정을 제조할 수 있다.
가공층 (5) 의 두께는, 바람직하게는 200 ∼ 1000 ㎚ 이다. 가공층 (5) 의 두께가 200 ㎚ 이상이면, 가공층 (5) 에 있어서의 이온 주입에 의해 데미지를 받은 부분의 비율을 작게 할 수 있어, 양질의 종결정을 접합층 (4) 상에 형성하는 것이 용이해진다. 가공층 (5) 의 두께가 1000 ㎚ 이하이면, 가공층 (5) 상에 에피택셜 성장시키는 III-V 족 화합물의 결정과 가공층 (5) 사이의 열팽창률차에 의해, III-V 족 화합물의 결정에 결함이나 크랙이 발생하는 것을 억제할 수 있다.
가공층 (5) 은, 예를 들어, 종결정 기판에 이온 주입을 실시한 후, 상기의 접합층 (4) 에 종결정 기판의 이온 주입한 부분을 박막 전사함으로써, 즉, 접합층 (4) 에 종결정 기판을 전사한 후, 종결정 기판을 박리함으로써 형성할 수 있다. 이온 주입은 통상적인 방법이면 된다. 이온 주입이란, 진공 중에서, 주입을 목적으로 하는 원자 혹은 분자를 이온화하고, 수 keV 내지 수 MeV 로 가속하여 고체 중에 주입하는 방법이다. 주입하는 이온에는, 예를 들어, 수소 이온, 아르곤 (Ar) 이온 등을 들 수 있다. 이온 주입에는, 예를 들어, 이온 주입 장치가 사용된다. 이온 주입 장치는, 고에너지 가속기 및 동위체 분리기를 소형화한 것으로, 이온원, 가속기, 질량 분리기, 빔 주사부, 주입실 등으로 구성된다. 또한, 이온 주입 영역의 깊이는, 이온의 가속 에너지, 조사량 등으로 조정할 수 있다. 이온 주입 영역의 깊이는, 바람직하게는 200 ∼ 1000 ㎚ 이고, 보다 바람직하게는 300 ∼ 600 ㎚ 이다. 이온 주입 영역의 깊이가 200 ㎚ 미만이면, 접합층 상에 형성된 종결정 중 수소 이온이나 Ar 이온 등으로 데미지를 받은 부분의 비율이 커져, 가공층 (5) 이 양호한 종결정의 층으로는 되지 않는 경우가 있다. 한편, 이온 주입 영역의 깊이가 1000 ㎚ 보다 깊으면, 종결정이 지나치게 두꺼워지고, 이 위에 성막되는 III-V 족 화합물의 결정과 종결정의 열팽창률차가 커져, III-V 족 화합물의 결정에 결함이나 크랙이 발생하기 쉬워지거나, 경제적이지 않게 되거나 하는 경우가 있다. 또한, 종결정 기판에 이온 주입을 실시한 후, 수소 이온이나 Ar 이온 등으로 데미지를 받은 부분을 제거하기 위해, 종결정 기판에 CMP (화학 기계 연마) 나 에칭을 실시하는 것이 바람직하다. 또, 박막 전사 후, 회수된 잔부의 종결정 기판은 재차 이온 주입하여, 접합층에 박막 전사하는 종결정 기판으로서 재사용된다.
(III-V 족 화합물 결정)
MOCVD 법 (유기 금속 기상 성장법), HVPE 법 (하이드라이드 기상 성장법), THVPE 법 (트리하이드라이드 기상 성장법) 등의 기상 성장법에 의해, 본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판 (1) 상에, III-V 족 화합물 결정을, 에피택셜 성장에 의해 형성할 수 있다. 이로써, 대구경 또한 후막인 고품질의 III-V 족 화합물 결정을 얻을 수 있다. III-V 족 화합물은, Al, Ga 및 In 으로 이루어지는 군에서 선택되는 적어도 1 종의 III 족 원소와 N 의 화합물인 것이 바람직하다. III-V 족 화합물에는, 예를 들어, GaN, AlN, AlxGa1-xN, InxGa1-xN, AlxInyGa1-x-yN 등을 들 수 있다. 이들 중에서, 본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판 (1) 은, GaN 의 제조에 특히 바람직하다. 또한, 필요에 따라 III-V 족 화합물은, Zn, Cd, Mg, Si 등의 도펀트를 포함할 수 있다.
본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판 (1) 상에 형성한 III-V 족 화합물 결정을 박리함으로써, 대구경이고, 불순물에 의한 오염의 적은, 자립된 III-V 족 화합물 단결정 기판을 제조할 수 있다.
[III-V 족 화합물 결정용 베이스 기판의 제조 방법]
본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판의 제조 방법은, 세라믹스 코어층을 봉입하는 불순물 봉입층을 형성하는 공정 (A) 와, 불순물 봉입층 상에 접합층을 형성하는 공정 (B) 와, 접합층 상에 가공층을 형성하는 공정 (C) 를 포함한다. 이로써, 본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판을 제조할 수 있다. 이하, 각 공정을 상세하게 설명한다.
(공정 (A))
공정 (A) 에서는, 세라믹스 코어층을 봉입하는 불순물 봉입층을 형성한다. 불순물 봉입층은, 통상적인 LPCVD (감압 화학 증착) 장치, 플라즈마 장치 등의 장치를 사용하여 형성할 수 있다. 또한, 세라믹스 코어층 및 불순물 봉입층은 상기 서술한 본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판의 항목에서 설명한 것과 동일하므로, 세라믹스 코어층 및 불순물 봉입층의 설명은 생략한다.
(공정 (B))
공정 (B) 에서는, 불순물 봉입층 상에 접합층을 형성한다. 접합층도, 불순물 봉입층과 마찬가지로, 통상적인 LPCVD (감압 화학 증착) 장치, 플라즈마 장치 등의 장치를 사용하여 형성할 수 있다. 또한, 접합층은 상기 서술한 본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판의 항목에서 설명한 것과 동일하므로, 접합층의 설명은 생략한다.
(공정 (C))
공정 (C) 에서는, 접합층 상에 가공층을 형성한다. 가공층은, 종결정의 기판을 접합층에 전사한 후, 종결정의 기판을 박리함으로써 형성할 수 있다. 도 2 를 참조하여 구체적으로 설명하면, Si, GaAs, SiC, AlN, GaN 및 Al2O3 으로 이루어지는 군에서 선택되는 적어도 1 종의 물질로 이루어지는 종결정의 기판 (6) 에 이온 주입을 실시하여, 기판 (6) 에 이온 주입층 (61) 을 형성한다 (도 2(a) 참조). 이온 주입층 (61) 이 접합층 (4) 에 접촉하도록 기판 (6) 을 접합층 (4) 에 전사한다 (도 2(b) 참조). 그리고, 전사한 기판 (6) 을 박리함으로써 가공층 (5) 을 형성할 수 있다 (도 2(c) 참조). 또한, 가공층은 상기 서술한 본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판의 항목에서 설명한 것과 동일하므로, 가공층의 설명은 생략한다.
(추가 공정)
본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판의 제조 방법은, 세라믹스 코어층, 불순물 봉입층 및 접합층의 적어도 1 개의 층을 열안정화 처리하는 공정과, 열안정화 처리한 층의 표면을 연마하는 공정을 추가로 포함해도 된다. 예를 들어, 본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판의 제조 방법은, 공정 (A) 전에 세라믹스 코어층을 열안정화 처리하는 공정과, 열안정화 처리한 세라믹스 코어층의 표면을 연마하는 공정을 추가로 포함해도 된다. 이로써, 세라믹스 코어층 및 불순물 봉입층 사이의 접합 강도를 더욱 향상시킬 수 있다. 또, 본 발명의 일 실시형태의 III-V 족 화합물 결정용 베이스 기판의 제조 방법은, 공정 (A) 및 공정 (B) 사이에 불순물 봉입층을 열안정화 처리하는 공정과, 열안정화 처리한 불순물 봉입층의 표면을 연마하는 공정을 추가로 포함해도 된다. 이로써, 불순물 봉입층 및 접합층 사이의 접착 강도를 더욱 향상시킬 수 있다. 또한, 공정 (B) 및 공정 (C) 사이에 접합층을 열안정화 처리하는 공정과, 열안정화 처리한 접합층의 표면을 연마하는 공정을 추가로 포함해도 된다. 이로써, 접합층의 밀도가 높아져, 접합층이 두꺼워져도, 연마 및 평활화에 견디도록 할 수 있다. 또, 접합층 및 가공층 사이의 접착 강도를 더욱 향상시킬 수 있다.
열안정화 처리에서는, 예를 들어, 1000 ∼ 1300 ℃ 의 온도에서 베이킹을 실시한다. 또, 열안정화 처리를 실시한 층은, 예를 들어, CMP (화학 기계 연마) 로 평활화된다.
이상의 설명은 어디까지나 일례이며, 본 발명의 III-V 족 화합물 결정용 베이스 기판 및 본 발명의 III-V 족 화합물 결정용 베이스 기판의 제조 방법은, 상기의 실시형태에 전혀 한정되는 것은 아니다. 예를 들어, 정전 척으로, III-V 족 화합물 결정용 베이스 기판을 고정시킬 수 있도록 하기 위해, III-V 족 화합물 결정용 베이스 기판의 최하층으로서, P-Si 막, 도프 P-Si 막 등의 반도체막을 성막해도 된다.
실시예
이하, 실시예 및 비교예를 나타내어, 본 발명을 구체적으로 설명하지만, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
[실시예 1]
AlN 분말 100 중량부에 소결 보조제로서 Y2O3 분말 5 중량부를 혼합하여 얻어진 혼합물을 시트 성형하여, AlN 의 그린 시트로 하고, 이 AlN 의 그린 시트를 약φ230 ㎜ 의 원반상으로 컷하여, 원반상의 그린 시트를 제조하였다. 원반상의 그린 시트를 N2 의 분위기하, 1850 ℃ 의 소성 온도에서 4 시간 소성하여 AlN 세라믹스를 제조하였다. 얻어진 AlN 세라믹스를 추가로 연삭 및 연마하여, 직경 200 ㎜, 두께 750 ㎛ 의 원형의 다결정 AlN 세라믹스 기판으로 하였다.
이 다결정 AlN 세라믹스 기판 (P-AlN 세라믹스 기판) 을 SiH4, O2, NH3 및 N2O 의 가스 공급 장치를 갖는 LPCVD 장치에 넣었다. 그리고, P-AlN 세라믹스 기판을 400 ℃ 로 승온시킨 후, SiH4, O2, NH3 및 N2O 를 공급하여 성막을 스타트하였다. SiH4, O2, NH3 및 N2O 의 비율은, 성막 스타트시에는 몰비로 SiH4/O2/NH3/N2O ＝ 10/20/1/1 이었다. 성막 최종시의 SiH4, O2, NH3 및 N2O 의 비율이 몰비로 SiH4/O2/NH3/N2O ＝ 10/1/10/10 이 되도록, SiH4, O2, NH3 및 N2O 의 비율을 30 분에 걸쳐 균등하게 조금씩 변화시켰다. 그리고, 막 두께 800 ㎚ 의 불순물 봉입층 (SiOxNy 의 조성식으로 나타내는 조성물) 으로 P-AlN 세라믹스 기판을 봉지하였다.
불순물 봉입층 (SiOxNy 의 조성식으로 나타내는 조성물) 의 각 원소의 정량 분석을 실시한 결과, 성막 스타트시의 P-AlN 세라믹스 기판 근방의 영역은, SiO2 성분이 많고, SiO2 성분과 미소한 Si3N4 성분이 혼합된 SiO1.8N0.2 조성물이었다. 성막의 최종 단계의 외측의 영역은, SiO2 성분이 적고 주된 성분이 Si3N4 성분인 SiO0.2N1.4 조성물이었다. 양자 사이의 영역에서는 성막 시간의 경과와 함께 SiO2 성분이 서서히 감소하면서, Si3N4 성분이 서서히 증가하고 있었다. 즉, 양자 사이의 영역은, 소위 Gradation 화된 SiOxNy 의 조성식으로 나타내는 조성물이었다.
이 P-AlN 세라믹스 기판을 추가로 동일한 LPCVD 장치 중에서 500 ℃ 로 승온시킨 후, SiH4, O2, NH3 및 N2O 를 공급하여, P-AlN 세라믹스 기판의 상면에만 성막을 스타트하였다. SiH4, O2, NH3 및 N2O 의 비율은, 성막 스타트시에는 몰비로 SiH4/O2/NH3/N2O ＝ 10/1/10/10 이었다. 성막 최종시의 SiH4, O2, NH3 및 N2O 의 비율이 몰비로 SiH4/O2/NH3/N2O ＝ 10/10/1/1 이 되도록, SiH4, O2, NH3 및 N2O 의 비율을 3 시간에 걸쳐 균등하게 조금씩 변화시켰다. 그리고, 막 두께 5 ㎛ 의 접합층 (SiOx'Ny' 조성식으로 나타내는 조성물) 을 불순물 봉입층 상에 형성하였다. 또한, 이 막 두께 5 ㎛ 의 접합층에 의해, P-AlN 세라믹스 기판에서 기인하는 보이드는 완전히 메워졌다.
불순물 봉입층과 마찬가지로, 접합층 (SiOx'Ny' 조성식으로 나타내는 조성물) 의 각 원소의 정량 분석을 실시한 결과, 불순물 봉입층 근방의 영역은, 주성분인 Si3N4 성분과 미소한 SiO2 성분이 혼합된 SiO1.1N1.9 조성물이었다. 성막의 최종 단계의 외측의 영역은, Si3N4 성분이 미소하고 SiO2 성분이 주성분인 SiO1.8N0.2 조성물이었다. 양자 사이의 영역에서는 성막 시간의 경과와 함께 Si3N4 성분이 서서히 감소하면서, SiO2 성분이 서서히 증가하고 있었다. 즉, 양자 사이의 영역은, 소위 Gradation 화된 SiOx'Ny' 의 조성식으로 나타내는 조성물이었다.
접합층을 불순물 봉입층 상에 형성한 후, 1050 ℃ 의 가열 온도 및 5 시간의 가열 시간으로 접합층을 소체하고, 접합층의 열안정화 처리를 실시하였다. 그리고, 다음 공정의 종결정 기판의 박막 전사를 용이하게 실시할 수 있도록 하기 위해, Ra ＝ 0.2 ㎚ 의 표면 조도가 될 때까지 CMP 로 접합층의 표면을 평활화하였다.
접합층에 박막 전사하는 종결정 기판으로서 φ200 ㎜ 의 Si＜111＞ 기판을 선택하였다. 통상적인 이온 주입 장치를 사용하여, 5 × 1016 atom/㎠ 의 도즈량으로, 깊이 500 ㎚ 까지, 상기 Si＜111＞ 기판에 대해, H2 이온의 이온 주입을 실시하였다. 이온 주입을 실시한 Si＜111＞ 기판을, 열안정화 처리 및 연마를 실시한 접합층에 박막 전사하여, 접합층 상에 500 ㎚ 의 두께의 가공층을 형성하여, 실시예 1 의 III-V 족 화합물 결정용 베이스 기판을 제조하였다 (도 1 참조). 또한, 박리 후에 남은 Si＜111＞ 기판은 회수하여, 가공층을 형성하기 위한 종결정 기판으로서 재이용하였다.
실시예 1 의 III-V 족 화합물 결정용 베이스 기판은, 대구경이고 게다가 휨이나 층 분리, 크랙 등이 보이지 않는 고품질의 III-V 족 화합물 결정용 베이스 기판이었다.
실시예 1 의 III-V 족 화합물 결정용 베이스 기판을 평가하기 위해, 이하의 처리를 실시하였다. 먼저, Si＜111＞ 표면의 이온 주입에 의한 데미지층을 제거하기 위해, 에칭 처리에 의해, 약 150 ㎚ 의 깊이까지 Si＜111＞ 기판의 표면을 제거하였다. 다음으로, MOCVD 장치로 35 ㎛ 의 두께의 GaN 에피택셜층을 가공층 상에 직접 형성하였다. 이 때, 통상적인 GaN 에피택셜 성막에서는, 성막 개시 초기에 십수 층의 초격자층을 적층한 후, 초격자층 상에 GaN 에피택셜막을 성막함으로써 GaN 과 Si＜111＞ 기판 사이의 응력을 완화시키는 것이지만, 본 평가에서는 GaN 에피택셜막을 직접 Si＜111＞ 가공층 상에 성막하였다. 그 결과, 에피택셜층에는, 박리 및 크랙이 전혀 발생하지 않았다.
실시예 1 의 III-V 족 화합물 결정용 베이스 기판을 사용하여 제조한 GaN 에피택셜층을 III-V 족 화합물 결정용 베이스 기판으로부터 박리하여, 자립된 GaN 에피택셜 기판을 제조하였다. 이 GaN 에피택셜 기판을 사용하여, 종형의 트랜지스터를 시작하였다. 그 내압을 조사한 결과, 1200 V 의 고내압이 얻어졌다. 또한, 종전에는 상기와 같이, 10 ㎛ 이상의 두께의 GaN 에피택셜층을 형성하면, 휨이 커지고, 층 박리나 크랙이 발생하였다. 이 때문에, 기껏해야 횡형의 저내압 트랜지스터밖에 만들 수 없었다. 이것으로부터, 실시예 1 의 III-V 족 화합물 결정용 베이스 기판의 우위성이 더욱 나타났다.
[실시예 2]
실시예 1 과 동일한 방법 (단락 <0074> ∼ <0078> 참조) 으로, 평활한 접합층을 형성한 P-AlN 세라믹스 기판을 얻었다. 계속해서, 접합층에 박막 전사하는 종결정 기판으로서 φ200 ㎜ 의 C 면 사파이어 기판을 선택하였다. 통상적인 이온 주입 장치를 사용하여, 1.5 × 1017 atom/㎠ 의 도즈량으로, 깊이 500 ㎚ 까지, 상기 C 면 사파이어 기판에 대해, H2 이온의 이온 주입을 실시하였다. 이온 주입을 실시한 C 면 사파이어 기판을, 열안정화 처리 및 연마를 실시한 접합층에 박막 전사하여, 접합층 상에 500 ㎚ 의 두께의 가공층을 형성하여, 실시예 2 의 III-V 족 화합물 결정용 베이스 기판을 제조하였다. 또한, 박리 후에 남은 C 면 사파이어 기판은 회수하여, 가공층을 형성하기 위한 종결정 기판으로서 재이용하였다.
실시예 2 의 III-V 족 화합물 결정용 베이스 기판은, 대구경이고 게다가 휨이나 층 분리, 크랙 등이 보이지 않는 고품질의 III-V 족 화합물 결정용 베이스 기판이었다.
실시예 2 의 III-V 족 화합물 결정용 베이스 기판을 평가하기 위해, 이하의 처리를 실시하였다. 먼저, C 면 사파이어 기판의 표면의 이온 주입에 의한 데미지층을 제거하기 위해, 연마 처리에 의해, 약 150 ㎚ 의 깊이까지 C 면 사파이어 기판의 표면을 제거하였다. MOCVD 장치로 35 ㎛ 의 두께의 GaN 에피택셜층을 가공층 상에 직접 형성하였다. 여기서도, 실시예 1 의 효과 평가와 마찬가지로, 초격자층은 적층시키지 않고, 직접 GaN 에피택셜층을 성막하였다. 그 결과, GaN 에피택셜층에는, 박리 및 크랙이 전혀 발생하지 않았다.
[비교예 1]
SiH4, O2, NH3 및 N2O 의 비율을, 성막 스타트시부터 최종시까지, 몰비로 SiH4/O2/NH3/N2O ＝ 10/10/2/2 로 일정하게 하여 30 분간 성막하여, 막 두께 880 ㎚ 의 불순물 봉입층 (SiOxNy 의 조성식으로 나타내는 조성물) 으로 P-AlN 세라믹스 기판을 봉지하였다. 또, SiH4, O2, NH3 및 N2O 의 비율을, 성막 스타트시부터 최종시까지, 몰비로 SiH4/O2/NH3/N2O ＝ 10/10/5/5 로 일정하게 하여 3 시간 성막하여, 막 두께 6 ㎛ 의 접합층 (SiOx'Ny' 조성식으로 나타내는 조성물) 을 불순물 봉입층 상에 형성하였다. 그 이외에는, 실시예 1 의 III-V 족 화합물 결정용 베이스 기판과 동일한 방법으로, 불순물 봉입층 상에 접합층을 형성하는 공정까지 실시할 수 있었다. 또한, 불순물 봉입층 (SiOxNy 의 조성식으로 나타내는 조성물) 의 각 원소의 정량 분석을 성막 스타트시의 P-AlN 세라믹스 기판 근방의 영역과 성막 최종 부분의 영역에서 실시하였다. 그 결과, 각각이 동일한 SiO2.2N1.6 조성물이었다. 또, 접합층 (SiOx'Ny' 조성식으로 나타내는 조성물) 의 각 원소의 정량 분석을 실시한 결과, 불순물 봉입층 근방의 영역의 조성물과 성막 최종 부분의 영역의 조성물은 거의 동일하고, SiO2.3N2.1 조성물이었다.
그러나, P-AlN 세라믹스 기판을 불순물 봉입층으로 봉지한 후, 추가로 접합층을 형성하여 열안정화 처리를 실시한 결과, 흡습이 원인으로 생각되는 다수의 보이드가 발생하였다. 게다가 불순물 봉입층과 접합층 사이에서 층 분리도 발생하였다. 이 때문에, 접합층 상에 가공층을 형성하는 공정을 실시할 수 없었다. 즉, 비교예 1 에서는, III-V 족 화합물 결정용 베이스 기판을 제조할 수 없었다.
1 : III-V 족 화합물 결정용 베이스 기판
2 : 세라믹스 코어층
3 : 불순물 봉입층
4 : 접합층
5 : 가공층
6 : 종결정의 기판

Claims (12)

  1. 세라믹스 코어층과,
    상기 세라믹스 코어층을 봉입하는 불순물 봉입층과,
    상기 불순물 봉입층 상의 접합층과,
    상기 접합층 상의 가공층을 구비하고,
    상기 불순물 봉입층은 SiOxNy (여기서, x ＝ 0 ∼ 2, y ＝ 0 ∼ 1.5, x ＋ y ＞ 0) 의 조성식으로 나타내는 조성물의 층이고,
    상기 접합층은 SiOx'Ny' (여기서, x' ＝ 1 ∼ 2, y' ＝ 0 ∼ 2) 의 조성식으로 나타내는 조성물의 층이고,
    상기 가공층은 종결정의 층인 III-V 족 화합물 결정용 베이스 기판.
  2. 제 1 항에 있어서,
    상기 세라믹스 코어층이 다결정 AlN 의 층이고,
    상기 III-V 족 화합물이, Al, Ga 및 In 으로 이루어지는 군에서 선택되는 적어도 1 종의 III 족 원소와 N 의 화합물인 III-V 족 화합물 결정용 베이스 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 불순물 봉입층의 상기 조성식 SiOxNy 에 있어서의 x 및 y 의 값이, 상기 세라믹스 코어층 측과 상기 접합층 측에서는 상이한 III-V 족 화합물 결정용 베이스 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 접합층의 상기 조성식 SiOx'Ny' 에 있어서의 x' 및 y' 의 값이, 상기 불순물 봉입층 측과 상기 가공층 측에서는 상이한 III-V 족 화합물 결정용 베이스 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 가공층은, Si, GaAs, SiC, AlN, GaN 및 Al2O3 으로 이루어지는 군에서 선택되는 적어도 1 종의 물질로 이루어지는 종결정인 III-V 족 화합물 결정용 베이스 기판.
  6. 세라믹스 코어층을 봉입하는 불순물 봉입층을 형성하는 공정과,
    상기 불순물 봉입층 상에 접합층을 형성하는 공정과,
    상기 접합층 상에 가공층을 형성하는 공정을 포함하고,
    상기 불순물 봉입층은, SiOxNy (여기서, x ＝ 0.0 ∼ 2.0, y ＝ 0.0 ∼ 1.5) 의 조성식으로 나타내는 조성물의 층이고,
    상기 접합층은, SiOx'Ny' (여기서, x' ＝ 1.0 ∼ 2.0, y' ＝ 0.0 ∼ 2.0) 의 조성식으로 나타내는 조성물의 층이고,
    상기 가공층은, 종결정의 층인 III-V 족 화합물 결정용 베이스 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 가공층을 형성하는 공정은, 상기 종결정의 기판을 상기 접합층에 전사한 후, 상기 기판을 박리함으로써 상기 가공층을 형성하는 III-V 족 화합물 결정용 베이스 기판의 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 세라믹스 코어층이 다결정 AlN 의 층이고,
    상기 III-V 족 화합물이, Al, Ga 및 In 으로 이루어지는 군에서 선택되는 적어도 1 종의 III 족 원소와 N 의 화합물인 III-V 족 화합물 결정용 베이스 기판의 제조 방법.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 불순물 봉입층을 형성하는 공정은, 상기 불순물 봉입층의 상기 조성식 SiOxNy 에 있어서의 x 및 y 의 값이, 상기 세라믹스 코어층 측과 상기 접합층 측에서는 상이하도록, 상기 불순물 봉입층을 형성하는 III-V 족 화합물 결정용 베이스 기판의 제조 방법.
  10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 접합층을 형성하는 공정은, 상기 접합층의 상기 조성식 SiOx'Ny' 에 있어서의 x' 및 y' 의 값이, 상기 불순물 봉입층 측과 상기 가공층 측에서는 상이하도록 상기 접합층을 형성하는 III-V 족 화합물 결정용 베이스 기판의 제조 방법.
  11. 제 6 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 세라믹스 코어층, 상기 불순물 봉입층 및 상기 접합층의 적어도 1 개의 층을 열안정화 처리하는 공정과,
    상기 열안정화 처리한 층의 표면을 연마하는 공정을 추가로 포함하는 III-V 족 화합물 결정용 베이스 기판의 제조 방법.
  12. 제 6 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 가공층을 형성하는 공정은, Si, GaAs, SiC, AlN, GaN 및 Al2O3 으로 이루어지는 군에서 선택되는 적어도 1 종의 물질로 이루어지는 종결정의 기판에 이온 주입을 실시하고, 이온 주입을 실시한 상기 기판을 상기 접합층에 전사하고, 전사한 상기 기판을 박리함으로써 상기 가공층을 형성하는 III-V 족 화합물 결정용 베이스 기판의 제조 방법.
KR1020227033284A 2020-05-11 2021-05-07 Iii-v 족 화합물 결정용 베이스 기판 및 그 제조 방법 KR20230009363A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2020-083033 2020-05-11
JP2020083033 2020-05-11
JP2020108655A JP7319227B2 (ja) 2020-05-11 2020-06-24 Ｉｉｉ－ｖ族化合物結晶用ベース基板及びその製造方法
JPJP-P-2020-108655 2020-06-24
PCT/JP2021/017500 WO2021230148A1 (ja) 2020-05-11 2021-05-07 Ｉｉｉ－ｖ族化合物結晶用ベース基板及びその製造方法

Publications (1)

Publication Number Publication Date
KR20230009363A true KR20230009363A (ko) 2023-01-17

Family

ID=78510847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227033284A KR20230009363A (ko) 2020-05-11 2021-05-07 Iii-v 족 화합물 결정용 베이스 기판 및 그 제조 방법

Country Status (7)

Country Link
US (1) US20230250552A1 (ko)
EP (1) EP4151783A4 (ko)
JP (1) JP7319227B2 (ko)
KR (1) KR20230009363A (ko)
CN (1) CN115461502A (ko)
TW (1) TW202208705A (ko)
WO (1) WO2021230148A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484773B2 (ja) 2021-03-04 2024-05-16 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法及び紫外線発光素子用エピタキシャルウェーハ
WO2023119916A1 (ja) * 2021-12-21 2023-06-29 信越半導体株式会社 窒化物半導体基板および窒化物半導体基板の製造方法
JP2023098137A (ja) * 2021-12-28 2023-07-10 信越化学工業株式会社 高特性エピタキシャル成長用基板とその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013177285A (ja) 2011-10-07 2013-09-09 Sumitomo Electric Ind Ltd ＧａＮ系膜の製造方法およびそれに用いられる複合基板
JP2019523994A (ja) 2016-06-14 2019-08-29 クロミス，インコーポレイテッド 電力およびｒｆ用途用の設計された基板構造

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6049571B2 (ja) * 2013-08-28 2016-12-21 信越化学工業株式会社 窒化物半導体薄膜を備えた複合基板の製造方法
JP6208646B2 (ja) * 2014-09-30 2017-10-04 信越化学工業株式会社 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
US9997391B2 (en) * 2015-10-19 2018-06-12 QROMIS, Inc. Lift off process for chip scale package solid state devices on engineered substrate
CN116936703A (zh) * 2016-06-24 2023-10-24 克罗米斯有限公司 多晶陶瓷衬底及其制造方法
US10355120B2 (en) * 2017-01-18 2019-07-16 QROMIS, Inc. Gallium nitride epitaxial structures for power devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013177285A (ja) 2011-10-07 2013-09-09 Sumitomo Electric Ind Ltd ＧａＮ系膜の製造方法およびそれに用いられる複合基板
JP2019523994A (ja) 2016-06-14 2019-08-29 クロミス，インコーポレイテッド 電力およびｒｆ用途用の設計された基板構造

Also Published As

Publication number Publication date
US20230250552A1 (en) 2023-08-10
JP2021178768A (ja) 2021-11-18
CN115461502A (zh) 2022-12-09
EP4151783A4 (en) 2024-06-12
WO2021230148A1 (ja) 2021-11-18
JP7319227B2 (ja) 2023-08-01
EP4151783A1 (en) 2023-03-22
TW202208705A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
KR20230009363A (ko) Iii-v 족 화합물 결정용 베이스 기판 및 그 제조 방법
EP2554718A1 (en) Method for producing single crystal 3c-sic substrate and resulting single-crystal 3c-sic substrate
JP7398966B2 (ja) Ｉｉｉ族窒化物基板の製造方法及びｉｉｉ族窒化物基板
US20230257905A1 (en) Large-diameter substrate for group-iii nitride epitaxial growth and method for producing the same
EP4306689A1 (en) Seed substrate for epitaxial growth use and method for manufacturing same, and semiconductor substrate and method for manufacturing same
EP2296169B1 (en) Method for manufacturing nitrogen compound semiconductor substrate, nitrogen compound semiconductor substrate, method for manufacturing single crystal sic substrate, and single crystal sic substrate
US20230340694A1 (en) Substrate for group-iii nitride epitaxial growth and method for producing the same
KR100239497B1 (ko) 질화갈륨 단결정 기판의 제조방법
WO2022181163A1 (ja) 窒化物半導体基板およびその製造方法
JP2010092917A (ja) 半導体装置の製造方法、半導体装置
WO2023233781A1 (ja) Ｉｉｉ族窒化物単結晶基板の製造方法
US11932936B2 (en) Method for producing a group III compound crystal by hydride vapor phase epitaxy on a seed substrate formed on a group III nitride base substrate
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
US20230166972A1 (en) Manufacturing method of modified aluminum nitride raw material, modified aluminum nitride raw material, manufacturing method of aluminum nitride crystals, and downfall defect prevention method
JP7108783B2 (ja) 半導体膜
WO2023127249A1 (ja) 高特性エピタキシャル成長用基板とその製造方法
WO2023176185A1 (ja) 高特性エピ用種基板、高特性エピ用種基板の製造方法、半導体基板、および半導体基板の製造方法
CN118159693A (zh) 外延生长用种子基板及其制造方法和半导体基板及其制造方法
CN116940720A (zh) 外延生长用种子基板及其制造方法、和半导体基板及其制造方法