WO2021230148A1 - Ｉｉｉ－ｖ族化合物結晶用ベース基板及びその製造方法 - Google Patents

Ｉｉｉ－ｖ族化合物結晶用ベース基板及びその製造方法 Download PDF

Info

Publication number
WO2021230148A1
WO2021230148A1 PCT/JP2021/017500 JP2021017500W WO2021230148A1 WO 2021230148 A1 WO2021230148 A1 WO 2021230148A1 JP 2021017500 W JP2021017500 W JP 2021017500W WO 2021230148 A1 WO2021230148 A1 WO 2021230148A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
impurity
group iii
compound
substrate
Prior art date
Application number
PCT/JP2021/017500
Other languages
English (en)
French (fr)
Inventor
芳宏 久保田
和寿 永田
Original Assignee
信越化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越化学工業株式会社 filed Critical 信越化学工業株式会社
Priority to US17/996,972 priority Critical patent/US20230250552A1/en
Priority to KR1020227033284A priority patent/KR20230009363A/ko
Priority to CN202180034073.0A priority patent/CN115461502A/zh
Priority to EP21803639.0A priority patent/EP4151783A1/en
Publication of WO2021230148A1 publication Critical patent/WO2021230148A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Definitions

  • the present invention relates to a base substrate for a group III-V compound crystal and a method for producing the same.
  • Group III-V crystal substrates especially GaN-based crystal substrates and AlN-based crystal substrates, have a wide bandgap and are excellent in light emission and high withstand voltage in the extremely short wavelength range. Therefore, GaN-based crystal substrates and AlN-based crystal substrates are expected to be applied to devices such as lasers, Schottky diodes, power devices, and high-frequency devices.
  • the diameter of the GaN crystal becomes larger and the film becomes thicker (longer), a large thermal stress is generated, and the GaN crystal tends to be greatly warped or cracked. Therefore, for this reason, the diameter of GaN is limited to ⁇ 6 inches even in the Si substrate (GaN On Si substrate) on which the GaN thin film for which the largest diameter product of GaN is currently obtained. There is. Further, the GaN thin film formed on the Si substrate is inferior in withstand voltage. For the same reason, thick film products for high withstand voltage can only be manufactured with a small diameter of about ⁇ 2 inches.
  • the GaN-based crystal substrate and AlN-based crystal substrate used for the above-mentioned devices and the like are inevitably high-priced and thin (low withstand voltage products), and the applications of the GaN-based crystal substrate and the AlN-based crystal substrate are expanded and widely used. It is hindering its spread.
  • Patent Document 1 As a breakthrough measure, for example, the prior art described in Patent Documents 1 and 2 is known.
  • the method described in Patent Document 1 is abbreviated as GaN crystal, and uses mullite-based ceramics having the same coefficient of thermal expansion as a support substrate (base substrate). As a result, warpage and cracks are less likely to occur in the obtained GaN crystal.
  • impurities in the mullite-based ceramics, which are the supporting substrates are diffused in the seed crystal bonding step, the GaN growth step, and the like, and high-quality GaN crystals cannot be obtained.
  • an inexpensive AlN ceramic substrate which has a relatively close coefficient of thermal expansion to that of a GaN substrate, is used. Then, in order to prevent the diffusion of impurities from the AlN ceramic substrate, the AlN ceramic substrate is sealed (wrapped) with a multilayer film of SiO 2 / Poly-Si / SiO 2 / Si 3 N 4.
  • Si ⁇ 111> which has a lattice constant relatively close to that of GaN, is attached as a seed crystal on the upper surface of the multilayer film via the thick film SiO 2, and a GaN single crystal is grown on the seed crystal by MOCVD, HVPE, or the like. Therefore, a large-diameter GaN epitaxial substrate and a solid substrate are obtained.
  • the AlN ceramic substrate is wrapped with the SiO 2 film of the adhesive layer. After that, the AlN ceramic substrate is further enclosed with a Poly—Si film that also serves as an electrostatic chuck. Then, again, wraps AlN ceramic substrate with SiO 2 film is an adhesive layer, encapsulating the AlN ceramic substrate with the Si 3 N 4 film and more impurity diffusion preventing layer thereon.
  • a Poly—Si film that also serves as an electrostatic chuck.
  • wraps AlN ceramic substrate with SiO 2 film is an adhesive layer, encapsulating the AlN ceramic substrate with the Si 3 N 4 film and more impurity diffusion preventing layer thereon.
  • the average coefficient of thermal expansion of AlN ceramics which is the core of the base substrate, is 4.6 to 5.2 ppm / K.
  • the AlN core is enclosed by a multilayer film consisting of 3 to 4 layers of an inorganic compound whose average coefficient of thermal expansion is significantly different from that of the AlN core as well as its chemical properties. Further, even in the multilayer film, the magnitude of the coefficient of thermal expansion between the layers is in a mixed state of each other.
  • the base substrate is AlN ceramics (4.6 to 5.2 ppm / K) / SiO 2 (0.5 ppm / K) / Poly-Si (3.6 ppm / K) / SiO 2 (0.5 ppm / K). It has a layer structure of / Si 3 N 4 (3 ppm / K), the chemical properties and the average coefficient of thermal expansion of the two adjacent layers are significantly different from each other, and the average coefficient of thermal expansion of the layers is smoothly connected. No. For this reason, the affinity between the layers is low and a large thermal stress is generated, and delamination, cracks in the layer, and warping of the entire multilayer film are likely to occur.
  • each of these layers has a completely different chemical composition and has an isolated step in the average coefficient of thermal expansion, so that the affinity and integrity between the layers are combined with the above thermal stress. It is extremely vulnerable. Therefore, the base substrate has a structure in which delamination and cracks are likely to occur. In addition, warpage or the like is likely to occur due to poor stress balance of the entire multilayer film.
  • the engineering layer mainly for the purpose of preventing the diffusion of impurities does not play that role, and impurities such as metal, oxygen, and carbon in the AlN ceramics diffuse into the GaN substrate through cracks and peeling that occur in the entire base substrate. May be contaminated.
  • the following series of steps after sealing (wrapping) with the engineering layer specifically, (i) a step of forming a thick film SiO 2 on the upper surface of the engineering layer, (ii) a thick film SiO 2 heat treatment step, the step (iii) for smoothing the surface of the thick film SiO 2 by polishing the thick SiO 2, (iv) species in polishing and smoothing the thick SiO 2 on the surfaces of the crystalline Si ⁇ 111>
  • a process such as a bonding process, peeling, cracking, warpage, etc. may occur frequently in each layer of the engineering layer, the thick film SiO 2 layer, and the Si ⁇ 111> layer, and in each layer.
  • the present invention was made in view of the above circumstances, and as a result of diligent studies to improve these drawbacks, the following invention was made. That is, it is an object of the present invention to provide a base substrate for a group III-V compound crystal for obtaining a large-diameter and high-quality group III-V compound crystal and a method for producing the same.
  • the present invention provides the following base substrate for Group III-V compound crystals and a method for producing the same. That is, [1] A ceramic score layer, an impurity-filled layer for encapsulating the ceramic score layer, a bonding layer on the impurity-filled layer, and a processed layer on the bonding layer are provided, and the impurity-filled layer is SiO x Ny.
  • the processed layer is a base substrate for a group III-V compound crystal which is a layer of a seed crystal.
  • the ceramic score layer is a layer of polycrystalline AlN
  • the group III-V compound is a compound of at least one group III element selected from the group consisting of Al, Ga and In and N.
  • the base substrate for a group III-V compound crystal according to the above [1].
  • the processing layer Si, either GaAs, SiC, AlN, a seed crystal consisting of at least one material selected from the group consisting of GaN and Al 2 O 3 [1] to [4]
  • the base substrate for a group III-V compound crystal according to one.
  • a step of forming an impurity-encapsulating layer for encapsulating a ceramic score layer, a step of forming a bonding layer on the impurity-encapsulating layer, and a step of forming a processed layer on the bonding layer are included.
  • the layer is a method for producing a base substrate for a group III-V compound crystal, which is a layer of a seed crystal.
  • the group III-V according to the above [6] wherein the processed layer is formed by transferring the substrate of the seed crystal to the bonding layer and then peeling the substrate.
  • the ceramic score layer is a layer of polycrystalline AlN
  • the group III-V compound is a compound of at least one group III element selected from the group consisting of Al, Ga and In and N. The method for producing a base substrate for a group III-V compound crystal according to the above [6] or [7].
  • ion implantation is performed on a substrate of a seed crystal made of at least one substance selected from the group consisting of Si, GaAs, SiC, AlN, GaN and Al 2 O 3.
  • Group III-V according to any one of the above [6] to [11], wherein the substrate subjected to ion implantation is transferred to the bonding layer and the transferred substrate is peeled off to form the processed layer.
  • the present invention it is possible to provide a base substrate for a group III-V compound crystal for obtaining a large-diameter and high-quality group III-V compound crystal and a method for producing the same.
  • FIG. 1 is a diagram for explaining a base substrate for a group III-V compound crystal according to an embodiment of the present invention.
  • FIG. 2 is a diagram for explaining a step (C) of a method for manufacturing a base substrate for a group III-V compound crystal according to an embodiment of the present invention.
  • the base substrate 1 for a group III-V compound crystal according to an embodiment of the present invention includes a ceramic score layer 2, an impurity-filled layer 3 for encapsulating the ceramic score layer 2, a bonding layer 4 on the impurity-filled layer, and a bonding layer 4. It is provided with the upper processing layer 5.
  • the ceramic score layer 2 is a layer that forms the basis of the base substrate 1 for a group III-V compound crystal according to an embodiment of the present invention.
  • the ceramic score layer 2 is preferably a material having a coefficient of thermal expansion close to the coefficient of thermal expansion of the group III-V compound to be produced. From the viewpoint that the ceramic score layer 2 having a large diameter can be easily produced, the ceramic score layer 2 is preferably a layer of a polycrystalline ceramic material.
  • the polycrystalline ceramic material constituting the ceramic score layer 2 include polycrystalline aluminum nitride (AlN), polycrystalline gallium nitride (GaN), polycrystalline aluminum nitride gallium (AlGaN), polycrystalline silicon carbide (SiC), and many.
  • Examples thereof include crystalline zinc oxide (ZnO) and polycrystalline gallium trioxide (Ga 2 O 3).
  • polycrystalline aluminum nitride (AlN) is preferable from the viewpoint of obtaining a large-diameter ceramic core layer 2 at a relatively low cost, and polycrystalline aluminum nitride containing a sintering aid such as aluminum oxide and yttrium oxide is preferable. (AlN) is more preferable.
  • the thickness of the ceramic score layer 2 is, for example, 100 to 1500 ⁇ m from the viewpoint of ensuring the strength of the base substrate 1 for group III-V compound crystals and the handling of the base substrate 1 for group III-V compound crystals. Further, from the viewpoint of obtaining a base substrate 1 for a large-diameter group III-V compound crystal having excellent pressure resistance, the diameter of the ceramic score layer 2 is 150 mm or more.
  • the impurity-filled layer 3 encloses the ceramic score layer 2 and prevents the diffusion of impurities in the ceramic score layer.
  • the impurity-filled layer 3 can have a good affinity with the ceramic score layer 2 and can more effectively prevent the diffusion of impurities from the ceramic score layer 2.
  • Composition represented by the composition formula of SiO x N y are generally, (i) SiO 2 component, (ii) (Si, O, N) consisting of components (e.g., Si 2 N 2 O component), (Iii) A mixed composition of Si 3 N 4 components.
  • Composition The composition of the formula of SiO x N y include, but H traces optionally not display the H in SiO x N y formula herein. That is, the composition represented by a composition formula of SiO x N y may also include those containing H traces.
  • composition represented by a composition formula of SiO x N y is not limited to the mixed composition of the simple stoichiometric compounds, Si, O, also non-stoichiometric compound the proportion of N atoms do not follow the law of definite proportions It may be a mixed composition containing.
  • the SiO 2 component is the main component, so that the impurity-filled layer 3 has a good affinity with the ceramic score layer 2, but the strength of the impurity-filled layer 3 is low. Therefore, layer separation is likely to occur.
  • the amount of Si 3 N 4 component is small, it becomes difficult for the impurity diffusion prevention function, which is a feature of Si 3 N 4 component, to appear, and various impurities in the ceramic score layer or from the external environment can be removed from the bonding layer 4 or processed. It becomes easy to mix in the layer 5.
  • the O component is increased with respect to Si and N, so that the SiO 2 component is increased with respect to the Si 3 N 4 component, and the moisture resistance of the impurity-filled layer 3 is increased.
  • Deterioration of properties occurs, and further, the "extremely small coefficient of thermal expansion" of the SiO 2 component is greatly expressed in the impurity-filled layer 3, and the difference in the coefficient of thermal expansion between the impurity-filled layer 3 and the ceramic score layer 2 becomes large, and the ceramic It may not be possible to maintain affinity and unity with the score layer 2. As a result, the characteristics of the base substrate 1 for group III-V compound crystals deteriorate.
  • the values of x and y in the composition formula SiO x Ny of the impurity-filled layer 3 are different between the ceramic score layer side and the bonding layer side.
  • the impurity-filled layer 3 can have a better affinity with the ceramic score layer 2 and can further prevent the diffusion of impurities from the ceramic score layer 2.
  • the affinity between the impurity-filled layer 3 and the ceramic score layer 2 is appropriately changed by appropriately changing the atomic ratios of Si, O, and N in the impurity-filled layer 3 from the ceramic score layer side to the bonding layer side.
  • the difference in the coefficient of thermal expansion can be reduced while maintaining the integrity and the difference in the coefficient of thermal expansion can be reduced while maintaining the affinity and integrity between the impurity-filled layer 3 and the bonding layer 4.
  • the composition of the impurity-filled layer 3 is a gradient composition.
  • the ceramic in the impurity-filled layer 3 is maintained while maintaining the affinity and integrity between the impurity-filled layer 3 and the ceramic score layer 2 and the affinity and integrity between the impurity-filled layer 3 and the bonding layer 4.
  • the coefficient of thermal expansion of the region near the score layer 2 can be made close to the coefficient of thermal expansion of the ceramic score layer 2, and the coefficient of thermal expansion of the region near the junction layer 4 in the impurity-filled layer 3 is the coefficient of thermal expansion of the junction layer 4.
  • the impurity-filled layer 3 does not have a clear step in which the composition of each layer is completely different from that of the prior invention described in Patent Document 2, and the coefficient of thermal expansion is large and isolated. Therefore, the impurity-filled layer 3 can maintain affinity and integrity as a smoothly connected composition, and at the same time, can suppress the generation of thermal stress in the impurity-filled layer 3. Then, peeling and cracking in the impurity-filled layer and warpage of the impurity-filled layer 3 are prevented.
  • the value of x in the composition formula SiO x N y of the impurity-filled layer 3 gradually decreases, and the value of y gradually increases. Is preferable.
  • the affinity and integrity between the impurity-filled layer 3 and the ceramic score layer 2 are determined.
  • the value of x in the composition formula SiO x N y of the impurity-filled layer 3 is 0.8 to 2.0, and the value of y is 0.0 to 1. It is preferably 2, the value of x is 1.0 to 1.8, and the value of y is more preferably 0.2 to 1.0.
  • the value of x in the composition formula SiO x Ny of the impurity-filled layer 3 is 0.0 to 0.7, and the value of y is from the viewpoint of preventing the diffusion of impurities. It is more preferably 0.8 to 1.5, the value of x is 0.2 to 0.5, and the value of y is 1.0 to 1.4. Further, in this case, from the viewpoint of suppressing peeling and cracking in the layer of the impurity-filled layer 3, it is preferable that the composition of the impurity-filled layer 3 is a gradient composition.
  • the thickness of the impurity-filled layer 3 is sufficient to maintain affinity with the ceramic score layer 2, be integrated with the ceramic score layer 2, and prevent the diffusion of impurities in the ceramic score layer.
  • the thickness of the impurity-filled layer 3 is usually 3 ⁇ m or less, preferably 0.5 to 2.0 ⁇ m.
  • the thickness of the impurity-filled layer 3 is 0.5 ⁇ m or more, the diffusion of impurities can be sufficiently prevented.
  • the thickness of the impurity-filled layer 3 is 2.0 ⁇ m or less, it is possible to prevent the occurrence of warpage due to the difference in the coefficient of thermal expansion between the impurity-filled layer 3 and the ceramic core layer 2.
  • the impurity-filled layer 3 is supplied with raw material gas such as SiH 4 , SiH 2 Cl 2 , O 2 , NH 3 , N 2 O, etc. by using a normal LPCVD (decompression chemical vapor deposition) device, plasma device, or the like. Can be formed with. Further, the impurity-filled layer 3 has a gradient composition (gradation) by supplying the raw material gas while gradually changing the ratio of the raw material gas such as SiH 4 , SiH 2 Cl 2 , O 2 , NH 3 , N 2 O and the like. be able to.
  • the apparatus for forming the impurity-filled layer 3 is preferably an LPCVD apparatus, and the raw material gas is preferably SiH 4 , O 2 , NH 3 and N 2 O.
  • Composition represented by the composition formula of SiO x 'N y' is also generally, (i) SiO 2 component, (ii) (Si, O , N) consisting of components (e.g., Si 2 N 2 O component ), (Iii) Si 3 N 4 component mixed composition.
  • Composition represented by the composition formula of SiO x 'N y' also includes an H traces optionally not display the H in the composition formula of SiO x 'N y' herein.
  • composition represented by a composition formula of SiO x 'N y' also includes those containing H traces. Further, the composition represented by a composition formula of SiO x 'N y' is not limited to the mixed composition of the simple stoichiometric compounds, Si, O, the ratio of N atoms do not follow the law of definite proportions nonstoichiometric It may be a mixed composition containing a compound.
  • the bonding layer 4 is for SiO 2 component is mainly affinity with the impurity encapsulation layer 3
  • void defects due to degassing and dehydration are likely to occur.
  • the Si 3 N 4 component having high rigidity and high hardness increases in the joint layer 4, so that the cost of the post-process such as polishing is high.
  • the bonding layer 4 is mainly composed of the SiO 2 component, so that polishing is easy, but the strength is low, so that there is a difficulty in smoothing.
  • the Si 3 N 4 component having a high impurity diffusion prevention function is hardly present in the bonding layer 4, various impurities in the ceramic score layer or from the external environment are likely to diffuse into the processed layer 5.
  • x'> 2.0 and y'> 2.0 unstable components are likely to be formed due to the indefinite ratio of SiON, and the affinity and integrity are improved, but the moisture resistance may be lowered. be.
  • the value of x 'and y' in the composition formula SiO x of the bonding layer 4 'N y' is different it is preferable that an impurity encapsulation layer side and the processing layer-side.
  • the difference in the coefficient of thermal expansion can be reduced while maintaining the affinity and integrity between the bonding layer 4 and the impurity-filled layer 3, and the affinity and affinity between the bonding layer 4 and the processed layer 5 can be reduced.
  • the difference in coefficient of thermal expansion can be reduced while maintaining integrity. Then, delamination, cracks, and warpage do not occur.
  • the value of x 'and y' in the composition of the bonding layer 4 formula SiO x 'N y' is, be different for the impurity encapsulation layer side and the processing layer-side, affinity and integrally between the bonding layer 4 and the impurity encapsulation layer 3 in terms of sex, in the region 41 in the vicinity of the impurity encapsulation layer 3, the value of 'x in N y' formula SiO x of the bonding layer 4 is 1.0-1.8, the value of y 'is 1 It is preferably 0.0 to 2.0, the value of x'is 1.1 to 1.5, and the value of y'is more preferably 1.2 to 1.9.
  • the value in terms of affinity and integrity during the bonding layer 4 and the processing layer 5 the composition formula SiO x of the bonding layer 4 'N y' in x 'is It is preferably 1.3 to 2.0, the value of y'is preferably 0.0 to 1.6, the value of x'is 1.5 to 1.8, and the value of y'is 0. It is more preferably 2 to 1.4.
  • the composition of the bonding layer 4 is a gradient composition (Gradation).
  • the impurity-filled layer 3 in the bonding layer 4 is maintained while maintaining the affinity and integrity between the bonding layer 4 and the impurity-filled layer 3 and the affinity and integrity between the bonding layer 4 and the processed layer 5.
  • the coefficient of thermal expansion in the vicinity of the region in the vicinity of the above can be made close to the coefficient of thermal expansion of the impurity-filled layer 3, and the coefficient of thermal expansion in the region in the vicinity of the processed layer 5 in the bonding layer 4 can be made close to the coefficient of thermal expansion of the processed layer 5. ..
  • the thickness of the bonding layer 4 is preferably sufficient to fill the defects and voids of the ceramic score layer 2.
  • the ceramic substrate used as the ceramic score layer 2 in the base substrate for group III-V compound crystals according to the embodiment of the present invention is ground and polished, and the surface is smooth. However, even so, defects and voids formed during sintering remain on the ceramic substrate. Generally, the void depth is up to approximately 4 ⁇ m. Therefore, the thickness of the bonding layer 4 is preferably sufficient to fill these defects and voids. From this point of view, the thickness of the bonding layer 4 is preferably 4.5 to 8.5 ⁇ m.
  • the bonding layer 4 can sufficiently fill defects and voids, and it is possible to prevent the formation of recesses on the surface of the bonding layer 4.
  • the thickness of the bonding layer 4 is 8.5 ⁇ m or less, it is possible to suppress the deterioration of the effect / cost due to the extra film forming cost.
  • SiH 4 , SiH 2 Cl 2 , O 2 , NH 3 , N 2 O, etc. are used by using a device such as a normal LPCVD (decompression chemical vapor deposition) device or a plasma device. It can be formed by supplying the raw material gas of. Further, the bonding layer 4 is also supplied with the raw material gas while gradually changing the ratio of the raw material gas such as SiH 4 , SiH 2 Cl 2 , O 2 , NH 3 , N 2 O, etc., similarly to the impurity filling layer 3. It can be a gradient composition.
  • the apparatus for forming the bonding layer 4 is preferably an LPCVD apparatus, and the raw material gas is preferably SiH 4 , O 2 , NH 3 and N 2 O.
  • the processed layer 5 is a layer of seed crystals of the bonding layer.
  • a group III-V compound is epitaxially grown on the processed layer 5. It is preferable that the seed crystal has a crystal shape similar to the crystal of the III-V group compound epitaxially grown on the processed layer 5, has a relatively close lattice constant, and can easily obtain a large-diameter substrate. .. From this point of view, the seed crystal is preferably Si, GaAs, SiC, AlN, GaN and Al 2 O 3, and more preferably Si ⁇ 111>. Further, from the viewpoint that a large-diameter substrate can be easily obtained, AlN and GaN are preferably made by vapor phase growth.
  • large-scale AlN and GaN seed crystals are produced by vapor phase growth methods such as MOCVD method (organic metal vapor deposition method), HVPE method (hydride vapor phase growth method), and THVPE method (trihydride vapor phase growth method). Crystals can be made.
  • MOCVD method organic metal vapor deposition method
  • HVPE method hydrogen vapor phase growth method
  • THVPE method trihydride vapor phase growth method
  • the thickness of the processed layer 5 is preferably 200 to 1000 nm.
  • the thickness of the processed layer 5 is 200 nm or more, the proportion of the portion damaged by ion implantation in the processed layer 5 can be reduced, and high-quality seed crystals can be easily formed on the bonded layer 4.
  • the thickness of the processed layer 5 is 1000 nm or less, the crystal of the group III-V compound is defective due to the difference in the coefficient of thermal expansion between the crystal of the group III-V compound epitaxially grown on the processed layer 5 and the processed layer 5. And cracks can be suppressed.
  • the ion-implanted portion of the seed crystal substrate is transferred to the bonding layer 4 by a thin film, that is, the seed crystal substrate is transferred to the bonding layer 4. After that, it can be formed by peeling off the seed crystal substrate.
  • Ion implantation may be the usual method. Ion implantation is a method of ionizing an atom or molecule for injection in a vacuum and accelerating it from several keV to several MeV to implant it into a solid. Examples of the ion to be injected include hydrogen ion, argon (Ar) ion and the like. For ion implantation, for example, an ion implanter is used.
  • the ion implanter is a miniaturized version of a high-energy accelerator and an isotope separator, and is composed of an ion source, an accelerator, a mass separator, a beam scanning unit, an injection chamber, and the like.
  • the depth of the ion implantation region can be adjusted by adjusting the ion acceleration energy, the irradiation amount, and the like.
  • the depth of the ion implantation region is preferably 200 to 1000 nm, more preferably 300 to 600 nm. When the depth of the ion implantation region is less than 200 nm, the proportion of the seed crystals formed on the bonding layer that are damaged by hydrogen ions, Ar ions, or the like increases, and the processed layer 5 is a good seed crystal.
  • the depth of the ion implantation region is deeper than 1000 nm, the seed crystal becomes too thick, and the difference in the coefficient of thermal expansion between the crystal of the Group III-V compound and the seed crystal formed on the seed crystal becomes large, and III-V. Defects and cracks may easily occur in the crystals of the group compound, or it may become uneconomical.
  • CMP chemical mechanical polishing
  • etching on the seed crystal substrate in order to remove the portion damaged by hydrogen ions, Ar ions, or the like.
  • the recovered remaining seed crystal substrate is ion-implanted again and reused as a seed crystal substrate to be thin-film transferred to the bonding layer.
  • Group III-V compounds Group III-V of the embodiment of the present invention by a vapor phase growth method such as MOCVD method (organic metal vapor deposition method), HVPE method (hydride vapor phase growth method), THVPE method (trihydride vapor phase growth method).
  • Group III-V compound crystals can be formed by epitaxial growth on the base substrate 1 for compound crystals. This makes it possible to obtain high-quality Group III-V compound crystals having a large diameter and a thick film.
  • the group III-V compound is preferably a compound of N and at least one group III element selected from the group consisting of Al, Ga and In.
  • the group III-V compound examples include GaN, AlN, Al x Ga 1-x N, In x Ga 1-x N, Al x In y Ga 1-x-y N and the like.
  • the base substrate 1 for a group III-V compound crystal according to the embodiment of the present invention is particularly suitable for producing GaN.
  • the group III-V compound can contain dopants such as Zn, Cd, Mg and Si.
  • a step (A) of forming an impurity-filled layer for encapsulating a ceramic score layer and a bonding layer are formed on the impurity-filled layer.
  • a step (B) and a step (C) of forming a processed layer on the bonding layer are included.
  • an impurity-filled layer for enclosing the ceramic score layer is formed.
  • the impurity-filled layer can be formed by using a device such as a normal LPCVD (decompression chemical vapor deposition) device or a plasma device. Since the ceramic core layer and the impurity-filled layer are the same as those described in the above-mentioned item of the base substrate for group III-V compound crystals according to the embodiment of the present invention, the description of the ceramic core layer and the impurity-filled layer will be described. Omit.
  • a bonding layer is formed on the impurity-filled layer.
  • the bonding layer can also be formed by using a device such as a normal LPCVD (decompression chemical vapor deposition) device or a plasma device, similarly to the impurity-filled layer. Since the bonding layer is the same as that described in the item of the base substrate for III-V compound crystals according to the embodiment of the present invention, the description of the bonding layer will be omitted.
  • a processed layer is formed on the bonding layer.
  • the processed layer can be formed by transferring the substrate of the seed crystal to the bonding layer and then peeling off the substrate of the seed crystal. More specifically with reference to FIG. 2, ion implantation is performed on the substrate 6 of the seed crystal composed of at least one substance selected from the group consisting of Si, GaAs, SiC, AlN, GaN and Al 2 O 3. , The ion implantation layer 61 is formed on the substrate 6 (see FIG. 2A). The substrate 6 is transferred to the bonding layer 4 so that the ion implantation layer 61 is in contact with the bonding layer 4 (see FIG. 2B).
  • the processed layer 5 can be formed by peeling off the transferred substrate 6 (see FIG. 2C). Since the processed layer is the same as that described in the above-mentioned item of the base substrate for III-V compound crystals according to the embodiment of the present invention, the description of the processed layer will be omitted.
  • the method for producing a base substrate for a group III-V compound crystal according to an embodiment of the present invention includes a step of thermally stabilizing at least one of a ceramic core layer, an impurity-filled layer and a bonding layer, and a thermal stabilizing treatment. It may further include a step of polishing the surface of the layer.
  • a step of thermally stabilizing the ceramic core layer before the step (A) and a process of thermally stabilizing the ceramic core layer are performed. It may further include a step of polishing the surface of the ceramic.
  • the method for producing a base substrate for a group III-V compound crystal includes a step of thermally stabilizing an impurity-filled layer between steps (A) and (B), and thermal stabilization. It may further include a step of polishing the surface of the treated impurity-filled layer. Thereby, the adhesive strength between the impurity-filled layer and the bonding layer can be further improved. Further, a step of thermally stabilizing the bonding layer and a step of polishing the surface of the thermally stabilized bonding layer may be further included between the steps (B) and (C). As a result, the density of the bonding layer becomes high, and even if the bonding layer becomes thick, it can withstand polishing and smoothing. Further, the adhesive strength between the bonding layer and the processed layer can be further improved.
  • the layer is baked at a temperature of 1000 to 1300 ° C. Further, the heat-stabilized layer is smoothed by, for example, CMP (chemical mechanical polishing).
  • CMP chemical mechanical polishing
  • the method for producing the base substrate for a group III-V compound crystal of the present invention and the base substrate for a group III-V compound crystal of the present invention is not limited to the above embodiment. No.
  • a P-Si film, a doped P-Si film, etc. are used as the lowermost layer of the base substrate for a group III-V compound crystal.
  • the semiconductor film of the above may be formed.
  • Example 1 The AlN powder Y 2 O 3 mixture obtained by mixing powder 5 parts by weight as a sintering aid to 100 parts by sheet molding, the AlN green sheet, disc-shaped with the AlN green sheet about ⁇ 230mm To make a disk-shaped green sheet. A disk-shaped green sheet was fired in an atmosphere of N 2 at a firing temperature of 1850 ° C. for 4 hours to produce AlN ceramics. The obtained AlN ceramics were further ground and polished to obtain a circular polycrystalline AlN ceramic substrate having a diameter of 200 mm and a thickness of 750 ⁇ m.
  • This polycrystalline AlN ceramic substrate (P-AlN ceramic substrate) was placed in an LPCVD apparatus having a SiH 4 , O 2 , NH 3 and N 2 O gas supply apparatus. Then, after the temperature of the P-AlN ceramic substrate was raised to 400 ° C., SiH 4 , O 2 , NH 3 and N 2 O were supplied to start film formation.
  • SiH 4 / O 2 / NH 3 / N 2 O 10/1/10/10 in molar ratio
  • SiH 4 , O 2 , NH 3 and N 2 O were changed evenly and little by little over 30 minutes.
  • the P-AlN ceramic substrate was sealed with an impurity-filled layer having a film thickness of 800 nm ( a composition represented by a composition formula of SiO x N y).
  • composition represented by a composition formula of SiO x N y P- AlN ceramic substrate near the region at the time of film formation start, SiO 2 component is large, It was a SiO 1.8 N 0.2 composition in which a SiO 2 component and a slight Si 3 N 4 component were mixed.
  • the outer region of the final stage of film formation was a SiO 0.2 N 1.4 composition in which the SiO 2 component was small and the main component was a Si 3 N 4 component.
  • the SiO 2 component gradually decreased and the Si 3 N 4 component gradually increased with the lapse of the film forming time. That is, the region between the two was a composition represented by a so-called graded SiO x N y composition formula.
  • SiH 4 , O 2 , NH 3 and N 2 O are supplied to form a film only on the upper surface of the P-AlN ceramic substrate. It started.
  • the bonding layer having a thickness of 5 ⁇ m to (SiO x 'N y' composition represented by the composition formula) is formed on the impurity encapsulation layer.
  • the voids caused by the P-AlN ceramic substrate were completely filled by the bonding layer having a film thickness of 5 ⁇ m.
  • the region near the impurity encapsulation layer was a SiO 1.1 N 1.9 composition in which 4 components and a small amount of SiO 2 components were mixed.
  • the outer region of the final stage of film formation was a SiO 1.8 N 0.2 composition having a small amount of Si 3 N 4 component and a main component of SiO 2 component.
  • the Si 3 N 4 component gradually decreased and the SiO 2 component gradually increased with the passage of the film forming time. That is, the region between the two is called, has a composition represented by the composition formula of SiO x 'N y' which turned into Gradation.
  • a Si ⁇ 111> substrate having a diameter of 200 mm was selected as the seed crystal substrate to be transferred to the bonding layer as a thin film.
  • Using conventional ion implantation apparatus at a dose of 5 ⁇ 10 16 atom / cm 2 , to a depth 500 nm, with respect to the Si ⁇ 111> substrate was subjected to ion implantation of H 2 ions.
  • the ion-implanted Si ⁇ 111> substrate was thin-film transferred to the heat-stabilized and polished bonding layer to form a processed layer with a thickness of 500 nm on the bonding layer, and III- of Example 1-.
  • a base substrate for a group V compound crystal was prepared (see FIG. 1).
  • the Si ⁇ 111> substrate remaining after peeling was recovered and reused as a seed crystal substrate for forming a processed layer.
  • the base substrate for Group III-V compound crystals of Example 1 was a high-quality base substrate for Group III-V compound crystals having a large diameter and showing no warpage, layer separation, cracks, or the like.
  • the following treatment was performed. First, in order to remove the damaged layer due to ion implantation on the Si ⁇ 111> surface, the surface of the Si ⁇ 111> substrate was removed to a depth of about 150 nm by an etching process. Next, a GaN epitaxial layer having a thickness of 35 ⁇ m was directly formed on the processed layer by the MOCVD apparatus. At this time, in normal GaN epitaxial film formation, GaN and a Si ⁇ 111> substrate are formed by laminating a dozen or more superlattice layers at the initial stage of film formation and then forming a GaN epitaxial film on the superlattice layer. In this evaluation, a GaN epitaxial film was formed directly on the Si ⁇ 111> processed layer to relieve the stress between them. As a result, no peeling or cracking occurred in the epitaxial layer.
  • the GaN epitaxial layer prepared using the base substrate for group III-V compound crystals of Example 1 was peeled off from the base substrate for group III-V compound crystals to prepare a self-supporting GaN epitaxial substrate.
  • a vertical transistor was prototyped. When the withstand voltage was examined, a high withstand voltage of 1200 V was obtained.
  • a GaN epitaxial layer having a thickness of 10 ⁇ m or more was formed as described above, the warp became large, and layer peeling and cracks occurred. For this reason, only horizontal low withstand voltage transistors could be made at best. From this, the superiority of the base substrate for the III-V compound crystal of Example 1 was further shown.
  • Example 2 A P-AlN ceramic substrate provided with a smooth bonding layer was obtained by the same method as in Example 1 (see paragraphs 0048 to 0052). Subsequently, a C-plane sapphire substrate having a diameter of 200 mm was selected as the seed crystal substrate to be thin-film transferred to the bonding layer. Using conventional ion implantation apparatus, a dose of 1.5 ⁇ 10 17 atom / cm 2 , to a depth 500 nm, with respect to the C-plane sapphire substrate was subjected to ion implantation of H 2 ions.
  • the ion-implanted C-plane sapphire substrate was thin-film transferred to the heat-stabilized and polished bonding layer to form a processed layer with a thickness of 500 nm on the bonding layer, and III-V of Example 2 was formed.
  • a base substrate for group compound crystals was prepared.
  • the C-plane sapphire substrate remaining after peeling was recovered and reused as a seed crystal substrate for forming a processed layer.
  • the base substrate for Group III-V compound crystals of Example 2 was a high-quality base substrate for Group III-V compound crystals having a large diameter and showing no warpage, layer separation, cracks, or the like.
  • the following treatment was performed. First, in order to remove the damaged layer due to ion implantation on the surface of the C-plane sapphire substrate, the surface of the C-plane sapphire substrate was removed to a depth of about 150 nm by a polishing treatment. A GaN epitaxial layer having a thickness of 35 ⁇ m was formed directly on the processed layer by the MOCVD apparatus. Again, as in the effect evaluation of Example 1, the superlattice layer was not laminated, and the GaN epitaxial layer was directly formed. As a result, no peeling or cracking occurred in the GaN epitaxial layer.
  • the bonding layer having a thickness of 6 ⁇ m a (SiO x 'N y' composition represented by the composition formula) is formed on the impurity encapsulation layer.
  • the step of forming a bonding layer on the impurity-filled layer could be carried out by the same method as that of the base substrate for group III-V compound crystals of Example 1. Incidentally, it carried out in the region of the region and the film forming the final portion of the P-AlN ceramic substrate near the time of film formation started quantitative analysis of each element of the impurity encapsulation layer (composition represented by a composition formula of SiO x N y) rice field.
  • each was the same SiO 2.2 N 1.6 composition.
  • the bonding layer (SiO x 'N y' composition represented by the composition formula) was subjected to quantitative analysis of the elements of the composition of the area of the composition and the film forming the final portion of the region near the impurity encapsulation layer was substantially the same as, and was a SiO 2.3 N 2.1 composition.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本発明のＩＩＩ－Ｖ族化合物結晶用ベース基板（１）はセラミックスコア層（２）とセラミックスコア層（２）を封入する不純物封入層（３）と不純物封入層上の接合層（４）と接合層上の加工層（５）とを備え、不純物封入層（３）はＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表される組成物の層であり、接合層（４）はＳｉＯｘ'Ｎｙ'（ここで、ｘ'＝１～２、ｙ'＝０～２）の組成式で表される組成物の層であり、加工層（５）は種結晶の層である。本発明によれば、大口径及び高品質のＩＩＩ－Ｖ族化合物結晶を得るためのＩＩＩ－Ｖ族化合物結晶用ベース基板及びその製造方法を提供することができる。

Description

ＩＩＩ－Ｖ族化合物結晶用ベース基板及びその製造方法
　本発明はＩＩＩ－Ｖ族化合物結晶用ベース基板及びその製造方法に関する。
　ＩＩＩ－Ｖ族結晶基板、とくにＧａＮ系結晶基板やＡｌＮ系結晶基板は、広いバンドギャップを有し、極短波長域での発光性や高耐圧性の点で優れている。このため、ＧａＮ系結晶基板やＡｌＮ系結晶基板は、レーザー、ショットキーダイオード、パワーデバイス、高周波デバイス等のデバイスへの応用が期待されている。
　しかしながら、現状は、ＩＩＩ－Ｖ族化合物の大口径、高品質の厚膜(長尺)結晶を作製することが難しい。例えば、（ｉ）バルク成長法でＧａＮ結晶を成長させる場合、通常、高温の液体アンモニア中でＧａＮ結晶を成長させるため、高温高圧装置が不可欠であり、ＧａＮ結晶の大型化、ＧａＮ結晶の製造の低コスト化が阻まれている。一方、（ｉｉ）気相成長法でＧａＮ結晶を成長させる場合、サファイア、ＳｉＣ、Ｓｉ等の種結晶基板、あるいはこれらの種結晶を貼ったベース基板と、ＧａＮ結晶との間の熱膨張率差が大きいため、ＧａＮ結晶の大口径化や厚膜(長尺)化を進めるにしたがって、大きな熱応力が発生し、ＧａＮ結晶が大きく反ったり、クラック等が生じたりしやすい。したがって、このような理由から、現状、ＧａＮの最も大きな大口径品が得られているＧａＮ薄膜を形成したＳｉ基板（ＧａＮ　Ｏｎ　Ｓｉ基板）においてさえも、ＧａＮの直径はφ６インチが限界となっている。また、Ｓｉ基板上に形成したＧａＮ薄膜は耐圧が劣る。高耐圧向けの厚膜品は、同様な理由によりφ２インチ程度の小口径品しか製造ができない状況である。上記のような背景から、上述のデバイス等に用いるＧａＮ系結晶基板やＡｌＮ系結晶基板は、どうしても高価格で薄物（低耐圧品）となり、ＧａＮ系結晶基板やＡｌＮ系結晶基板の用途拡大や広い普及を妨げている。
　この打開策として、例えば、特許文献１及び２に記載の先行技術が知られている。例えば、特許文献１に記載の方法はＧａＮ結晶と略、同じ熱膨張率のムライト系セラミックスを支持基板（ベース基板）として用いる。これにより、得られるＧａＮ結晶に反りやクラックが発生しにくくなる。しかし、支持基板であるムライト系セラミックス中の不純物が、種結晶貼り合せ工程、ＧａＮ成長工程等の工程で拡散し、高品質のＧａＮ結晶は得られない。
　一方、特許文献２に記載の方法では、ＧａＮ基板の熱膨張率に比較的近く、安価なＡｌＮセラミックス基板を用いる。そして、ＡｌＮセラミックス基板からの不純物拡散を防止するために、ＡｌＮセラミックス基板をＳｉＯ２／Ｐｏｌｙ－Ｓｉ／ＳｉＯ２／Ｓｉ３Ｎ４の多層膜で封止する（包み込む）。多層膜の上面に厚膜ＳｉＯ２を介して、ＧａＮと格子定数が比較的近いＳｉ＜１１１＞を種結晶として貼り付けて、その種結晶の上にＭＯＣＶＤやＨＶＰＥ等でＧａＮ単結晶を成長させて、大口径のＧａＮエピタキシャル基板や無垢基板を得ている。
　しかし、この方法は、例えば、不純物拡散防止のために、まず、接着材層のＳｉＯ２膜でＡｌＮセラミックス基板を包み込む。その後、静電チャック用も兼ねたＰｏｌｙ－Ｓｉ膜でＡｌＮセラミックス基板をさらに封入する。そして、再度、接着剤層であるＳｉＯ２膜でＡｌＮセラミックス基板を包み込み、その上にさらに不純物拡散防止層であるＳｉ３Ｎ４膜でＡｌＮセラミックス基板を封入する。このように、手数の掛る４層ものエンジニアリング層を成膜しなくてはならず、また、これらの成膜のための高価な各種成膜装置が必要となる。このため、ＧａＮ基板の製造コストが高くなる。
　さらに言えば、ベース基板の中核（コア）であるＡｌＮセラミックスの平均熱膨張率は４．６～５．２ｐｐｍ／Ｋである。化学的性質とともに、平均熱膨張率がＡｌＮコアと大きく異なる無機化合物の３～４層からなる多層膜でＡｌＮコアを封入している。さらに、多層膜においても各層間で熱膨張率の大小は、相前後した、入り混じり状態である。
　すなわち、ベース基板は、ＡｌＮセラミックス（４．６～５．２ｐｐｍ／Ｋ）／ＳｉＯ２（０．５ｐｐｍ／Ｋ）／Ｐｏｌｙ－Ｓｉ（３．６ｐｐｍ／Ｋ）／ＳｉＯ２（０．５ｐｐｍ／Ｋ）／Ｓｉ３Ｎ４（３ｐｐｍ／Ｋ）の層構造を有し、隣接する２つの層は化学的性質や平均熱膨張率が相互に大きく異なっており、層の平均熱膨張率が滑らかにつながっていない。このため、層間の親和性が低く大きな熱応力が発生し、層間剥離や層のクラック、果ては多層膜全体の反り等が発生しやすい。
　換言すれば、これらの各層はその化学組成がそれぞれ全く異なる上に、平均熱膨張率において隔絶した段差を持つために、上記の熱応力と相俟って各層間での親和性及び一体性が極めて脆弱となっている。このため、ベース基板は、層間剥離やクラックが発生しやすい構造となっている。また、多層膜全体の応力バランスの悪さによる反り等も生じやすい。
　その結果、主として不純物拡散防止を目的としたエンジニアリング層はその役割を果たさず、ベース基板全般に発生するクラックや剥離等を通じて、ＡｌＮセラミックス中の金属や酸素、炭素等の不純物がＧａＮ基板に拡散し汚染するおそれがある。さらに加えて、エンジニアリング層で封止した（包み込んだ）後の以下の一連の工程、具体的には（ｉ）エンジニアリング層上面に厚膜ＳｉＯ２を成膜する工程、（ｉｉ）厚膜ＳｉＯ２を熱処理する工程、（ｉｉｉ）厚膜ＳｉＯ２を研磨して厚膜ＳｉＯ２の表面を平滑化する工程、（ｉｖ）研磨及び平滑化した厚膜ＳｉＯ２面上に種結晶Ｓｉ＜１１１＞を貼り付ける工程等の工程中に、エンジニアリング層、厚膜ＳｉＯ２層及びＳｉ＜１１１＞層の各層間及びそれぞれの層中において剥離やクラック、反り等が頻発するおそれがある。これは、上述のエンジニアリング層の問題点に加えて、エンジニアリング層、厚膜ＳｉＯ２層及びＳｉ＜１１１＞層の間に層間親和性のないことと、熱膨張率の極めて小さい厚膜ＳｉＯ２層と熱膨張率の極めて大きいエンジニアリング層やＳｉ＜１１１＞層との間で大きな熱応力が発生することとが原因と考えられる。このため、これらの問題点に対する改善策が強く求められている。
特開２０１３－１７７２８５号公報 特表２０１９－５２３９９４号公報
　本発明は上記事情に鑑みなされたもので、これらの欠点を改善すべく鋭意検討した結果、以下の本発明をするに至った。すなわち、大口径及び高品質のＩＩＩ－Ｖ族化合物結晶を得るためのＩＩＩ－Ｖ族化合物結晶用ベース基板及びその製造方法を提供することを目的とする。
　本発明は上記目的を達成するため、下記のＩＩＩ－Ｖ族化合物結晶用ベース基板及びその製造方法を提供する。すなわち、
［１］セラミックスコア層と、前記セラミックスコア層を封入する不純物封入層と、前記不純物封入層上の接合層と、前記接合層上の加工層とを備え、前記不純物封入層はＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表される組成物の層であり、前記接合層はＳｉＯｘ’Ｎｙ’（ここで、ｘ’＝１～２、ｙ’＝０～２）の組成式で表される組成物の層であり、前記加工層は種結晶の層であるＩＩＩ－Ｖ族化合物結晶用ベース基板。
［２］前記セラミックスコア層が多結晶ＡｌＮの層であり、前記ＩＩＩ－Ｖ族化合物が、Ａｌ、Ｇａ及びＩｎからなる群から選択される少なくとも１種のＩＩＩ族元素とＮとの化合物である上記［１］に記載のＩＩＩ－Ｖ族化合物結晶用ベース基板。
［３］前記不純物封入層の前記組成式ＳｉＯｘＮｙにおけるｘ及びｙの値が、前記セラミックスコア層側と前記接合層側とでは異なる上記［１］又は［２］に記載のＩＩＩ－Ｖ族化合物結晶用ベース基板。
［４］前記接合層の前記組成式ＳｉＯｘ’Ｎｙ’におけるｘ’及びｙ’の値が、前記不純物封入層側と前記加工層側とでは異なる上記［１］～［３］のいずれか１つに記載のＩＩＩ－Ｖ族化合物結晶用ベース基板。
［５］前記加工層は、Ｓｉ、ＧａＡｓ、ＳｉＣ、ＡｌＮ、ＧａＮ及びＡｌ２Ｏ３からなる群から選択される少なくとも１種の物質からなる種結晶である上記［１］～［４］のいずれか１つに記載のＩＩＩ－Ｖ族化合物結晶用ベース基板。
［６］セラミックスコア層を封入する不純物封入層を形成する工程と、前記不純物封入層の上に接合層を形成する工程と、前記接合層の上に加工層を形成する工程とを含み、前記不純物封入層は、ＳｉＯｘＮｙ（ここで、ｘ＝０．０～２．０、ｙ＝０．０～１．５）の組成式で表される組成物の層であり、前記接合層は、ＳｉＯｘ’Ｎｙ’（ここで、ｘ’＝１．０～２．０、ｙ’＝０．０～２．０）の組成式で表される組成物の層であり、前記加工層は、種結晶の層であるＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法。
［７］前記加工層を形成する工程は、前記種結晶の基板を前記接合層に転写した後、前記基板を剥離することにより前記加工層を形成する上記［６］に記載のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法。
［８］前記セラミックスコア層が多結晶ＡｌＮの層であり、前記ＩＩＩ－Ｖ族化合物が、Ａｌ、Ｇａ及びＩｎからなる群から選択される少なくとも１種のＩＩＩ族元素とＮとの化合物である上記［６］又は［７］に記載のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法。
［９］前記不純物封入層を形成する工程は、前記不純物封入層の前記組成式ＳｉＯｘＮｙにおけるｘ及びｙの値が、前記セラミックスコア層側と前記接合層側とでは異なるように、前記不純物封入層を形成する上記［６］～［８］のいずれか１つに記載のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法。
［１０］前記接合層を形成する工程は、前記接合層の前記組成式ＳｉＯｘ’Ｎｙ’におけるｘ’及びｙ’の値が、前記不純物封入層側と前記加工層側とでは異なるように前記接合層を形成する上記［６］～［９］のいずれか１つに記載のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法。
［１１］前記セラミックコア層、前記不純物封入層及び前記接合層の少なくとも１つの層を熱安定化処理する工程と、前記熱安定化処理した層の表面を研磨する工程とをさらに含む上記［６］～［１０］のいずれか１つに記載のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法。
［１２］前記加工層を形成する工程は、Ｓｉ、ＧａＡｓ、ＳｉＣ、ＡｌＮ、ＧａＮ及びＡｌ２Ｏ３からなる群から選択される少なくとも１種の物質からなる種結晶の基板にイオン注入を行い、イオン注入を行った前記基板を前記接合層に転写し、転写した前記基板を剥離することにより前記加工層を形成する上記［６］～［１１］のいずれか１つに記載のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法。
　本発明によれば、大口径及び高品質のＩＩＩ－Ｖ族化合物結晶を得るためのＩＩＩ－Ｖ族化合物結晶用ベース基板及びその製造方法を提供することができる。
図１は、本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板を説明するための図である。 図２は、本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法の工程（Ｃ）を説明するための図である。
［ＩＩＩ－Ｖ族化合物結晶用ベース基板］
　以下に、図１を参照して、本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板を説明する。
　本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板１は、セラミックスコア層２と、セラミックスコア層２を封入する不純物封入層３と不純物封入層上の接合層４と、接合層４上の加工層５とを備える。
（セラミックスコア層）
　セラミックスコア層２は、本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板１の基礎をなす層である。セラミックスコア層２は、作製しようとするＩＩＩ－Ｖ族化合物の熱膨張率に近い熱膨張率を有する材料であることが好ましい。大口径のセラミックスコア層２を容易に作製できるという観点から、セラミックスコア層２は多結晶セラミックス材料の層であることが好ましい。セラミックスコア層２を構成する多結晶セラミックス材料には、例えば、多結晶窒化アルミニウム（ＡｌＮ）、多結晶窒化ガリウム（ＧａＮ）、多結晶窒化アルミニウムガリウム（ＡｌＧａＮ）、多結晶炭化シリコン（ＳｉＣ）、多結晶酸化亜鉛（ＺｎＯ）、多結晶三酸化ガリウム（Ｇａ２Ｏ３）等が挙げられる。これらの中で、比較的安価に大口径のセラミックコア層２を得られるという観点から、多結晶窒化アルミニウム（ＡｌＮ）が好ましく、酸化アルミニウム、酸化イットリウムなどの焼結助剤を含む多結晶窒化アルミニウム（ＡｌＮ）がより好ましい。
　ＩＩＩ－Ｖ族化合物結晶用ベース基板１の強度を確保する観点及びＩＩＩ－Ｖ族化合物結晶用ベース基板１の取り扱い性の観点から、セラミックスコア層２の厚みは、例えば、１００～１５００μｍである。また、耐圧性が優れた大口径のＩＩＩ－Ｖ族化合物結晶用ベース基板１を得る観点から、セラミックスコア層２の直径は１５０ｍｍ以上である。
（不純物封入層）
　不純物封入層３は、セラミックスコア層２を封入し、セラミックスコア層の不純物の拡散を防止するものである。不純物封入層３は、ＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表される組成物の層である。これにより、不純物封入層３は、セラミックスコア層２との親和性を良好にできるとともに、セラミックスコア層２からの不純物拡散をより効果的に防止することができる。
　ＳｉＯｘＮｙの組成式で表される組成物は、一般的に、（ｉ）ＳｉＯ２成分、（ｉｉ）（Ｓｉ、Ｏ、Ｎ）からなる成分（例えば、Ｓｉ２Ｎ２Ｏ成分）、（ｉｉｉ）Ｓｉ３Ｎ４成分の混合組成物である。ＳｉＯｘＮｙの組成式で表される組成物は、場合により微量のＨを含むが、本明細書ではＳｉＯｘＮｙ式中にＨを表示しない。すなわち、ＳｉＯｘＮｙの組成式で表される組成物は、微量のＨを含有するものも含む。また、ＳｉＯｘＮｙの組成式で表される組成物は、単純な定比化合物の混合組成物に限らず、Ｓｉ、Ｏ、Ｎ原子の割合が定比例の法則に従わない不定比化合物も含む混合組成物であってもよい。
　不純物封入層３のＳｉＯｘＮｙの組成式において、ｘ＋ｙ＝０、すなわち、ｘ＝０、かつｙ＝０であると、不純物封入層３はセラミックスコア層２との親和性が極めて弱くなる。ｘ＝０でありｙ＞１．５であると、高剛性のＳｉ３Ｎ４成分が多くなるため、不純物封入層３が高剛性のセラミックスコア層２の熱歪に追従できず、層分離等が発生しやすくなる。一方、ｘ＞２．０でありｙ＝０であると、ＳｉＯ２成分が主体になるため、不純物封入層３はセラミックスコア層２との親和性はよくなるが、不純物封入層３の強度が低くなり、層分離が起こりやすくなる。また、Ｓｉ３Ｎ４成分が少ないため、Ｓｉ３Ｎ４成分の特長である不純物拡散防止機能が発現しにくくなり、セラミックスコア層中あるいは外的環境からの種々の不純物が、接合層４や加工層５に混入しやすくなる。ｘ＞２．０でありｙ＞１．５であると、Ｏ成分がＳｉ、Ｎに対して多くなるため、ＳｉＯ２成分がＳｉ３Ｎ４成分に対して多くなり、不純物封入層３の耐湿性の劣化が起こり、さらにはＳｉＯ２成分の「極めて小さい熱膨張率」が不純物封入層３に大きく発現し、不純物封入層３とセラミックスコア層２と間の熱膨張率差が大きくなり、セラミックスコア層２との親和性及び一体性の維持ができなくなる場合がある。その結果、ＩＩＩ－Ｖ族化合物結晶用ベース基板１の特性が悪化する。
　不純物封入層３の組成式ＳｉＯｘＮｙにおけるｘ及びｙの値が、セラミックスコア層側と接合層側とでは異なることが好ましい。これにより、不純物封入層３は、セラミックスコア層２との親和性をさらに良好にできるとともに、セラミックスコア層２からの不純物拡散をさらに防止することができる。例えば、セラミックスコア層側から接合層側に進むにしたがって、不純物封入層３におけるＳｉ、Ｏ、Ｎの原子比を適宜変化させることにより、不純物封入層３とセラミックスコア層２との間の親和性及び一体性を維持しながら熱膨張率差を小さくできるとともに、不純物封入層３と接合層４との間の親和性及び一体性を維持しながら熱膨張率差を小さくすることができる。
　セラミックスコア層側から接合層側に進むにしたがって、すなわち、セラミックスコア層側から外側に進むにしたがって、不純物封入層３の組成を徐々に変化させることが好ましい。すなわち、不純物封入層３の組成を傾斜組成（Ｇｒａｄａｔｉｏｎ）とすることが好ましい。これにより、不純物封入層３とセラミックスコア層２との間の親和性及び一体性並びに不純物封入層３と接合層４との間の親和性及び一体性を維持しながら、不純物封入層３におけるセラミックスコア層２の近傍領域の熱膨張率をセラミックスコア層２の熱膨張率に近づけることができ、かつ、不純物封入層３における接合層４の近傍領域の熱膨張率を接合層４の熱膨張率に近づけることができる。その結果、不純物封入層３は、特許文献２に記載されている先行発明のような、各層の組成がそれぞれで全く異なり、熱膨張率が大きく隔絶する明瞭な段差を持たなくなる。このため、不純物封入層３は、滑らかにつながった組成物として、親和性及び一体性が保たれ、併せて不純物封入層３における熱応力の発生を抑制することができる。そして、不純物封入層中の剥離やクラック、不純物封入層３の反りの発生が防止される。具体的には、例えば、セラミックスコア層側から接合層側に進むにしたがって、不純物封入層３の組成式ＳｉＯｘＮｙにおけるｘの値が徐々に小さくなり、ｙの値が徐々に大きくなることが好ましい。
　不純物封入層３の組成式ＳｉＯｘＮｙにおけるｘ及びｙの値が、セラミックスコア層側と接合層側とでは異なる場合、不純物封入層３及びセラミックスコア層２の間の親和性及び一体性の観点から、セラミックスコア層２の近傍の領域３１では、不純物封入層３の組成式ＳｉＯｘＮｙにおけるｘの値が０．８～２．０であり、ｙの値が０．０～１．２であることが好ましく、ｘの値が１．０～１．８であり、ｙの値が０．２～１．０であることがより好ましい。また、不純物封入層３の外側の領域３２では、不純物拡散防止の観点から、不純物封入層３の組成式ＳｉＯｘＮｙにおけるｘの値が０．０～０．７であり、ｙの値が０．８～１．５であることがより好ましく、ｘの値が０．２～０．５であり、ｙの値が１．０～１．４であることがより好ましい。また、この場合、不純物封入層３の層中の剥離及びクラックを抑制する観点から、不純物封入層３の組成を傾斜組成（Ｇｒａｄａｔｉｏｎ）とすることが好ましい。
　不純物封入層３の厚みは、セラミックスコア層２との親和性を保ち、セラミックスコア層２との一体化が可能で、かつセラミックスコア層中の不純物拡散を防止するに十分な厚みであることが好ましい。このような観点から、不純物封入層３の厚みは、通常は３μｍ以下であり、好ましくは０．５～２．０μｍである。不純物封入層３の厚みが０．５μｍ以上であると不純物の拡散を十分に防止することができる。不純物封入層３の厚みが２．０μｍ以下であると不純物封入層３とセラミックコア層２との間の熱膨張率差による反りの発生を防止できる。
　不純物封入層３は、通常のＬＰＣＶＤ（減圧化学蒸着）装置、プラズマ装置等の装置を用いて、ＳｉＨ４、ＳｉＨ２Ｃｌ２、Ｏ２、ＮＨ３、Ｎ２Ｏ等の原料ガスを供給することで形成することができる。また、不純物封入層３は、ＳｉＨ４、ＳｉＨ２Ｃｌ２、Ｏ２、ＮＨ３、Ｎ２Ｏ等の原料ガスの比率を徐々に変えながら原料ガスを供給することで傾斜組成（Ｇｒａｄａｔｉｏｎ）とすることができる。不純物封入層３を形成するための装置は、ＬＰＣＶＤ装置が好ましく、原料ガスは、ＳｉＨ４、Ｏ２、ＮＨ３及びＮ２Ｏが好ましい。
（接合層）
　接合層４は、不純物封入層上の、ＳｉＯｘ’Ｎｙ’（ここで、ｘ’＝１～２、ｙ’＝０～２）の組成式で表される組成物の層である。ＳｉＯｘ’Ｎｙ’の組成式で表される組成物も、一般的に、（ｉ）ＳｉＯ２成分、（ｉｉ）（Ｓｉ、Ｏ、Ｎ）からなる成分（例えば、Ｓｉ２Ｎ２Ｏ成分）、（ｉｉｉ）Ｓｉ３Ｎ４成分の混合組成物である。ＳｉＯｘ’Ｎｙ’の組成式で表される組成物も、場合により微量のＨを含むが、本明細書ではＳｉＯｘ’Ｎｙ’の組成式中にＨを表示しない。すなわち、ＳｉＯｘ’Ｎｙ’の組成式で表される組成物は、微量のＨを含有するものも含む。また、ＳｉＯｘ’Ｎｙ’の組成式で表される組成物は、単純な定比化合物の混合組成物に限らず、Ｓｉ、Ｏ、Ｎ原子の割合が定比例の法則に従わない不定比化合物も含む混合組成物であってもよい。
　接合層４のＳｉＯｘ’Ｎｙ’の組成式において、ｘ’＜１でありｙ’＝０であると、接合層４はＳｉＯ２成分が主体になるため、不純物封入層３との親和性には富むが、脱ガス、脱水によるボイド欠陥が発生しやすくなる。ｘ’＜１．０でありｙ’＞２．０であると、接合層４において高剛性及び高硬度のＳｉ３Ｎ４成分が多くなるため、研磨などの後の工程のコストが掛る。一方、ｘ’＞２．０でありｙ’＝０であると、接合層４はＳｉＯ２成分が主体になるため、研磨は容易だが強度が低いため、平滑化に難点がある。また、接合層４に不純物拡散防止機能の高いＳｉ３Ｎ４成分がほとんど存在しないため、セラミックスコア層中あるいは外的環境からの種々の不純物が加工層５に拡散しやすくなる。ｘ’＞２．０でありｙ’＞２．０であると、ＳｉＯＮの不定比で不安定な成分ができやすくなり、親和性及び一体性は改善されるものの、耐湿性が低下する場合がある。
　接合層４の組成式ＳｉＯｘ’Ｎｙ’におけるｘ’及びｙ’の値が、不純物封入層側と加工層側とでは異なることが好ましい。これにより、接合層４と不純物封入層３との間で、親和性及び一体性を維持しつつ、熱膨張率差を小さくできるとともに、接合層４と加工層５との間で、親和性及び一体性を維持しつつ、熱膨張率差を小さくできる。そして、層間剥離やクラック、反りが発生しなくなる。
　接合層４の組成式ＳｉＯｘ’Ｎｙ’におけるｘ’及びｙ’の値が、不純物封入層側と加工層側とでは異なる場合、接合層４及び不純物封入層３の間の親和性及び一体性の観点から、不純物封入層３の近傍の領域４１では、接合層４の組成式ＳｉＯｘ’Ｎｙにおけるｘ’の値は、１．０～１．８であり、ｙ’の値は１．０～２．０であることが好ましく、ｘ’の値は１．１～１．５であり、ｙ’の値は１．２～１．９であることがより好ましい。また、接合層４の外側の領域４２では、接合層４及び加工層５の間の親和性及び一体性の観点から、接合層４の組成式ＳｉＯｘ’Ｎｙ’におけるｘ’の値は、１．３～２．０であり、ｙ’の値は０．０～１．６であることが好ましく、ｘ’の値は１．５～１．８であり、ｙ’の値は０．２～１．４であることがより好ましい。
　不純物封入層側から加工層側に進むにしたがって接合層４の組成を徐々に変化させることが好ましい。すなわち、接合層４の組成を傾斜組成（Ｇｒａｄａｔｉｏｎ）とすることが好ましい。これにより、接合層４と不純物封入層３との間の親和性及び一体性並びに接合層４と加工層５との間の親和性及び一体性を維持しながら、接合層４における不純物封入層３の近傍領域の熱膨張率を不純物封入層３の熱膨張率に近づけることができるとともに、接合層４における加工層５の近傍領域の熱膨張率を加工層５の熱膨張率に近づけることができる。そして、層間剥離やクラック、反りが発生しなくなる。具体的には、例えば、不純物封入層側から加工側に進むにしたがって、接合層４の組成式ＳｉＯｘ’Ｎｙ’におけるｘ’の値が徐々に大きくなり、ｙ’の値が徐々に小さくなることが好ましい。
　接合層４の厚みは、セラミックスコア層２の欠陥やボイドを埋めるに十分な厚みであることが好ましい。通常、本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板でセラミックスコア層２として使用されるセラミックス基板は、研削及び研磨され、表面が平滑である。しかし、それでも、セラミックス基板には焼結時にできた欠陥やボイドが残る。一般的には、そのボイドの深さは、最大およそ４μｍである。したがって、接合層４の厚みは、これらの欠陥やボイドを埋めるに十分な厚みであることが好ましい。このような観点から、接合層４の厚みは、好ましくは４．５～８．５μｍである。接合層４の厚みが４．５μｍ以上であると、接合層４は欠陥やボイドを十分に埋めることができ、接合層４の表面に凹部が形成されることを防止できる。一方、接合層４の厚みが８．５μｍ以下であると余分な成膜費用が掛り効果/費用が悪くなることを抑制できる。
　接合層４も、不純物封入層３と同様に、通常のＬＰＣＶＤ（減圧化学蒸着）装置、プラズマ装置等の装置を用いて、ＳｉＨ４、ＳｉＨ２Ｃｌ２、Ｏ２、ＮＨ３、Ｎ２Ｏ等の原料ガスを供給することで形成することができる。また、接合層４も、不純物封入層３と同様に、ＳｉＨ４、ＳｉＨ２Ｃｌ２、Ｏ２、ＮＨ３、Ｎ２Ｏ等の原料ガスの比率を徐々に変えながら原料ガスを供給することで傾斜組成（Ｇｒａｄａｔｉｏｎ）とすることができる。接合層４を形成するための装置は、ＬＰＣＶＤ装置が好ましく、原料ガスは、ＳｉＨ４、Ｏ２、ＮＨ３及びＮ２Ｏが好ましい。
（加工層）
　加工層５は、接合層の種結晶の層である。加工層５の上にはＩＩＩ－Ｖ族化合物をエピタキシャル成長させる。種結晶は、加工層５の上にエピタキシャル成長させるＩＩＩ－Ｖ族化合物の結晶と類似の結晶形で、格子定数が比較的近く、かつ、大口径の基板が容易に得られるものであることが好ましい。このような観点から、種結晶は、Ｓｉ、ＧａＡｓ、ＳｉＣ、ＡｌＮ、ＧａＮ及びＡｌ２Ｏ３が好ましく、Ｓｉ＜１１１＞がより好ましい。また、大口径の基板が容易に得られるという観点から、ＡｌＮ及びＧａＮは気相成長より作られたものであることが好ましい。例えば、ＭＯＣＶＤ法（有機金属気相成長法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＴＨＶＰＥ法（トリハイドライド気相成長法）等の気相成長法により、ＡｌＮ及びＧａＮの種結晶用の大型結晶を作製することができる。
　加工層５の厚みは、好ましくは２００～１０００ｎｍである。加工層５の厚みが２００ｎｍ以上であると、加工層５におけるイオン注入によりダメージを受けた部分の割合を小さくすることができ、良質な種結晶を接合層４の上に形成することが容易になる。加工層５の厚みが１０００ｎｍ以下であると、加工層５の上にエピタキシャル成長させるＩＩＩ－Ｖ族化合物の結晶と加工層５との間の熱膨張率差により、ＩＩＩ－Ｖ族化合物の結晶に欠陥やクラックが発生することを抑制できる。
　加工層５は、例えば、種結晶基板にイオン注入を施した後、上記の接合層４へ種結晶基板のイオン注入した部分を薄膜転写することにより、すなわち、接合層４へ種結晶基板を転写した後、種結晶基板を剥離することにより形成することができる。イオン注入は通常の方法でよい。イオン注入とは、真空中で、注入を目的とする原子もしくは分子をイオン化し、数ｋｅＶから数ＭｅＶに加速して固体中に注入する方法である。注入するイオンには、例えば、水素イオン、アルゴン（Ａｒ）イオン等が挙げられる。イオン注入には、例えば、イオン注入装置が使用される。イオン注入装置は、高エネルギー加速器及び同位体分離器を小型化したものであり、イオン源、加速器、質量分離器、ビーム走査部、注入室等から構成される。なお、イオン注入領域の深さは、イオンの加速エネルギー、照射量等で調整することができる。イオン注入領域の深さは、好ましくは２００～１０００ｎｍであり、より好ましくは３００～６００ｎｍである。イオン注入領域の深さが２００ｎｍ未満であると、接合層上に形成された種結晶のうち水素イオンやＡｒイオン等でダメージを受けた部分の割合が大きくなり、加工層５が良好な種結晶の層とはならない場合がある。一方、イオン注入領域の深さが１０００ｎｍより深いと種結晶が厚くなり過ぎ、この上に成膜されるＩＩＩ－Ｖ族化合物の結晶と種結晶との熱膨張率差が大きくなり、ＩＩＩ－Ｖ族化合物の結晶に欠陥やクラックが発生しやすくなったり、経済的でなくなったりする場合がある。なお、種結晶基板にイオン注入を施した後、水素イオンやＡｒイオン等でダメージを受けた部分を除去するために、種結晶基板にＣＭＰ（化学機械研磨）やエッチングを施すことが好ましい。また、薄膜転写後、回収された残部の種結晶基板は再度、イオン注入して、接合層に薄膜転写する種結晶基板として再使用される。
（ＩＩＩ－Ｖ族化合物結晶）
　ＭＯＣＶＤ法（有機金属気相成長法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＴＨＶＰＥ法（トリハイドライド気相成長法）等の気相成長法により、本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板１上に、ＩＩＩ－Ｖ族化合物結晶を、エピタキシャル成長により形成することができる。これにより、大口径かつ厚膜である高品質のＩＩＩ－Ｖ族化合物結晶を得ることができる。ＩＩＩ－Ｖ族化合物は、Ａｌ、Ｇａ及びＩｎからなる群から選択される少なくとも１種のＩＩＩ族元素とＮとの化合物であることが好ましい。ＩＩＩ－Ｖ族化合物には、例えば、ＧａＮ、ＡｌＮ、ＡｌｘＧａ１－ｘＮ、ＩｎｘＧａ１－ｘＮ、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ等が挙げられる。これらの中で、本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板１は、ＧａＮの作製に特に好適である。さらに、必要に応じてＩＩＩ－Ｖ族化合物は、Ｚｎ、Ｃｄ、Ｍｇ、Ｓｉ等のドーパントを含むことができる。
　本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板１上に形成したＩＩＩ－Ｖ族化合物結晶を剥離することで、大口径で、不純物による汚染の少ない、自立したＩＩＩ－Ｖ族化合物単結晶基板を作製することができる。
［ＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法］
　本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法は、セラミックスコア層を封入する不純物封入層を形成する工程（Ａ）と、不純物封入層の上に接合層を形成する工程（Ｂ）と、接合層の上に加工層を形成する工程（Ｃ）とを含む。これにより、本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板を製造することができる。以下、各工程を詳細に説明する。
（工程（Ａ））
　工程（Ａ）では、セラミックスコア層を封入する不純物封入層を形成する。不純物封入層は、通常のＬＰＣＶＤ（減圧化学蒸着）装置、プラズマ装置等の装置を用いて形成することができる。なお、セラミックコア層及び不純物封入層は上述の本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板の項目で説明したものと同様であるので、セラミックコア層及び不純物封入層の説明は省略する。
（工程（Ｂ））
　工程（Ｂ）では、不純物封入層の上に接合層を形成する。接合層も、不純物封入層と同様に、通常のＬＰＣＶＤ（減圧化学蒸着）装置、プラズマ装置等の装置を用いて形成することができる。なお、接合層は上述の本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板の項目で説明したものと同様であるので、接合層の説明は省略する。
（工程（Ｃ））
　工程（Ｃ）では、接合層の上に加工層を形成する。加工層は、種結晶の基板を接合層に転写した後、種結晶の基板を剥離することにより形成することができる。図２を参照して具体的に説明すると、Ｓｉ、ＧａＡｓ、ＳｉＣ、ＡｌＮ、ＧａＮ及びＡｌ２Ｏ３からなる群から選択される少なくとも１種の物質からなる種結晶の基板６にイオン注入を行い、基板６にイオン注入層６１を形成する（図２（ａ）参照）。イオン注入層６１が接合層４に接触するように基板６を接合層４に転写する（図２（ｂ）参照）。そして、転写した基板６を剥離することにより加工層５を形成することができる（図２（ｃ）参照）。なお、加工層は上述の本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板の項目で説明したものと同様であるので、加工層の説明は省略する。
（追加の工程）
　本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法は、セラミックコア層、不純物封入層及び接合層の少なくとも１つの層を熱安定化処理する工程と、熱安定化処理した層の表面を研磨する工程とをさらに含んでもよい。例えば、本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法は、工程（Ａ）の前にセラミックコア層を熱安定化処理する工程と、熱安定化処理したセラミックコア層の表面を研磨する工程とをさらに含んでもよい。これにより、セラミックコア層及び不純物封入層の間の接合強度をさらに向上させることができる。また、本発明の一実施形態のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法は、工程（Ａ）及び工程（Ｂ）の間に不純物封入層を熱安定化処理する工程と、熱安定化処理した不純物封入層の表面を研磨する工程とをさらに含んでもよい。これにより、不純物封入層及び接合層の間の接着強度をさらに向上させることができる。さらに、工程（Ｂ）及び工程（Ｃ）の間に接合層を熱安定化処理する工程と、熱安定化処理した接合層の表面を研磨する工程とをさらに含んでもよい。これにより、接合層の密度が高くなり、接合層が厚くなっても、研磨及び平滑化に耐えるようにすることができる。また、接合層及び加工層の間の接着強度をさらに向上させることができる。
　熱安定化処理では、例えば、１０００～１３００℃の温度で層の焼き締めを行う。また、熱安定化処理を行った層は、例えば、ＣＭＰ（化学機械研磨）で平滑化される。
　以上の説明はあくまで一例であり、本発明のＩＩＩ－Ｖ族化合物結晶用ベース基板及び本発明のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法は、上記の実施形態に何ら限定されるものではない。例えば、静電チャックで、ＩＩＩ－Ｖ族化合物結晶用ベース基板を固定できるようにするために、ＩＩＩ－Ｖ族化合物結晶用ベース基板の最下層として、Ｐ－Ｓｉ膜、ドープＰ－Ｓｉ膜等の半導体膜を成膜してもよい。
　以下、実施例及び比較例を示し、本発明を具体的に説明するが、本発明は以下の実施例に限定されるものではない。
［実施例1］
　ＡｌＮ粉１００重量部に焼結助剤としてＹ２Ｏ３粉５重量部を混合して得られた混合物をシート成形して、ＡｌＮのグリーンシートにし、このＡｌＮのグリーンシートを約φ２３０ｍｍの円盤状にカットして、円盤状のグリーンシートを作製した。円盤状のグリーンシートをＮ２の雰囲気の下、１８５０℃の焼成温度で４時間焼成してＡｌＮセラミックスを作製した。得られたＡｌＮセラミックスをさらに研削及び研磨し、直径２００ｍｍ、厚み７５０μｍの円形の多結晶ＡｌＮセラミックス基板とした。
　この多結晶ＡｌＮセラミックス基板（Ｐ－ＡｌＮセラミックス基板）をＳｉＨ４、Ｏ２、ＮＨ３及びＮ２Ｏのガス供給装置を有するＬＰＣＶＤ装置に入れた。そして、Ｐ－ＡｌＮセラミックス基板を４００℃に昇温した後、ＳｉＨ４、Ｏ２、ＮＨ３及びＮ２Ｏを供給して成膜をスタートした。ＳｉＨ４、Ｏ２、ＮＨ３及びＮ２Ｏの割合は、成膜スタート時はモル比でＳｉＨ４／Ｏ２／ＮＨ３／Ｎ２Ｏ＝１０／２０／１／１であった。成膜最終時のＳｉＨ４、Ｏ２、ＮＨ３及びＮ２Ｏの割合がモル比でＳｉＨ４／Ｏ２／ＮＨ３／Ｎ２Ｏ＝１０／１／１０／１０となるように、ＳｉＨ４、Ｏ２、ＮＨ３及びＮ２Ｏの割合を３０分掛けて均等に少しずつ変化させた。そして、膜厚８００ｎｍの不純物封入層（ＳｉＯｘＮｙの組成式で表される組成物）でＰ－ＡｌＮセラミックス基板を封止した。
　不純物封入層（ＳｉＯｘＮｙの組成式で表される組成物）の各元素の定量分析を行ったところ、成膜スタート時のＰ－ＡｌＮセラミックス基板近傍の領域は、ＳｉＯ２成分が多く、ＳｉＯ２成分と僅かなＳｉ３Ｎ４成分とが混合したＳｉＯ１．８Ｎ０．２組成物であった。成膜の最終段階の外側の領域は、ＳｉＯ２成分が少なく主な成分がＳｉ３Ｎ４成分であるＳｉＯ０．２Ｎ１．４組成物であった。両者間の領域では成膜時間の経過とともにＳｉＯ２成分が徐々に減少しつつ、Ｓｉ３Ｎ４成分が徐々に増加していた。すなわち、両者間の領域は、所謂、Ｇｒａｄａｔｉｏｎ化したＳｉＯｘＮｙの組成式で表される組成物であった。
　このＰ－ＡｌＮセラミックス基板をさらに同じＬＰＣＶＤ装置中で５００℃に昇温した後、ＳｉＨ４、Ｏ２、ＮＨ３及びＮ２Ｏを供給して、Ｐ－ＡｌＮセラミックス基板の上面のみに成膜をスタートした。ＳｉＨ４、Ｏ２、ＮＨ３及びＮ２Ｏの割合は、成膜スタート時はモル比でＳｉＨ４／Ｏ２／ＮＨ３／Ｎ２Ｏ＝１０／１／１０／１０であった。成膜最終時のＳｉＨ４、Ｏ２、ＮＨ３及びＮ２Ｏの割合がモル比でＳｉＨ４／Ｏ２／ＮＨ３／Ｎ２Ｏ＝１０／１０／１／１となるように、ＳｉＨ４、Ｏ２、ＮＨ３及びＮ２Ｏの割合を３時間掛けて均等に少しずつ変化させた。そして、膜厚５μｍの接合層（ＳｉＯｘ’Ｎｙ’組成式で表される組成物）を不純物封入層の上に形成した。なお、この膜厚５μｍの接合層により、Ｐ－ＡｌＮセラミックス基板に起因するボイドは完全に埋められた。
　不純物封入層と同様に、接合層（ＳｉＯｘ’Ｎｙ’組成式で表される組成物）の各元素の定量分析を行ったところ、不純物封入層近傍の領域は、主成分のＳｉ３Ｎ４成分と僅かなＳｉＯ２成分が混合したＳｉＯ１．１Ｎ１．９組成物であった。成膜の最終段階の外側の領域は、Ｓｉ３Ｎ４成分が僅かでＳｉＯ２成分が主成分であるＳｉＯ１．８Ｎ０．２組成物であった。両者間の領域では成膜時間の経過とともにＳｉ３Ｎ４成分が徐々に減少しつつ、ＳｉＯ２成分が徐々に増加していた。すなわち、両者間の領域は、所謂、Ｇｒａｄａｔｉｏｎ化したＳｉＯｘ’Ｎｙ’の組成式で表される組成物であった。
　接合層を不純物封入層の上に形成した後、１０５０℃の加熱温度及び５時間の加熱時間で接合層を焼き締めて、接合層の熱安定化処理を行った。そして、次工程の種結晶基板の薄膜転写が容易に行えるようにするため、Ｒａ＝０．２ｎｍの表面粗さになるまでＣＭＰで接合層の表面を平滑化した。
　接合層に薄膜転写する種結晶基板としてφ２００ｍｍのＳｉ＜１１１＞基板を選んだ。通常のイオン注入装置を用いて、５×１０１６ａｔｏｍ／ｃｍ２のドーズ量で、深さ５００ｎｍまで、上記Ｓｉ＜１１１＞基板に対して、Ｈ２イオンのイオン注入を行なった。イオン注入を行ったＳｉ＜１１１＞基板を、熱安定化処理及び研磨を行った接合層に薄膜転写して、接合層の上に５００ｎｍの厚みの加工層を形成し、実施例１のＩＩＩ－Ｖ族化合物結晶用ベース基板を作製した（図１参照）。なお、剥離の後に残ったＳｉ＜１１１＞基板は回収し、加工層を形成するための種結晶基板として再利用した。
　実施例１のＩＩＩ－Ｖ族化合物結晶用ベース基板は、大口径でしかも反りや層分離、クラック等が見られない高品質のＩＩＩ－Ｖ族化合物結晶用ベース基板であった。
　実施例１のＩＩＩ－Ｖ族化合物結晶用ベース基板を評価するために、以下の処理を行った。まず、Ｓｉ＜１１１＞表面のイオン注入によるダメージ層を除去するために、エッチング処理によって、約１５０ｎｍの深さまでＳｉ＜１１１＞基板の表面を除去した。次に、ＭＯＣＶＤ装置で３５μｍの厚みのＧａＮエピタキシャル層を加工層の上に直接形成した。この際、通常のＧａＮエピタキシャル成膜では、成膜開始初期に１０数層の超格子層を積層した後、超格子層上にＧａＮエピタキシャル膜を成膜することでＧａＮとＳｉ＜１１１＞基板との間の応力を緩和するのであるが、本評価ではＧａＮエピタキシャル膜を直接Ｓｉ＜１１１＞加工層上に成膜した。その結果、エピタキシャル層には、剥離及びクラックが全く発生していなかった。
　実施例１のＩＩＩ－Ｖ族化合物結晶用ベース基板を用いて作製したＧａＮエピタキシャル層をＩＩＩ－Ｖ族化合物結晶用ベース基板から剥離して、自立したＧａＮエピタキシャル基板を作製した。このＧａＮエピタキシャル基板を使い、縦型のトランジスターを試作した。その耐圧を調べたところ、１２００Ｖの高耐圧が得られた。なお、従前は上記の如く、１０μｍ以上の厚みのＧａＮエピタキシャル層を形成すると、反りが大きくなり、層剥離やクラックが生じた。このため、精々横型の低耐圧トランジスターしか作れなかった。これより、実施例１のＩＩＩ－Ｖ族化合物結晶用ベース基板の優位性がさらに示された。
［実施例２］
　実施例１と同様の方法（段落００４８～００５２参照）で、平滑な接合層を設けたＰ－ＡｌＮセラミックス基板を得た。続いて、接合層に薄膜転写する種結晶基板としてφ２００ｍｍのＣ面サファイア基板を選んだ。通常のイオン注入装置を用いて、１．５×１０１7ａｔｏｍ／ｃｍ２のドーズ量で、深さ５００ｎｍまで、上記Ｃ面サファイア基板に対して、Ｈ２イオンのイオン注入を行なった。イオン注入を行ったＣ面サファイア基板を、熱安定化処理及び研磨を行った接合層に薄膜転写して、接合層の上に５００ｎｍの厚みの加工層を形成し、実施例２のＩＩＩ－Ｖ族化合物結晶用ベース基板を作製した。なお、剥離の後に残ったＣ面サファイア基板は回収し、加工層を形成するための種結晶基板として再利用した。
　実施例２のＩＩＩ－Ｖ族化合物結晶用ベース基板は、大口径でしかも反りや層分離、クラック等が見られない高品質のＩＩＩ－Ｖ族化合物結晶用ベース基板であった。
　実施例２のＩＩＩ－Ｖ族化合物結晶用ベース基板を評価するために、以下の処理を行った。まず、Ｃ面サファイア基板の表面のイオン注入によるダメージ層を除去するために、研磨処理によって、約１５０ｎｍの深さまでＣ面サファイア基板の表面を除去した。ＭＯＣＶＤ装置で３５μｍの厚みのＧａＮエピタキシャル層を加工層の上に直接形成した。ここでも、実施例１の効果評価と同様に、超格子層は積層させず、直接ＧａＮエピタキシャル層を成膜した。その結果、ＧａＮエピタキシャル層には、剥離及びクラックが全く発生していなかった。
［比較例１］
　ＳｉＨ４、Ｏ２、ＮＨ３及びＮ２Ｏの割合を、成膜スタート時から最終時まで、モル比でＳｉＨ４／Ｏ２／ＮＨ３／Ｎ２Ｏ＝１０／１０／２／２で一定として、３０分間成膜し、膜厚８８０ｎｍの不純物封入層（ＳｉＯｘＮｙの組成式で表される組成物）でＰ－ＡｌＮセラミックス基板を封止した。また、ＳｉＨ４、Ｏ２、ＮＨ３及びＮ２Ｏの割合を、成膜スタート時から最終時まで、モル比でＳｉＨ４／Ｏ２／ＮＨ３／Ｎ２Ｏ＝１０／１０／５／５で一定として、３時間成膜し、膜厚６μｍの接合層（ＳｉＯｘ’Ｎｙ’組成式で表される組成物）を不純物封入層の上に形成した。それ以外は、実施例１のＩＩＩ－Ｖ族化合物結晶用ベース基板と同様な方法で、不純物封入層の上に接合層を形成する工程まで実施できた。なお、不純物封入層（ＳｉＯｘＮｙの組成式で表される組成物）の各元素の定量分析を成膜スタート時のＰ－ＡｌＮセラミックス基板近傍の領域と成膜最終部分の領域とで行った。その結果、それぞれが同じＳｉＯ２．２Ｎ１．６組成物であった。また、接合層（ＳｉＯｘ’Ｎｙ’組成式で表される組成物）の各元素の定量分析を行った所、不純物封入層近傍の領域の組成物と成膜最終部分の領域の組成物とは略同じであり、ＳｉＯ２．３Ｎ２．１組成物であった。
　しかし、Ｐ－ＡｌＮセラミックス基板を不純物封入層で封止した後、さらに接合層を形成し熱安定化処理を行ったところ、吸湿が原因と考えられ多数のボイドが発生した。加えて不純物封入層と接合層との間で層分離も発生した。このため、接合層の上に加工層を形成する工程を実施できなかった。すなわち、比較例１では、ＩＩＩ－Ｖ族化合物結晶用ベース基板を作製できなかった。
１　ＩＩＩ－Ｖ族化合物結晶用ベース基板
２　セラミックスコア層
３　不純物封入層
４　接合層
５　加工層
６　種結晶の基板

Claims (12)

  1. 　セラミックスコア層と、
    　前記セラミックスコア層を封入する不純物封入層と、
    　前記不純物封入層上の接合層と、
    　前記接合層上の加工層とを備え、
    　前記不純物封入層はＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表される組成物の層であり、
    　前記接合層はＳｉＯｘ’Ｎｙ’（ここで、ｘ’＝１～２、ｙ’＝０～２）の組成式で表される組成物の層であり、
    　前記加工層は種結晶の層であるＩＩＩ－Ｖ族化合物結晶用ベース基板。
  2. 　前記セラミックスコア層が多結晶ＡｌＮの層であり、
    　前記ＩＩＩ－Ｖ族化合物が、Ａｌ、Ｇａ及びＩｎからなる群から選択される少なくとも１種のＩＩＩ族元素とＮとの化合物である請求項１に記載のＩＩＩ－Ｖ族化合物結晶用ベース基板。
  3. 　前記不純物封入層の前記組成式ＳｉＯｘＮｙにおけるｘ及びｙの値が、前記セラミックスコア層側と前記接合層側とでは異なる請求項１又は２に記載のＩＩＩ－Ｖ族化合物結晶用ベース基板。
  4. 　前記接合層の前記組成式ＳｉＯｘ’Ｎｙ’におけるｘ’及びｙ’の値が、前記不純物封入層側と前記加工層側とでは異なる請求項１～３のいずれか１項に記載のＩＩＩ－Ｖ族化合物結晶用ベース基板。
  5. 　前記加工層は、Ｓｉ、ＧａＡｓ、ＳｉＣ、ＡｌＮ、ＧａＮ及びＡｌ２Ｏ３からなる群から選択される少なくとも１種の物質からなる種結晶である請求項１～４のいずれか１項に記載のＩＩＩ－Ｖ族化合物結晶用ベース基板。
  6. 　セラミックスコア層を封入する不純物封入層を形成する工程と、
    　前記不純物封入層の上に接合層を形成する工程と、
    　前記接合層の上に加工層を形成する工程とを含み、
    　前記不純物封入層は、ＳｉＯｘＮｙ（ここで、ｘ＝０．０～２．０、ｙ＝０．０～１．５）の組成式で表される組成物の層であり、
    　前記接合層は、ＳｉＯｘ’Ｎｙ’（ここで、ｘ’＝１．０～２．０、ｙ’＝０．０～２．０）の組成式で表される組成物の層であり、
    　前記加工層は、種結晶の層であるＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法。
  7. 　前記加工層を形成する工程は、前記種結晶の基板を前記接合層に転写した後、前記基板を剥離することにより前記加工層を形成する請求項６に記載のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法。
  8. 　前記セラミックスコア層が多結晶ＡｌＮの層であり、
    　前記ＩＩＩ－Ｖ族化合物が、Ａｌ、Ｇａ及びＩｎからなる群から選択される少なくとも１種のＩＩＩ族元素とＮとの化合物である請求項６又は７に記載のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法。
  9. 　前記不純物封入層を形成する工程は、前記不純物封入層の前記組成式ＳｉＯｘＮｙにおけるｘ及びｙの値が、前記セラミックスコア層側と前記接合層側とでは異なるように、前記不純物封入層を形成する請求項６～８のいずれか１項に記載のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法。
  10. 　前記接合層を形成する工程は、前記接合層の前記組成式ＳｉＯｘ’Ｎｙ’におけるｘ’及びｙ’の値が、前記不純物封入層側と前記加工層側とでは異なるように前記接合層を形成する請求項６～９のいずれか１項に記載のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法。
  11. 　前記セラミックコア層、前記不純物封入層及び前記接合層の少なくとも１つの層を熱安定化処理する工程と、
    　前記熱安定化処理した層の表面を研磨する工程とをさらに含む請求項６～１０のいずれか１項に記載のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法。
  12. 　前記加工層を形成する工程は、Ｓｉ、ＧａＡｓ、ＳｉＣ、ＡｌＮ、ＧａＮ及びＡｌ２Ｏ３からなる群から選択される少なくとも１種の物質からなる種結晶の基板にイオン注入を行い、イオン注入を行った前記基板を前記接合層に転写し、転写した前記基板を剥離することにより前記加工層を形成する請求項６～１１のいずれか１項に記載のＩＩＩ－Ｖ族化合物結晶用ベース基板の製造方法。
PCT/JP2021/017500 2020-05-11 2021-05-07 Ｉｉｉ－ｖ族化合物結晶用ベース基板及びその製造方法 WO2021230148A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/996,972 US20230250552A1 (en) 2020-05-11 2021-05-07 Base substrate for group iii-v compound crystals and production method for same
KR1020227033284A KR20230009363A (ko) 2020-05-11 2021-05-07 Iii-v 족 화합물 결정용 베이스 기판 및 그 제조 방법
CN202180034073.0A CN115461502A (zh) 2020-05-11 2021-05-07 Iii-v族化合物晶体用基底基板及其制造方法
EP21803639.0A EP4151783A1 (en) 2020-05-11 2021-05-07 Base substrate for group iii-v compound crystals and production method for same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020-083033 2020-05-11
JP2020083033 2020-05-11
JP2020108655A JP7319227B2 (ja) 2020-05-11 2020-06-24 Ｉｉｉ－ｖ族化合物結晶用ベース基板及びその製造方法
JP2020-108655 2020-06-24

Publications (1)

Publication Number Publication Date
WO2021230148A1 true WO2021230148A1 (ja) 2021-11-18

Family

ID=78510847

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/017500 WO2021230148A1 (ja) 2020-05-11 2021-05-07 Ｉｉｉ－ｖ族化合物結晶用ベース基板及びその製造方法

Country Status (7)

Country Link
US (1) US20230250552A1 (ja)
EP (1) EP4151783A1 (ja)
JP (1) JP7319227B2 (ja)
KR (1) KR20230009363A (ja)
CN (1) CN115461502A (ja)
TW (1) TW202208705A (ja)
WO (1) WO2021230148A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484773B2 (ja) 2021-03-04 2024-05-16 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法及び紫外線発光素子用エピタキシャルウェーハ
WO2023119916A1 (ja) * 2021-12-21 2023-06-29 信越半導体株式会社 窒化物半導体基板および窒化物半導体基板の製造方法
JP2023098137A (ja) * 2021-12-28 2023-07-10 信越化学工業株式会社 高特性エピタキシャル成長用基板とその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018533845A (ja) * 2015-10-19 2018-11-15 クロミス，インコーポレイテッド 加工基板上のチップスケールパッケージの固体デバイス用のリフトオフ工程
JP2019524615A (ja) * 2016-06-24 2019-09-05 クロミス，インコーポレイテッド 多結晶セラミック基板およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6019928B2 (ja) 2011-10-07 2016-11-02 住友電気工業株式会社 ＧａＮ系膜の製造方法およびそれに用いられる複合基板
KR102361057B1 (ko) 2016-06-14 2022-02-08 큐로미스, 인크 전력 및 rf 애플리케이션을 위한 가공된 기판 구조체

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018533845A (ja) * 2015-10-19 2018-11-15 クロミス，インコーポレイテッド 加工基板上のチップスケールパッケージの固体デバイス用のリフトオフ工程
JP2019524615A (ja) * 2016-06-24 2019-09-05 クロミス，インコーポレイテッド 多結晶セラミック基板およびその製造方法

Also Published As

Publication number Publication date
JP7319227B2 (ja) 2023-08-01
EP4151783A1 (en) 2023-03-22
CN115461502A (zh) 2022-12-09
TW202208705A (zh) 2022-03-01
US20230250552A1 (en) 2023-08-10
KR20230009363A (ko) 2023-01-17
JP2021178768A (ja) 2021-11-18

Similar Documents

Publication Publication Date Title
WO2021230148A1 (ja) Ｉｉｉ－ｖ族化合物結晶用ベース基板及びその製造方法
JP4979399B2 (ja) 半導体層構造及び半導体層構造の製造方法
US8664085B2 (en) Method of manufacturing composite substrate
EP2554718A1 (en) Method for producing single crystal 3c-sic substrate and resulting single-crystal 3c-sic substrate
JP6550154B2 (ja) 金属窒化物の高圧窒素アニールのためのプロセス
JP2005320237A (ja) 非極性ａ面窒化物半導体単結晶基板およびその製造方法
WO2022004165A1 (ja) 大口径ｉｉｉ族窒化物系エピタキシャル成長用基板とその製造方法
EP2296169B1 (en) Method for manufacturing nitrogen compound semiconductor substrate, nitrogen compound semiconductor substrate, method for manufacturing single crystal sic substrate, and single crystal sic substrate
KR20230153370A (ko) 에피택셜 성장용 종기판 및 그 제조 방법, 그리고 반도체 기판 및 그 제조 방법
JP7398966B2 (ja) Ｉｉｉ族窒化物基板の製造方法及びｉｉｉ族窒化物基板
EP4299802A1 (en) Nitride semiconductor substrate and manufacturing method therefor
WO2021250991A1 (ja) Ｉｉｉ族窒化物系エピタキシャル成長用基板とその製造方法
JP2005203666A (ja) 化合物半導体デバイスの製造方法
JP2010251743A (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP5109912B2 (ja) 半導体装置の製造方法、半導体装置
JP7108783B2 (ja) 半導体膜
WO2023233781A1 (ja) Ｉｉｉ族窒化物単結晶基板の製造方法
WO2023176185A1 (ja) 高特性エピ用種基板、高特性エピ用種基板の製造方法、半導体基板、および半導体基板の製造方法
WO2023127249A1 (ja) 高特性エピタキシャル成長用基板とその製造方法
RU2750295C1 (ru) Способ изготовления гетероэпитаксиальных слоев III-N соединений на монокристаллическом кремнии со слоем 3C-SiC
US20230166972A1 (en) Manufacturing method of modified aluminum nitride raw material, modified aluminum nitride raw material, manufacturing method of aluminum nitride crystals, and downfall defect prevention method
US8026517B2 (en) Semiconductor structures
KR100839224B1 (ko) ＧａＮ 후막의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21803639

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021803639

Country of ref document: EP

Effective date: 20221212