WO2023127249A1 - 高特性エピタキシャル成長用基板とその製造方法 - Google Patents

高特性エピタキシャル成長用基板とその製造方法 Download PDF

Info

Publication number
WO2023127249A1
WO2023127249A1 PCT/JP2022/039540 JP2022039540W WO2023127249A1 WO 2023127249 A1 WO2023127249 A1 WO 2023127249A1 JP 2022039540 W JP2022039540 W JP 2022039540W WO 2023127249 A1 WO2023127249 A1 WO 2023127249A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
epitaxial growth
group iii
nitride
Prior art date
Application number
PCT/JP2022/039540
Other languages
English (en)
French (fr)
Inventor
芳宏 久保田
信 川合
Original Assignee
信越化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越化学工業株式会社 filed Critical 信越化学工業株式会社
Publication of WO2023127249A1 publication Critical patent/WO2023127249A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Definitions

  • the present invention provides an epitaxial layer of group III nitrides with few defects and high characteristics, such as aluminum nitride (AlN), aluminum gallium nitride (Al x Ga 1-x N (where 0 ⁇ x ⁇ 1), and gallium nitride (GaN)). and a pure seed substrate for epitaxial growth and a method for manufacturing the same, more specifically, high-quality and inexpensive AlN, Al x Ga 1-x N (0 ⁇ X ⁇ 1), and GaN with extremely few crystal defects, warpage, and voids.
  • the present invention relates to seed substrates for epi and pristine epitaxial growth of group III nitrides such as the system and methods of making the same.
  • Crystal substrates of group III nitrides such as AlN-based and GaN-based crystal substrates have a wide bandgap, short-wavelength light emission, high withstand voltage, and excellent high-frequency characteristics. Therefore, III-nitride substrates are expected to be applied to devices such as light-emitting diodes (LEDs), lasers, Schottky diodes, power devices, and high-frequency devices.
  • LEDs light-emitting diodes
  • AlN-based crystal substrates have been used for the purpose of removing bacteria and viruses, especially for light-emitting diodes in the deep ultraviolet region (UVC;
  • UVC deep ultraviolet region
  • the demand for single crystal substrates of xGa1 -xN (0.5 ⁇ X ⁇ 1) is increasing.
  • these AlN and/or Al x Ga 1-x N (0.5 ⁇ X ⁇ 1) single crystal substrates have many defects, are of low quality and high cost, and are difficult to manufacture various devices. The expected properties are not obtained, and the wide spread and expansion of the applications of these substrates are restricted.
  • GaN-based crystal substrates are required to have higher high-frequency characteristics and higher withstand voltage performance with the start of 5G communication and the development of electric vehicles. As a result, GaN-based crystal substrates with very few crystal defects and low cost epitaxial and pure substrates are eagerly desired.
  • GaN-based crystal substrates also have many crystal defects, etc., and despite their low quality, they are expensive. there is
  • AlN single crystal substrates have no melting point. is difficult to manufacture, and it is usually manufactured by a sublimation method (improved Lely method) using silicon carbide (SiC) or AlN as a seed crystal at 1700 to 2250 ° C. in a N atmosphere, or as described in Patent Document 1 and Non-Patent Document 3. As disclosed, it is fabricated by hydride vapor phase epitaxy (HVPE) on a sapphire substrate or a sublimated AlN substrate.
  • HVPE hydride vapor phase epitaxy
  • AlN single crystals grown by the sublimation method require a high temperature for crystal growth, and due to equipment limitations, the substrates are currently small-diameter substrates with diameters of ⁇ 2 to ⁇ 4 inches at most, and are extremely expensive.
  • AlN single crystals obtained by the sublimation method have a relatively low dislocation density of ⁇ 10 5 cm ⁇ 2 , but on the other hand, the crystals are colored due to contamination with carbon and metal impurities derived from carbon materials such as crucibles and heat insulating materials. , has the drawback of low resistivity and low UV transmittance.
  • AlN single crystals produced by hydride vapor phase epitaxy (HVPE) on sapphire substrates are relatively inexpensive and have little coloration.
  • AlN crystals obtained by HVPE film formation on sublimation AlN substrates have a relatively low dislocation density, but are opaque to deep ultraviolet light due to contamination of colored matter from AlN on the underlying substrate. is resistivity.
  • the expensive sublimated AlN crystal is used as it is as a base substrate that also serves as a seed crystal, there is a drawback that the cost is extremely high.
  • GaN substrates bulk GaN substrates on which GaN crystals are grown in a liquid such as liquid ammonia or Na flux have relatively few defects and are of high quality. Also, in the GaN crystal growth in liquid, the cost is extremely high because the bulk GaN substrate is used as it is as a base substrate that also serves as a seed crystal, like the AlN substrate by the sublimation method. On the other hand, if a GaN crystal is heteroepitaxially grown on a sapphire substrate or the like using the MOCVD method or the hydride vapor phase epitaxy (HVPE) method for crystal growth in the vapor phase, it is theoretically possible to improve the quality and size of the crystal.
  • HVPE hydride vapor phase epitaxy
  • the HVPE method is generically referred to as the HVPE method, including the trihalide vapor phase epitaxy method (THVPE method) using GaCl 3 as a precursor.
  • TSVPE method trihalide vapor phase epitaxy method
  • Patent Document 2 an AlN ceramic core and a sealing in which the AlN ceramic core is sealed with a multilayer film of SiO 2 /P—Si/SiO 2 /Si 3 N 4 a support substrate having a layer; a planarization layer such as SiO 2 on the upper surface of the support substrate; A so-called QST (trade name) substrate is disclosed.
  • the oxidation induced stacking fault (OSF) described in Patent Document 3 has a large effect, and is 10/cm 2 . Knowing that the following reduces defects during epitaxial film formation, the inventors separately filed a patent application (Japanese Patent Application 2021-038731 (filing date: March 10, 2021) and Japanese Patent Application 2021-098993 (Filing date: June 14, 2021)). If the OSF density allowed for the seed crystal layer is restricted in this way, the options for selecting Si ⁇ 111> seed crystals are narrowed, which is a factor in increasing the cost.
  • AlN and/or Al x Ga 1-x substrates for light-emitting diodes used in the ultrashort-wave deep ultraviolet region which require particularly few crystal defects and high characteristics, for example N (0 ⁇ X ⁇ 1), or a GaN crystal substrate suitable for 5G communication and high frequency and high withstand voltage accompanying 5G communication and EV, to obtain with few crystal defects, high characteristics, and low cost. is difficult, and new solutions have been desired.
  • the first of which is the coefficient of thermal expansion between the multilayer films that seal the core, or between the sealing layer, the planarizing layer, and the seed crystal layer.
  • the difference is to be minimized, and the compositions and film thicknesses of the sealing layer, planarizing layer, and seed crystal layer are optimized in a well-balanced manner.
  • a stress adjustment layer for both stress adjustment and electrostatic chuck is additionally added to the lower surface of the support substrate to balance and minimize the electrostatic chuck and thermal stress.
  • the thickness of the seed crystal layer is minimized. It is to be thinned to a range of 0.04 ⁇ m or more and less than 0.10 ⁇ m.
  • the group III nitride epitaxial growth substrate according to the present invention has a structure in which a core made of nitride ceramics is wrapped with a sealing layer having a thickness of 0.05 ⁇ m or more and 1.5 ⁇ m or less. a substrate, a planarization layer provided on the upper surface of the support substrate and having a thickness of 0.5 ⁇ m or more and 3.0 ⁇ m or less, and a single layer provided on the upper surface of the planarization layer and having a thickness of 0.04 ⁇ m or more and less than 0.1 ⁇ m. and a seed crystal layer of crystals.
  • the core is preferably made of aluminum nitride ceramics.
  • the sealing layer preferably contains at least silicon nitride.
  • the planarizing layer preferably contains any one of silicon oxide, silicon oxynitride, and aluminum arsenide.
  • the seed crystal layer may be Si ⁇ 111>, SiC, sapphire, aluminum nitride, aluminum gallium nitride, or gallium nitride.
  • the stress adjustment layer preferably contains at least silicon.
  • the method for manufacturing a group III nitride epitaxial growth substrate includes the steps of preparing a core made of nitride ceramics, and forming a sealing layer having a thickness of 0.05 ⁇ m or more and 1.5 ⁇ m or less so as to enclose the core. forming a film to form a supporting substrate; forming a planarization layer having a thickness of 0.5 ⁇ m or more and 3.0 ⁇ m or less on the upper surface of the support substrate; and providing a single crystal seed layer of less than a thickness.
  • the present invention preferably further includes the step of forming a stress adjustment layer on the lower surface of the support substrate.
  • the sealing layer is preferably formed by the LPCVD method.
  • the planarizing layer is preferably formed by plasma CVD, LPCVD, or low-pressure MOCVD.
  • the step of providing the seed crystal layer includes the steps of preparing a group III nitride single crystal substrate having one surface as an ion implantation surface, and forming a separation position in the single crystal substrate by implanting ions from the ion implantation surface. bonding the ion-implanted surface and the planarizing layer to form a bonded substrate; and separating the bonded substrate into the seed crystal layer and the single crystal substrate remainder at the separation position.
  • the single crystal substrate in the step of preparing a single crystal substrate, may be formed by epitaxially growing aluminum nitride, aluminum gallium nitride, or gallium nitride on a sapphire substrate by MOCVD or HVPE.
  • aluminum nitride or aluminum gallium nitride is deposited by MOCVD or HVPE using a small diameter aluminum nitride single crystal produced by sublimation or an aluminum nitride substrate produced by sublimation as a base.
  • a single crystal substrate may be obtained by bonding single crystals having a small diameter obtained by epitaxial growth.
  • a small-diameter gallium nitride single crystal obtained by growing a gallium nitride crystal in a liquid such as liquid ammonia or Na flux is used as an underlayer and nitrided by MOCVD or HVPE. It is preferable to obtain a single crystal substrate by bonding small-diameter single crystals obtained by epitaxially growing aluminum or aluminum gallium nitride.
  • the separation position in the step of forming the separation position, it is preferable to form the separation position within the epitaxial layer grown by epitaxial growth.
  • the remainder of the single crystal substrate may be reused as a base substrate for epitaxial growth.
  • the core is preferably made of aluminum nitride ceramics.
  • the sealing layer preferably contains silicon nitride.
  • the planarizing layer preferably contains any one of silicon oxide, silicon oxynitride, and aluminum arsenide.
  • the seed crystal layer may be Si ⁇ 111>, SiC, sapphire, aluminum nitride, or aluminum gallium nitride.
  • the stress adjustment layer preferably contains at least silicon.
  • AlN and / or Al x Ga 1-x N (0 ⁇ X ⁇ 1) such as a substrate for light emitting diodes used in the deep ultraviolet region (UVC; 200 to 280 nm) according to the present invention, or 5G communication and EV conversion of cars
  • UVC deep ultraviolet region
  • Epitaxial and pure seed substrates for epitaxial growth of group III nitrides such as GaN crystal substrates suitable for higher frequencies and higher withstand voltages associated with this can be provided at a low cost with few defects and high quality.
  • FIG. 1 It is a figure which shows the cross-section of the seed substrate 1.
  • FIG. It is a figure which shows the procedure which manufactures the seed substrate 1.
  • FIG. 1 shows a cross-sectional structure of a seed substrate for epitaxial growth of group III nitrides (hereinafter sometimes simply referred to as "seed substrate") 1 according to the present embodiment.
  • the seed substrate 1 shown in FIG. 1 has a structure in which a planarization layer 4 and a seed crystal layer 2 such as Si ⁇ 111> are laminated on a supporting substrate 3 .
  • a stress adjustment layer 5 is provided on the surface (lower surface) opposite to the surface on which the flattening layer 4 of the support substrate 3 is laminated.
  • the support substrate 3 includes a core 31 that serves as a core material of the support substrate 3 and a sealing layer 32 that covers the core 31 .
  • the core 31 is made of group III nitride polycrystalline ceramics. Specifically, AlN, Si 3 N 4 , GaN, or a mixture thereof can be used. Therefore, polycrystalline AlN ceramics are suitable. From the standpoint of device processing, it is preferable to select mirror-finished wafers with a thickness of 200 to 1000 ⁇ m that can be handled on a semiconductor manufacturing line. There are various methods for manufacturing AlN ceramics, but the so-called sheet molding/normal pressure sintering method is common because of its productivity. In the sheet molding/normal pressure sintering method, AlN powder, sintering aid, organic binder, solvent, etc.
  • the sintering aid is selected from Y 2 O 3 , Al 2 O 3 , CaO, and the like, and Y 2 O 3 is usually preferred since it exhibits the highest thermal conductivity in the substrate after sintering.
  • the sealing layer 32 preferably contains at least silicon nitride. If the thickness of each layer in the sealing layer 32 is too large, the stress between the layers due to the difference in coefficient of thermal expansion will increase, resulting in separation between the layers. Therefore, even if films with various compositions are selected and combined, it is not preferable that the thickness of the sealing layer 32 is 1.5 ⁇ m or more. On the other hand, from the viewpoint of the function of sealing impurities, a thickness of 0.05 ⁇ m or less is insufficient to prevent diffusion of impurities. From the above, the thickness of the sealing layer 32 is preferably in the range of 0.05 to 1.5 ⁇ m.
  • the method of forming the sealing layer can be selected from ordinary MOCVD, normal pressure CVD, LPCVD, sputtering method, and the like. method is preferred.
  • a flattening layer 4 having a thickness of 0.5 to 3 ⁇ m is laminated on at least the sealing layer 32 on the upper surface of the support substrate 3 .
  • the planarizing layer 4 is often used as a sacrificial layer for etching or the like, and a film material of ordinary ceramics such as SiO 2 , Al 2 O 3 , Si 3 N 4 , SiC or silicon oxynitride (SixOyNz ) . SiO2 and/or silicon oxynitride (Si x O y N z ) or AlAs.
  • the flattening layer 4 is usually laminated on only one side of the sealing layer 32 from the viewpoint of cost, it can be formed so as to cover the entire sealing layer 32 if the warp is large.
  • the thickness of the flattening layer 4 must be such that voids and irregularities in the core 31, sealing layer 32, etc. can be filled, and sufficient smoothness can be obtained so that the seed crystal can be transferred.
  • an excessively thick flattening layer 4 causes warping and cracking of the seed substrate 1, which is not preferable. Therefore, it is preferable to provide at least the upper surface with a thickness of 0.5 to 3 ⁇ m.
  • the thickness is less than 0.5 ⁇ m, voids and irregularities in the AlN ceramic core 31 and the sealing layer 32 can hardly be filled, and if the thickness is 3 ⁇ m or more, warping due to the flattening layer 4 is likely to occur. .
  • Plasma CVD, LPCVD, low-pressure MOCVD, or the like is suitable for the film formation method of the planarizing layer 4 from the viewpoint of the required film quality and film formation efficiency.
  • the laminated flattening layer 4 is subjected to heat treatment for the purpose of shrinking or CMP polishing for the purpose of smoothing, in preparation for thin film transfer of the seed crystal layer 2 described later.
  • the seed crystal layer 2 is provided by transferring seed crystals to the surface of the flattening layer 4 as a thin film.
  • a seed crystal used for thin film transfer is selected from a substrate having a crystal structure similar to that of Group III nitrides such as AlN, Al x Ga 1-x N (0 ⁇ X ⁇ 1), GaN, etc., which are the subject of the present invention. Therefore, Si ⁇ 111>, SiC, SCAM, AlN, AlGaN, sapphire, GaN, etc. are suitable. Among these, Si ⁇ 111> is most suitable in terms of ease of increasing the diameter, availability of commercial products, low cost, and the like.
  • the present inventors previously reported that the surface layer of Si ⁇ 111> crystal having oxidation-induced stacking faults (OSFs) of 10/cm 2 or less among Si ⁇ 111> crystals, and is used as a seed crystal for an epitaxial film, the epitaxial film formed on the seed crystal has extremely excellent characteristics.
  • OSFs oxidation-induced stacking faults
  • the damaged part due to the ion implantation (the crystal was partially damaged by the ion implantation, Amorphous phase, polycrystalline phase, or part where crystal disorder occurs) remains considerably, and it cannot be removed by simple polishing or etching, and it is incomplete as a seed crystal layer, and many voids and defects are generated in the epitaxial crystal. It turned out to be the cause.
  • the thermal expansion coefficient difference between each multilayer film such as the AlN ceramic core, the sealing layer, the planarizing layer, the seed crystal layer, etc. due to the difference in material generates thermal stress
  • the thermal stress between the planarizing layer and the seed crystal layer distorts or warps the seed crystal during the epitaxial film formation, and as a result, induces many crystal defects in the epitaxial film.
  • thermal stress between the AlN ceramic core and the sealing layer, the planarizing layer, or between the seed crystal layers causes cracks, peeling, etc. between the ceramic core and each layer. It has also been found to contaminate the crystal and adversely affect epi crystal growth.
  • the thickness of the seed crystal at the time of transfer which is conventionally preferable as a thin film, is 0.1 to 1.5 ⁇ m as it is, or without using it as a seed in a state of incomplete damage removal. It has been found that the damaged portion of the crystal is completely removed at once and the film thickness of the seed crystal layer 2 on the flattening layer 4 is made to be an extremely thin film following the thermal stress of the flattening layer 4 . Also, it was found that the film thickness is preferably in the range of 0.04 ⁇ m or more and less than 0.10 ⁇ m. By reducing the thickness to this thickness by the above method, the damaged portion of the ion implantation is completely removed and the seed crystal layer 2 can follow the thermal stress of the flattening layer 4.
  • the seed crystal layer 2 may be damaged or damaged even by the above methods such as polishing, etching, PACE, sacrificial oxidation, or a combination thereof. Depending on the in-plane distribution, there may be a portion where the seed crystal layer 2 disappears and where it no longer functions as a seed. On the other hand, if the film thickness is 0.10 ⁇ m or more, damaged portions of the ion implantation remain, and the seed crystal layer 2 cannot follow the thermal stress of the flattening layer 4, which may cause cracks or distortion, which is not preferable. .
  • the transfer thickness of the seed crystal layer 2 (the thickness immediately after transfer and before the damaged portion is removed) is preferably 0.20 to 0.50 ⁇ m. More preferably, it should be 0.20 to 0.30 ⁇ m. This is because (1) the film thickness of the final seed crystal layer suitable for the present invention is 0.04 or more and less than 0.10 ⁇ m, and (2) the damage layer due to ion implantation is substantially zero. (3) Consideration should be given to variations in damage removal methods such as ion implantation, polishing, etching, PACE, or sacrificial oxidation. and more preferably 0.20 to 0.30 ⁇ m.
  • the electrical resistivity (room temperature) of the Si ⁇ 111> seed crystal is 1 k ⁇ cm or more. It is preferable to choose the This is because if the electrical resistivity (room temperature) of the Si ⁇ 111> seed crystal is less than 1 k ⁇ cm, the resistance causes high-frequency loss, which increases power consumption and causes heat to degrade device characteristics. Because it does.
  • the Si ⁇ 111> seed crystal is limited to ion species of hydrogen and/or helium (He), which have little effect on the electrical resistance of the single crystal substrate.
  • 111> The ion-implanted surface of the seed crystal is bonded to the upper surface of the planarizing layer 4, and the thin film is peeled off and transferred to the planarizing layer 4 at 450° C. or less using a physical means such as a fingernail. After that, the ion-implanted damaged portion of the seed crystal layer 2 is completely removed by polishing, etching, Plasma Assisted Chemical Etching (PACE), sacrificial oxidation, or a combination thereof, and the film thickness of the seed crystal layer 2 is reduced to 0.
  • PACE Plasma Assisted Chemical Etching
  • the seed crystal layer 2 is made extremely thin in the range of 0.04 ⁇ m or more and less than 0.10 ⁇ m to minimize the thermal stress. Unlike heavy elements such as boron (B), light elements such as hydrogen and He are suitable for ion implantation into seed crystals because they cause less damage to seed crystals and do not lower electrical resistance due to ion implantation. In addition, by performing peeling/transferring at a low temperature of 450°C or less, thermal damage to the Si ⁇ 111> seed crystal, which cannot be avoided by thermal peeling/transferring at a high temperature of 700°C or higher in the normal smart cut method, can be avoided. can be prevented.
  • the seed crystal substrate After ion-implanting hydrogen and/or He into the seed crystal substrate to a depth of 0.20 to 0.5 ⁇ m, more preferably 0.20 to 0.3 ⁇ m, The upper surface of the planarizing layer 4 and the ion-implanted surface of the seed crystal are bonded. After that, the seed crystal is detached at a temperature of 450° C. or less by a physical method such as gas pressure or fingernails.
  • a physical method such as gas pressure or fingernails.
  • the ion-implanted damaged portion of the surface layer of the seed crystal thin film is completely removed by means of CMP polishing, etching, Plasma Assisted Chemical Etching (PACE), sacrificial oxidation, or a combination thereof, and the film thickness of the seed crystal layer is is thinned to a range of 0.04 ⁇ m or more and less than 0.10 ⁇ m, and the thermal stress is minimized to obtain the seed crystal layer 2 .
  • the ion implantation it is preferable to form a film of SiO 2 or the like on the ion-implanted surface of the seed crystal layer 2 before performing the ion implantation in order to achieve higher uniformity.
  • a stress adjustment layer 5 may be added to the lowermost surface of the support substrate 3 as required.
  • This stress adjustment layer 5 mainly corrects the warping of the seed substrate 1 caused by forming the flattening layer 4 .
  • a film material having a coefficient of thermal expansion and a thickness capable of correcting the warp of the seed substrate 1 are selected.
  • a material that is widely used and can be formed easily and inexpensively is selected.
  • silicon and silicon compounds containing at least silicon can be cited, and amorphous Si and polycrystalline Si (p-Si), which can also serve as an electrostatic chuck, can be deposited as the stress adjustment layer 5 .
  • p-Si amorphous Si and polycrystalline Si
  • Polycrystalline Si is particularly preferred in terms of chemical stability.
  • SiO 2 and/or silicon oxynitride Si x O y N z
  • the polycrystalline Si may be coated with Si 3 N 4 , or the surface layer of the polycrystalline Si may be partly converted to Si 3 N 4 .
  • a core 31 made of nitride ceramics is prepared (S01 in FIG. 2).
  • a sealing layer 32 having a thickness of 0.05 ⁇ m to 1.5 ⁇ m is formed so as to wrap the core 31 to form a support substrate 3 (S02 in FIG. 2).
  • the sealing layer 32 is preferably formed by the LPCVD method.
  • a flattening layer 4 having a thickness of 0.5 ⁇ m or more and 3.0 ⁇ m or less is laminated on the upper surface of the support substrate 3 (S03 in FIG. 2).
  • the stress adjustment layer 5 is formed on the lower surface of the support substrate 3 (S04 in FIG. 2). Note that the flattening layer 4 and the stress adjustment layer 5 may be formed at the same time.
  • a seed crystal for peeling and transferring the seed crystal layer 2 for example, a Si ⁇ 111> single crystal substrate 20 is prepared (S11 in FIG. 2). Subsequently, ion implantation is performed from one surface (ion-implanted surface) of the single-crystal substrate 20 to form a separation position (embrittlement layer) 21 in the single-crystal substrate 20 (S12 in FIG. 2).
  • the ion-implanted surface of the single crystal substrate 20 is bonded to the planarization layer 4 formed on the support substrate 3 to form a bonding substrate (S21 in FIG. 2).
  • the single crystal substrate 20 is separated at the separation position 21 of the single crystal substrate 20 on the bonded substrate (S22 in FIG. 2).
  • a single crystal film of Si ⁇ 111> is thinly transferred as a seed crystal layer 2 onto the planarization layer 4 on the support substrate 3 .
  • the remaining portion of the separated Si ⁇ 111> single crystal substrate 20 is reused by polishing its surface and implanting ions.
  • a single crystal substrate other than the Si ⁇ 111> single crystal substrate may be prepared as the seed crystal in step S22.
  • a single crystal substrate may be produced by epitaxially growing aluminum nitride, aluminum gallium nitride, or gallium nitride on a sapphire substrate by MOCVD or HVPE.
  • a small-diameter single crystal of aluminum nitride produced by sublimation or a small-diameter single crystal obtained by epitaxially growing aluminum nitride or aluminum gallium nitride by MOCVD or HVPE using an aluminum nitride substrate produced by sublimation as a base. may be bonded together to obtain a single crystal substrate.
  • a single crystal substrate may be obtained by bonding single crystals having a small diameter.
  • the present invention has approximately three main components.
  • the objective is to minimize the thermal stress by optimizing the gap between the flattening layer and the seed crystal layer while considering the balance of the difference in composition and film thickness.
  • a stress adjustment layer (including a stress adjustment layer that also serves as an electrostatic chuck) is added to the lower surface of the support substrate to balance and minimize thermal stress. be.
  • the thickness of the seed crystal is set to an ultra-thin film of 0.04 ⁇ m or more and less than 0.10 ⁇ m. That is.
  • the substrate of the present invention significantly improves the characteristics of devices such as light-emitting diodes used in the deep ultraviolet region (UVC; 200 to 280 nm), high-frequency devices for 5G communication and EV vehicles, high-voltage devices, and the like. It also significantly improves the yield.
  • devices such as light-emitting diodes used in the deep ultraviolet region (UVC; 200 to 280 nm), high-frequency devices for 5G communication and EV vehicles, high-voltage devices, and the like. It also significantly improves the yield.
  • Example 1 (Preparation of support substrate) A commercially available AlN ceramic substrate was used for the polycrystalline ceramic core 31 .
  • This AlN ceramic substrate is prepared by mixing 10 parts by weight of AlN powder and 5 parts by weight of Y 2 O 3 as a sintering aid with an organic binder, a solvent, etc. to form a green sheet, which is then degreased. It was sintered at 1900° C. in an N 2 atmosphere, and a double-sided polished ⁇ 8 inch ⁇ t725 ⁇ m product was used.
  • the sealing layer 32 is formed by covering the entire AlN ceramic core 31 with a 0.1 ⁇ m thick silicon oxynitride layer formed by the LPCVD method, and then using another LPCVD apparatus to deposit a 0.4 ⁇ m thick Si 3 N layer. It was formed by sealing the whole with four layers. The total thickness of the sealing layer 32 was set to 0.5 ⁇ m. On this Si 3 N 4 layer, SiO 2 having a thickness of 6 ⁇ m was laminated only on one side of the upper layer by a plasma CVD method (ICP-CVD apparatus) as a planarization layer 4 for the purpose of planarization.
  • ICP-CVD apparatus plasma CVD method
  • a commercially available Si ⁇ 111> single crystal substrate having a diameter of 8 inches and a thickness of 725 ⁇ m with 35 OSFs/cm 2 and an electrical resistivity (room temperature) of 1.5 k ⁇ cm was prepared as a seed crystal substrate. Hydrogen ions were implanted into this Si ⁇ 111> substrate under the conditions of 95 keV, depth of 0.3 ⁇ m, and dose amount of 6 ⁇ 10 17 cm ⁇ 2 .
  • the remaining Si ⁇ 111> single crystal substrate after thin film transfer can be repeatedly used as seed crystals for thin film transfer of the seed crystal layer 2 by repeating ion implantation many times, which is extremely economical. there were.
  • Example 1 a supporting substrate 3 having a structure of an AlN ceramic core 31 and a sealing layer 32 was coated with a 2 ⁇ m-thick planarizing layer 4 and a 0.085 ⁇ m-thick Si ⁇ 111> single crystal seed crystal layer 2 .
  • a seed substrate 1 was obtained.
  • the following simple evaluation was performed.
  • the seed substrate 1 was placed in a reactor of an MOCVD apparatus, and epitaxial growth was performed. At this time, the epitaxial layers were formed by depositing AlN and AlGaN in order from the seed substrate 1 side in the growth direction, and then epitaxially growing GaN.
  • the structure of the epitaxial layer is not limited to this. For example, AlGaN may not be deposited, or AlN may be deposited after AlGaN is deposited. In this evaluation, an AlN layer of 100 nm and an AlGaN layer of 150 nm were formed. Also, the total thickness of the epitaxial layers was set to 8 ⁇ m.
  • TMAl trimethylaluminum
  • TMGa trimethylgallium
  • NH3 as an N source
  • the carrier gas can be N 2 and/or H 2
  • the process temperature is preferably about 900-1200°C.
  • etch pits were generated by a molten alkali (KOH) etching method and the etch pit density (EPD) was measured.
  • XRC X-ray rocking curve
  • the EPD showed an extremely low dislocation density of 0.1 ⁇ 10 4 cm ⁇ 2 .
  • the (0002) plane of the substrate had a half width FWHM (hereinafter simply referred to as "FWHM of 0002 XRC") in XRC measurement of 108 arcsec, and a high-quality GaN single crystal was obtained. From these results, it can be seen that the seed substrate 1 according to this example has excellent properties as a seed substrate for epitaxial growth. When an epitaxial substrate having an epitaxial layer provided on this kind of substrate 1 was used for a high frequency device of 30 GHz/20 Gbps, the surface temperature of the device was 39° C., and no significant temperature rise due to high frequency loss was observed. I could't.
  • Example 2 Example 1 except that a Si single crystal substrate having 5 OSFs/cm 2 and an electrical resistivity (at room temperature) of 1.45 k ⁇ cm with a diameter of 8 inches and a thickness of 725 ⁇ m was used as a seed crystal for thin film transfer.
  • the EPD was 0.1 ⁇ 10 4 cm ⁇ 2 and the half width FWHM was 110 arcsec, and a high-quality GaN single crystal was obtained. From the evaluation results of Examples 1 and 2, even when the OFS of the Si single crystal substrate was not 10 or less (Example 1), the same results as in the case of 10 or less (Example 2) were obtained. From this result, it can be seen that the choice of Si single crystal substrates has become wider, and cheaper Si substrates can be used.
  • Example 1 An experiment was conducted in the same manner as in Example 1 except that the thickness of the final Si seed crystal layer was changed to 0.15 ⁇ m. As a result, the EPD showed an extremely high dislocation density of 9.8 ⁇ 10 6 cm ⁇ 2 . Further, the half-value width FWHM of the (0002) plane of the substrate in XRC measurement was 1204 arcsec, and the crystal was inferior to Example 1 in terms of both the dislocation density and the half-value width.

Abstract

ＩＩＩ族窒化物の単結晶を高特性で安価に作製可能なＩＩＩ族窒化物系エピタキシャル成長用基板とその製造方法を提供する。　本発明に係るＩＩＩ族窒化物系エピタキシャル成長用基板は、窒化物セラミックスからなるコアが厚み０．０５μｍ以上１．５μｍ以下の封止層で包み込まれた構造を有する支持基板と、支持基板の上面に設けられ、０．５μｍ以上３．０μｍ以下の厚みを有する平坦化層と、平坦化層の上面に設けられ、０．０４μｍ以上、０．１０μｍ未満の厚みを有する単結晶の種結晶層と、必要に応じ、支持基板の下面に応力調整層を備える。

Description

高特性エピタキシャル成長用基板とその製造方法
　本発明は、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌｘＧａ１－ｘＮ（ただし、０＜ｘ＜１）、窒化ガリウム（ＧａＮ）等の少欠陥で高特性なＩＩＩ族窒化物のエピおよび無垢のエピタキシャル成長用種基板とその製造方法に関する。さらに言えば、結晶欠陥や反り、ボイドが極めて少なく、高品質で安価なＡｌＮ、ＡｌｘＧａ１－ｘＮ（０＜Ｘ＜１）、ＧａＮ系等のＩＩＩ族窒化物のエピおよび無垢のエピタキシャル成長用種基板とその製造方法に関する。
　ＡｌＮ系、ＧａＮ系等のＩＩＩ族窒化物の結晶基板は広いバンドギャップを有し、短波長の発光性や高耐圧で優れた高周波特性を持つ。このため、ＩＩＩ族窒化物の基板は、発光ダイオード（ＬＥＤ）、レーザ、ショットキーダイオード、パワーデバイス、高周波デバイス等のデバイスへの応用に期待されている。例えば、ＡｌＮ系結晶基板は、最近のコロナウイルス等の流行に端を発して、細菌やウイルス除去の目的で、特に深紫外線領域（ＵＶＣ；２００～２８０ｎｍ）の発光ダイオード用のＡｌＮおよび／またはＡｌｘＧａ１－ｘＮ（０．５＜Ｘ＜１）の単結晶基板の需要が高まっている。しかしながら、現状はこれらのＡｌＮおよび／またはＡｌｘＧａ１－ｘＮ（０．５＜Ｘ＜１）の単結晶基板は欠陥が多く、低品質、高価格で、各種のデバイスを作成しても期待する特性が得られず、これら基板の広い普及や用途の拡大が制限されている。一方、ＧａＮ系結晶基板は５Ｇ通信の開始や車のＥＶ化の進展と共に、より高い高周波特性や、より大きい耐圧性能が要求されている。その結果、ＧａＮ系結晶基板も結晶欠陥の極めて少なく、かつ、低価格なエピおよび無垢基板が渇望されている。しかし、現状、ＡｌＮ系と同様にＧａＮ系結晶基板もまた、結晶欠陥等が多く低品質にもかかわらず価格は高く、前記デバイス等への広い普及を阻んでおり、更なる改良が望まれている。
　例えば、ＡｌＮ単結晶基板については、非特許文献１、非特許文献２に記載されているように、ＡｌＮは融点を持たないことから、シリコン（Ｓｉ）単結晶等で一般的な融液法での製造は難しく、通常、炭化珪素（ＳｉＣ）やＡｌＮを種結晶として１７００～２２５０℃、Ｎ２雰囲気下で昇華法（改良レリー法）で製造するか、あるいは特許文献１、非特許文献３に開示されているように、サファイア基板または昇華法で得られたＡｌＮ基板上にハイドライド気相成長（ＨＶＰＥ）法で作られる。昇華法のＡｌＮ単結晶は結晶成長に高温を要するため、装置の制約から現状は高々φ２～φ４インチ径の小口径基板であり、極めて高価である。昇華法で得られるＡｌＮ単結晶の転位密度は＜１０５ｃｍ－２と比較的少ないが、その反面、坩堝や断熱材等の炭素材等に由来する炭素や金属不純物の汚染により結晶が着色し、抵抗率は低く、紫外線透過率も低いと言う欠点を持っている。一方、サファイア基板上にハイドライド気相成長（ＨＶＰＥ）法で作られたＡｌＮ単結晶は比較的安価で、着色が少ないが、ＡｌＮとサファイア間での格子定数の違いにより、ＡｌＮ結晶の転位密度が高く、かつ低抵抗率のものとなる。また、昇華法のＡｌＮ基板上でＨＶＰＥ成膜して得られたＡｌＮ結晶は転位密度が相対的に少ないが、下地基板のＡｌＮからの着色物汚染により、深紫外発光に対し不透明であり、低抵抗率である。その上、高価な昇華法ＡｌＮ結晶をそのまま、種結晶を兼ねた下地基板として使うため、極めてコスト高となる欠点がある。
　ＧａＮ基板については、液体アンモニア若しくはＮａフラックス等の液中でＧａＮ結晶を成長させたバルクＧａＮ基板は比較的欠陥が少なく高品質であるが、高温高圧装置が必要なため、極めて高価となる。また、液中でＧａＮ結晶成長では、上記の昇華法のＡｌＮ基板と同様に、バルクＧａＮ基板をそのまま、種結晶を兼ねた下地基板として使うため、極めてコスト高となる。一方、気相で結晶成長するＭＯＣＶＤ法やハイドライド気相成長法（ＨＶＰＥ法）を用いてサファイア基板等にＧａＮ結晶をヘテロエピタキシャル成長させれば、結晶の高品質化や大型化は原理的に可能であるが、実際には生成するＧａＮ結晶と下地基板のサファイア間の格子定数および熱膨張係数が大きく異なるため、製造中に結晶欠陥やクラッックが多数発生し、高品質の結晶が得られない。なお、ＨＶＰＥ法に関して、本明細書では、ＧａＣｌ３を前駆体として使用するトリハライド気相成長法（ＴＨＶＰＥ法）も含め、ＨＶＰＥ法と総称する。
　これらの課題に対する打開策の一つとして、特許文献２では、ＡｌＮセラミックス・コアと前記ＡｌＮセラミックス・コアをＳｉＯ２／Ｐ－Ｓｉ／ＳｉＯ２／Ｓｉ３Ｎ４の多層膜で封止する封止層とを持つ支持基板と、前記支持基板の上面にＳｉＯ２等の平坦化層を備え、更に、前記平坦化層の上面に種結晶としてＳｉ＜１１１＞を薄膜転写した種結晶層を持つ、所謂ＱＳＴ（商品名）基板が開示されている。
　しかしながら、この方法はＡｌＮセラミックス・コアと、これを封止する全多層膜間、あるいは封止層、平坦化層、種結晶層など、夫々の各多層膜間同士で、材質違いによる熱膨張率差が生じるため、層間の熱膨張率差に基づく熱応力が発生し易い。中でも平坦化層と種結晶層間の熱応力は、エピ成膜時に種結晶を歪ませ、その結果、エピ膜の結晶欠陥を多数、誘発することが分かった。また、ＡｌＮセラミックス・コアと封止層、平坦化層、あるいは種結晶層間などとの熱応力は、セラミックス・コアと各層間にクラック等を発生させ、セラミックス・コア中の不純物の汚れを種結晶にも拡散し、エピ結晶の成長に悪影響を与えることを掴んだ。更に加えて、平坦層上に種結晶層としてＳｉ＜１１１＞基板を用いる場合、特許文献３に記載の酸化誘起積層欠陥（Oxidation induced Stacking Fault：ＯＳＦ）が大きな影響を持ち、１０個／ｃｍ２以下がエピ成膜中の欠陥が少なくすることを把握し、発明者等は別途、特許出願を行った（特願２０２１－０３８７３１（出願日：２０２１年３月１０日）及び特願２０２１－０９８９９３（出願日：２０２１年６月１４日））。このように種結晶層に許容されるＯＳＦの密度に制約があると、Ｓｉ＜１１１＞の種結晶を選ぶ際の選択肢を狭め、コストアップ要因ともなっていた。その上、種結晶層作成の薄膜転写では、イオン・インプラ後、薄膜転写した際には、イオン・インプラによるダメージ部分を種結晶層から完全に除去しないと、エピ結晶中に多くのボイドや欠陥を生じる原因となること、封止層中の静電チャック用ポリＳｉの存在はエピ基板やそれを用いたデバイスの耐圧低下や高周波ロスを生じさせること、などの欠点を持つことも分かった。
　上記のことから、特に結晶欠陥の少なく、高特性を必要とする例えば、極超短波の深紫外線領域（ＵＶＣ；２００～２８０ｎｍ）に使用する発光ダイオード用基板のＡｌＮおよび／またはＡｌｘＧａ１－ｘＮ（０＜Ｘ＜１）、あるいは、５Ｇ通信や車のＥＶ化に伴う高周波化、高耐圧化に適したＧａＮ結晶基板などを、結晶欠陥が少なく、高特性で、かつ低価格で得ることは困難であり、更に新たな解決策が望まれていた。
特許第６０４２５４５号 特許第６６２６６０７号 特許第２９３６９１６号
Japanese Journal of Applied Physics; Vol.46,No.17,2007,pp.L389-L391 SEIテクニカルレビュー；No.177号、p88～p91 フジクラ技報；No.119号、2010年Vol.2、p33～p38 LEDs Magazine Japan;2016年12月、p30～p31
　そこで本発明者等は上記の問題解決を図るべく種々、検討した結果、本発明に至ったものである。
　すなわち、本発明の主要構成要素は大きくは略３つであり、その第１は、上記のコアを封止する各多層膜間、あるいは封止層、平坦化層、種結晶層間の熱膨張率差を極力、小さくし、封止層、平坦化層、種結晶層間の組成と膜厚をバランスよく最適化することである。第２は、必要に応じ、別途、更に応力調整と静電チャック用を兼ねた応力調整層を前記支持基板の下面に付加して、静電チャックと熱応力の均衡化、最小化を図る構成にすることである。第３は、インプラ剥離・薄膜転写された種結晶層のダメージ部分の完全除去の目的と相俟って種結晶層／平坦化層間の低応力化も図るべく、種結晶層の膜厚を極薄膜し、０．０４μｍ以上、０．１０μｍ未満の範囲にすることである。
　以下により詳しく述べると、即ち、本発明に係るＩＩＩ族窒化物系エピタキシャル成長用基板は、窒化物セラミックスからなるコアが厚み０．０５μｍ以上１．５μｍ以下の封止層で包み込まれた構造を有する支持基板と、支持基板の上面に設けられ、０．５μｍ以上３．０μｍ以下の厚みを有する平坦化層と、平坦化層の上面に設けられ、０．０４μｍ以上０．１μｍ未満の厚みを有する単結晶の種結晶層とを備える。
　本発明では、支持基板の下面に応力調整層を更に備えるとよい。
　本発明では、コアが、窒化アルミニウムセラミックスであるとよい。
　本発明では、封止層が、少なくとも窒化ケイ素を含むとよい。
　本発明では、平坦化層が、酸化ケイ素、酸窒化ケイ素、及びヒ化アルミニウムのいずれかを含むとよい。
　本発明では、種結晶層が、Ｓｉ＜１１１＞、ＳｉＣ、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、または窒化ガリウムであるとよい。
　本発明では、応力調整層が、少なくとも、シリコンを含むとよい。
　また、本発明に係るＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法は、窒化物セラミックスからなるコアを用意するステップと、コアを包み込むように厚み０．０５μｍ以上１．５μｍ以下の封止層を成膜して支持基板とするステップと、支持基板の上面に厚み０．５μｍ以上３．０μｍ以下の平坦化層を成膜するステップと、平坦化層の上面に０．０４μｍ以上、０．１０μｍ未満の厚みの単結晶の種結晶層とを設けるステップとを備える。
　本発明では、支持基板の下面に応力調整層を成膜するステップを更に備えるとよい。
　本発明では、封止層をＬＰＣＶＤ法で成膜するとよい。
　本発明では、平坦化層をプラズマＣＶＤ法、ＬＰＣＶＤ法、および低圧ＭＯＣＶＤ法のいずれかで成膜するとよい。
　本発明では、種結晶層を設けるステップは、１面をイオン注入面とするＩＩＩ族窒化物の単結晶基板を用意するステップと、イオン注入面からイオン注入して単結晶基板に剥離位置を形成するステップと、イオン注入面と平坦化層とを接合して接合基板とするステップと、接合基板を剥離位置で種結晶層と単結晶基板残部とに分離するステップとを備えるとよい。
　本発明では、単結晶基板を用意するステップにおいて、サファイア基板上にＭＯＣＶＤまたはＨＶＰＥ法により窒化アルミニウム、窒化アルミニウムガリウム、および窒化ガリウムのいずれかをエピタキシャル成長したものを前記単結晶基板として作製するとよい。
　本発明では、単結晶基板を用意するステップにおいて、昇華法で作製した小口径の窒化アルミニウム単結晶若しくは昇華法で作製した窒化アルミニウム基板を下地としてＭＯＣＶＤ法またはＨＶＰＥ法で窒化アルミニウムまたは窒化アルミニウムガリウムをエピタキシャル成長して得られる小口径の単結晶を貼り合わせて単結晶基板を得るとよい。
　本発明では、単結晶基板を用意するステップにおいて、液体アンモニア若しくはＮａフラックス等の液中で窒化ガリウム結晶を成長して得られた小口径の窒化ガリウム単結晶を下地としてＭＯＣＶＤ法またはＨＶＰＥ法で窒化アルミニウムまたは窒化アルミニウムガリウムをエピタキシャル成長して得られる小口径の単結晶を貼り合わせて単結晶基板を得るとよい。
　本発明では、剥離位置を形成するステップにおいて、剥離位置をエピタキシャル成長により成長させたエピタキシャル層内に形成するとよい。
　本発明では、単結晶基板残部を、エピタキシャル成長の下地基板として再利用するとよい。
　本発明では、単結晶基板残部を、更に別のＩＩＩ族窒化物系複合基板の製造における単結晶基板として再利用するとよい。
　本発明では、コアが窒化アルミニウムセラミックスであるとよい。
　本発明では、封止層が窒化ケイ素を含むとよい。
　本発明では、平坦化層が酸化ケイ素、酸窒化ケイ素、およびヒ化アルミニウムのいずれかを含むとよい。
　本発明では、種結晶層が、Ｓｉ＜１１１＞、ＳｉＣ、サファイア、窒化アルミニウムまたは窒化アルミニウムガリウムであるとよい。
　本発明では、応力調整層が少なくとも、シリコンを含むとよい。
　本発明により深紫外線領域（ＵＶＣ；２００～２８０ｎｍ）に使用する発光ダイオード用基板などのＡｌＮおよび／またはＡｌｘＧａ１－ｘＮ（０＜Ｘ＜１）、あるいは、５Ｇ通信や車のＥＶ化に伴う高周波化、高耐圧化などに適したＧａＮ結晶基板などのＩＩＩ族窒化物のエピおよび無垢のエピタキシャル成長用種基板を、少欠陥で高品質、且つ低価格で提供することができる。加えて、先に記した先願の出願特許（特願２０２１－０９８９９３）では、種結晶がＳｉ＜１１１＞結晶の場合は、良エピを得るには酸化誘起積層欠陥（ＯＳＦ）が１０個以下との制約を受けたが、本特許においては、たとえ数十個でも、先願と同様の結果を齎すことが分かり、種結晶の選択肢が大きく広がり、コスト低減に寄与するものである。
種基板１の断面構造を示す図である。 種基板１を製造する手順を示す図である。
　以下に本発明の実施形態について詳細に説明するが、本発明は、これに限定されるものではない。
　本実施形態に係るＩＩＩ族窒化物のエピタキシャル成長用種基板（以下、単に「種基板」という場合がある）１の断面構造を図１に示す。図１に示した種基板１は、支持基板３上に平坦化層４およびＳｉ＜１１１＞等の種結晶層２が積層された構造を有する。また、必要に応じて、支持基板３の平坦化層４が積層された面とは反対の面（下面）には、応力調整層５が設けられる。
　支持基板３は、当該支持基板３の芯材となるコア３１と、コア３１を覆う封止層３２とを備える。
　コア３１は、ＩＩＩ族窒化物の多結晶セラミックスにより形成される。具体的には、ＡｌＮ、Ｓｉ３Ｎ４、ＧａＮあるいはこれらの混合体などを用いることができるが、目的のＩＩＩ族窒化物結晶の格子定数、熱膨張係数に近く、高熱伝導性で、安価なことから多結晶ＡｌＮのセラミックスが好適である。デバイス加工の面から半導体の製造ラインで扱うことのできる、厚み２００～１０００μｍの鏡面仕上げのウエハを選ぶとよい。ＡｌＮセラミックスの製法は種々あるが、その生産性から、いわゆるシート成型／常圧焼結法が一般的である。シート成型／常圧焼結法では、ＡｌＮ粉と焼結助剤、有機バインダー、溶剤などを混合して、ウエハ状のグリーンシートを作成した後、脱脂し、Ｎ２雰囲気下で焼結後、研磨してＡｌＮセラミックスのウエハを得る。焼結助剤はＹ２Ｏ３、Ａｌ２Ｏ３、ＣａＯ等から選ばれるが、通常、焼結後の基板で最も高熱伝導性が発現するＹ２Ｏ３が好適である。
　封止層３２は、少なくとも窒化ケイ素を含むとよい。封止層３２では各層厚みが厚過ぎると熱膨張率差による各層間の応力が大きくなり、各層間で剥離が生じてしまう。したがって種々の組成の膜を選び、組み合わせたとしても封止層３２の厚みが１．５μｍ以上となることは好ましくない。一方、不純物を封止する機能の観点では、厚みが０．０５μｍ以下では不純物の拡散防止には不十分である。以上のことから、封止層３２の厚みは０．０５～１．５μｍの範囲とすることが好ましい。なお、封止層の成膜方法は、通常のＭＯＣＶＤ、常圧ＣＶＤ、ＬＰＣＶＤ、スパッタ法、などの成膜法から選ぶことができるが、膜質、膜のカバレッジ性、不純物の拡散防止能からＬＰＣＶＤ法が好ましい。
　支持基板３の少なくとも上面の封止層３２上に０．５～３μｍの平坦化層４が積層される。この平坦化層４はＳｉＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＣあるいは酸窒化珪素（ＳｉｘＯｙＮｚ）等の通常のセラミックスの膜材や、エッチング等にしばしば犠牲層として多用されるＳｉ、ＧａＡｓ、ＡｌＡｓ等から選ばれるが、平坦化時の研削や研磨が容易であり、かつ、無垢基板などを得る際の分離が容易なＳｉＯ２および／または酸窒化珪素（ＳｉｘＯｙＮｚ）あるいはＡｌＡｓから選ぶことが好ましい。
　なお、平坦化層４は、コスト面から通常は封止層３２上に片側のみ積層するが、反りが大きい場合は封止層３２の全体を覆うように成膜することもできる。平坦化層４の厚みはコア３１、封止層３２などのボイドや凹凸を埋めることができ、しかも種結晶が転写できるに十分な平滑性が得られる厚みが必要である。しかし、厚過ぎる平坦化層４は種基板１の反りやクラック等の原因になり、好ましくない。そのため、少なくとも上面に０．５～３μｍ厚で設けるのが好適である。これは厚さが０．５μｍ未満だとＡｌＮセラミックスのコア３１や封止層３２のボイドや凹凸を殆ど埋めることができず、３μｍ以上だと平坦化層４による反りが発生し易いためである。
　平坦化層４の成膜方法は、その必要膜質と成膜効率の観点から、プラズマＣＶＤ法またはＬＰＣＶＤ法、あるいは低圧ＭＯＣＶＤ法などが、好適である。積層された平坦化層４は膜の状況により、焼き締めを目的とした熱処理や、平滑化を目的としたＣＭＰ研磨が施され、後述の種結晶層２の薄膜転写に備える。
　種結晶層２は、平坦化層４の表面に種結晶を薄膜転写することにより設けられる。薄膜転写に用いる種結晶は本発明が対象とするＡｌＮ、ＡｌｘＧａ１－ｘＮ（０＜Ｘ＜１）、ＧａＮ等のＩＩＩ族窒化物と類似の結晶構造の基板が選ばれる。したがってＳｉ＜１１１＞、ＳｉＣ、ＳＣＡＭ、ＡｌＮ、ＡｌＧａＮ、サファイア、ＧａＮ等が好適である。これらの中でも大口径化の容易さ、市販品があり、コストが安い等の点からＳｉ＜１１１＞が最適である。
　本発明者等は先に従来技術の改良として、Ｓｉ＜１１１＞結晶の中でも酸化誘起積層欠陥（ＯＳＦ）が１０個／ｃｍ２以下のＳｉ＜１１１＞結晶の表層、０．１～１．５μｍをエピ膜の種結晶とすれば、その種結晶上に成膜したエピ膜は極めて優れた特性を持つことを明らかにし、先般、特許出願したことは既に記した。然しながら、この改良では種結晶のＳｉ＜１１１＞基板の素性（特にＯＳＦの密度）の重要性を指摘したが、その反面、種結晶を選ぶ際の選択肢を狭め、コストアップ要因ともなっていた。そこで更なる改良を目指し、鋭意検討した結果、種結晶層作成の薄膜転写では、イオン・インプラ後、薄膜転写した際に、イオン・インプラによるダメージ部分（結晶がイオンの注入で一部損傷し、アモルファス相や多結晶相、或いは結晶の乱れが発生した部分）がかなり残存し、簡単な研磨やエッチングでは落とし切れず、種結晶層としては不完全で、エピ結晶中に多くのボイドや欠陥を生じる原因となっていることが判明した。
　加えて、先に記した如く、ＡｌＮセラミックス・コア、封止層、平坦化層、種結晶層など、夫々の各多層膜間で、材質の違いによる熱膨張率差が熱応力を発生し、中でも平坦化層と種結晶層間の熱応力は、エピ成膜時に種結晶を歪ませたり、反らせたりし、その結果、エピ膜の結晶欠陥を多数、誘発していることも分かった。又、ＡｌＮセラミックス・コアと封止層、平坦化層、あるいは種結晶層間などとの熱応力は、セラミックス・コアと各層の間にクラックや剥離等を発生し、セラミックス・コア中の不純物で種結晶を汚し、エピ結晶の成長に悪影響を与えることも分かった。
　これらの新たなる知見を基に、インプラ剥離・薄膜転写された種結晶層２のダメージ部分の完全除去と相俟って種結晶層／平坦化層間の低応力化も図るべく、種々、検討した結果、種結晶層２のイオン・インプラのダメージ部分を研磨、エッチング、Plasma Assisted Chemical Etching（ＰＡＣＥ）、犠牲酸化、或いはこれらの組合せ、等で完全に取り除くと共に、種結晶層２の膜厚を極薄化し、熱応力の極小化を図ったところ、極めて良好なエピ膜特性が得られた。
　即ち、本発明では種結晶で従来好ましいとされる薄膜・転写時の種結晶の膜厚、０．１～１．５μｍをそのまま、或いは不完全なダメージ除去の状態で種とすることなく、種結晶のダメージ部分を一括、完全除去すると共に平坦化層４上の種結晶層２の膜厚を平坦化層４の熱応力に追随する極薄膜とすればよいことを見出した。また、その膜厚は０．０４μｍ以上、０．１０μｍ未満の範囲が好適であることを見出した。上記方法でこの膜厚まで極薄化することにより、イオン・インプラのダメージ部分は完全に除去されると共に種結晶層２は平坦化層４の熱応力に追随可能と成り、種結晶層２には歪は生じず、その結果、エピ膜特性は良好となる。加えて、Ｓｉ＜１１１＞を種結晶とした場合、先の様にＯＳＦが１０個／ｃｍ２以下でなくとも良好なエピ膜が可能であり、Ｓｉ種結晶の選択肢が広がり、低コスト化に寄与することができる。
　しかし、０．０４μｍ未満の膜厚は余りにも極薄であるため、上記の研磨、エッチング、ＰＡＣＥ、犠牲酸化、或いはこれらの組合せ、等の方法においてさえも、種結晶層２が損傷を受けたり、面内分布によっては、種結晶層２が無くなる部分が生じるなどして、最早、種として機能しない所が発生することがある。また、膜厚が０．１０μｍ以上だと、イオン・インプラのダメージ部分が残存したり、平坦化層４の熱応力に種結晶層２が追随できず、クラックや歪を生じることがあり好ましくない。
　以上のことから、本発明においては種結晶層２の転写厚み（転写直後の、ダメージ部分が除去される前の厚み）は０．２０～０．５０μｍとすることが好ましい。さらに好ましくは０．２０～０．３０μｍとするとよい。これは先に記した様に（１）本発明の好適な最終種結晶層の膜厚は、０．０４以上、０．１０μｍ未満であること、（２）イオン注入でのダメージ層が略０．１μｍ近くであること、（３）イオン注入や研磨、エッチング、ＰＡＣＥ、或いは犠牲酸化、などのダメージ除去法でのバラツキも考慮すべきこと、などから、転写厚みは０．２０～０．５０μｍとするとよく、０．２０～０．３０μｍとするとより好ましい。
　また、種基板１にエピ成膜して得られるエピおよび無垢基板を高周波、特には５Ｇ以降の高周波用デバイスに用いる場合、Ｓｉ＜１１１＞種結晶として電気抵抗率（室温）が１ｋΩ・ｃｍ以上の物を選ぶことが好ましい。これはＳｉ＜１１１＞種結晶の電気抵抗率（室温）が１ｋΩ・ｃｍ未満であった場合はその抵抗により高周波ロスが発生し、消費電力が増えたり、発熱してデバイスの特性が劣化したりするからである。
　Ｓｉ＜１１１＞種結晶は、単結晶基板の電気抵抗に影響が小さい水素および／またはヘリウム（Ｈｅ）のイオン種に限定し目的に応じた膜厚に成る様にイオン注入を実施後、Ｓｉ＜１１１＞種結晶のイオン注入面を平坦化層４の上面に接合され、４５０℃以下で爪などの物理的手段を用いて薄膜が平坦化層４に剥離転写される。その後、種結晶層２のイオン・インプラのダメージ部分を研磨、エッチング、Plasma Assisted Chemical Etching（ＰＡＣＥ）、犠牲酸化、或いはこれらの組合せ、等で完全に取り除くと共に、種結晶層２の膜厚を０．０４μｍ以上、０．１０μｍ未満の範囲に極薄化し、熱応力の極小化を図って種結晶層２とする。水素やＨｅなどの軽元素はホウ素（Ｂ）などの重元素と異なりイオン注入による、種結晶のダメージが小さく、電気抵抗も低下させない点で種結晶へのイオン注入に好適である。また、４５０℃以下の低温下での剥離・転写をすることで、通常のスマートカット法の７００℃以上の高温での熱剥離・転写では避け得ない、Ｓｉ＜１１１＞種結晶の熱ダメージを防ぐことができる。
　より具体的に実施方法を述べると、種結晶の基板に０．２０～０．５μｍ、より好ましくは０．２０～０．３μｍの深さに水素および／またはＨｅをイオン注入した後、前記の平坦化層４の上面と、種結晶のイオン注入面とを接合する。その後、４５０℃以下の温度でガス圧や爪等の物理的方法で種結晶を剥離するとよい。処理温度を４５０℃以下とすることにより、４５０℃を超えた高温での処理によって転写された薄膜の種結晶に発生し易い、不純物拡散や熱応力による熱ダメージを抑制することができる。
　その後、この種結晶薄膜の表層のイオン・インプラのダメージ部分をＣＭＰ研磨、エッチング、Plasma Assisted Chemical Etching（ＰＡＣＥ）、犠牲酸化、或いはこれらの組合せの手段により完全に取り除くと共に、種結晶層の膜厚を０．０４μｍ以上、０．１０μｍ未満の範囲に極薄化し、併せて熱応力の極小化を図り種結晶層２を得るとよい。なお、イオン注入に際し、より高い均一性を出すべく、種結晶層２のイオン注入面にＳｉＯ２等を成膜してから、イオン注入をするとよい。
　本発明では更に必要に応じて前記支持基板３の最下面に、応力調整層５を付加してもよい。この応力調整層５は、主として平坦化層４を形成することにより生じる種基板１の反りを矯正する。応力調整層５には、種基板１の反りを矯正可能とする熱膨張率を持つ膜材と厚みが選ばれ、特定の膜材に限定されるものではないが、通常は、半導体工業で広く普及し、容易で且つ安価に成膜が可能なものが選ばれる。例えば、少なくともシリコンを含む、シリコンやシリコン化合物などがあげられ、静電チャックへの対応も兼ねることができる、アモルファスＳｉや多結晶Ｓｉ（ｐ－Ｓｉ）を応力調整層５として成膜することが好適である。化学的安定性の点から多結晶Ｓｉが特に好ましい。なお、反りの矯正および封止層３２との親和性の両面から、応力調整層５を成す多結晶Ｓｉと封止層３２との間に、ＳｉＯ２および／または酸窒化珪素（ＳｉｘＯｙＮｚ）等を介在させてもよい。また、長期保存性を考える必要性がある場合は、多結晶ＳｉにＳｉ３Ｎ４のコーテングを施してもよく、或いは多結晶Ｓｉの表層を一部Ｓｉ３Ｎ４化してもよい。
　続いて、図２を参照して、本実施形態に係るＩＩＩ族窒化物系エピタキシャル成長用種基板１の製造方法の手順を説明する。なお、各層の形成に好適な手法について、既に説明されている場合には、ここでの重複した説明は省略される。
　はじめに、窒化物セラミックスからなるコア３１を準備する（図２のＳ０１）。続いて、コア３１を包み込むように厚み０．０５μｍ～１．５μｍの厚みで封止層３２を成膜して支持基板３とする（図２のＳ０２）。このとき、封止層３２は、ＬＰＣＶＤ法で成膜するとよい。続いて、支持基板３の上面に厚み０．５μｍ以上３．０μｍ以下の平坦化層４を積層する（図２のＳ０３）。また、必要に応じて、支持基板３の下面に応力調整層５を成膜する（図２のＳ０４）。なお、平坦化層４と応力調整層５は同時に製膜してもよい。
　また、Ｓ０１～Ｓ０４とは別に、種結晶層２を剥離転写するための種結晶、例えば、Ｓｉ＜１１１＞単結晶基板２０を用意する（図２のＳ１１）。続いて、単結晶基板２０の１面（イオン注入面）からイオン注入を行い、単結晶基板２０内に剥離位置（脆化層）２１を形成する（図２のＳ１２）。
　次に、単結晶基板２０のイオン注入面を、支持基板３上に形成した平坦化層４と接合して接合基板とする（図２のＳ２１）。そして、接合基板における単結晶基板２０の剥離位置２１で、単結晶基板２０を分離する（図２のＳ２２）。このようにすることによって、支持基板３の上の平坦化層４の上にＳｉ＜１１１＞の単結晶膜が種結晶層２として薄膜転写される。一方、分離されたＳｉ＜１１１＞単結晶基板２０の残部は、再びこの表面を研磨してイオン注入し再利用される。
　なお、ステップＳ２２において種結晶としてＳｉ＜１１１＞単結晶基板以外の単結晶基板を用意してもよい。この場合、例えば、サファイア基板上にＭＯＣＶＤまたはＨＶＰＥ法により窒化アルミニウムまたは窒化アルミニウムガリウム或いは窒化ガリウムをエピタキシャル成長したものを単結晶基板として作製してもよい。あるいは、昇華法で作製した窒化アルミニウムの小口径の単結晶若しくは昇華法で作製した窒化アルミニウム基板を下地としてＭＯＣＶＤ法またはＨＶＰＥ法で窒化アルミニウムまたは窒化アルミニウムガリウムをエピタキシャル成長して得られる小口径の単結晶を貼り合わせて単結晶基板を得てもよい。あるいは、液体アンモニア若しくはＮａフラックス等の液中で窒化ガリウム結晶を成長して得られた小口径の窒化ガリウム単結晶を下地としてＭＯＣＶＤ法またはＨＶＰＥ法で窒化アルミニウムまたは窒化アルミニウムガリウムをエピタキシャル成長して得られる小口径の単結晶を貼り合わせて単結晶基板を得てもよい。
　以上、エピタキシャル成長用種基板１の構造及び製造方法の手順について説明した。前述の如く、本発明の主要構成要素は略３つであり、その第１は、上記のコアを封止する各多層膜間、あるいは封止層、平坦化層、種結晶層間の熱膨張率差をその組成、膜厚のバランスを考慮しつつ、特に平坦化層と種結晶層間の最適化を図り、熱応力の極小化を実現することである。第２は必要に応じ、更に応力調整層（静電チャック用を兼ねた応力調整層も含む）を前記支持基板の下面に付加し、熱応力の均衡化、最小化を図る構成にすることである。第３は種結晶ダメージ部分の完全除去と種結晶層／平坦化層間の追随性向上および低応力化を実現すべく、種結晶膜厚を０．０４μｍ以上、０．１０μｍ未満の極薄膜とすることである。本発明により、反り、ボイド、結晶欠陥などが極めて少なく、高耐圧でデバイスの高周波ロスが極めて少ないエピ基板や無垢基板を経済的に得ることできる。
　本発明の基板はデバイス、例えば深紫外線領域（ＵＶＣ；２００～２８０ｎｍ）に用いる発光ダイオードや５Ｇ通信やＥＶ車用の高周波デバイスあるいは高耐圧デバイス等の特性を大幅に向上させ、且、デバイスの製造歩留まりをも著しく改善するものである。
　以下に実施例および比較例を挙げて、本発明をさらに具体的に説明するが、本発明はこれら実施例に限定されるものではない。
［実施例１］
（支持基板の準備）
　多結晶セラミックスのコア３１は、市販品のＡｌＮセラミックス基板を用いた。このＡｌＮセラミックス基板は、ＡｌＮ粉、１０重量部と、焼結助剤としてＹ２Ｏ３、５重量部とを、有機バインダー、溶剤などと混合して、グリーンシートを作成した後、脱脂し、Ｎ２雰囲気下、１９００℃で焼結したものであり、両面研磨のφ８インチ×ｔ７２５μｍものを用いた。封止層３２は、ＡｌＮセラミックス・コア３１全体をＬＰＣＶＤ法による０．１μｍ厚の酸窒化珪素層で包み込むように覆い、その上に更に別のＬＰＣＶＤ装置を使い、０．４μｍ厚のＳｉ３Ｎ４層で全体を封止することにより形成した。封止層３２の総厚みは０．５μｍとした。このＳｉ３Ｎ４層上に更に平坦化の目的で平坦化層４として、プラズマＣＶＤ法（ＩＣＰ－ＣＶＤ装置）で６μｍ厚のＳｉＯ２を上層片側のみに積層した。その後、１０００℃で焼き締めた後、ＣＭＰ研磨により、ＳｉＯ２を２μｍ厚み（Ｒａ＝０．２ｎｍ）まで平坦後、暫く室温放置したところ、基板がＷＡＲＰで１１２μｍと反ってしまった。このままではＳｉ＜１１１＞単結晶基板の薄膜転写が難しいため、この支持基板３の下層に応力調整層５として約１μｍのＳｉＯ２を上記のプラズマＣＶＤ装置で成膜し、更に同じ装置で静電チャック用にｐ－Ｓｉを０．３μｍ積層した。その後、１０００℃の焼き締めを施し、ＷＡＲＰを測った結果、５μｍと十分小さな値と成ったので、Ｓｉ種結晶の薄膜転写に用いた。
（種結晶の準備）
　市販のＯＳＦが３５個／ｃｍ２、電気抵抗率（室温）が１．５ｋΩ・ｃｍである、φ８インチ、厚み７２５μｍのＳｉ＜１１１＞単結晶基板を種結晶基板として用意した。このＳｉ＜１１１＞基板に水素を９５ｋｅＶで深さ０．３μｍ、ドーズ量、６×１０１７ｃｍ－２の条件でイオン注入した。
（薄膜転写）
　このＳｉ＜１１１＞基板のイオン注入面と、先に準備しておいた支持基板３上の平坦化層４とを接合した。その後、剥離位置（イオンが注入された深さ０．３μｍ部分）で剥離・分離することによってＳｉ＜１１１＞の種結晶層２を支持基板３に薄膜転写した。この転写されたＳｉの種結晶層２のイオンダメージ部分を完全に除去すると共に、平坦化層４を成すＳｉＯ２膜の熱応力に追従可能な様にＳｉの種結晶層２の厚みを０．０８５μｍまで、ＣＭＰ研磨とフッ酸エッチングで薄膜化した。
　なお、薄膜転写後の残部のＳｉ＜１１１＞単結晶基板は、イオン注入を何度も繰り返し実施することにより、種結晶層２を薄膜転写するための種結晶として繰り返し利用でき、極めて経済的であった。
　本実施例１によりＡｌＮセラミックのコア３１と封止層３２との構造を有する支持基板３に、２μｍ厚の平坦化層４および、０．０８５μｍ厚のＳｉ＜１１１＞単結晶の種結晶層２を備えた種基板１が得られた。この種基板１のＧａＮのエピタキシャル成長用種基板としての特性を調べるべく、以下の簡便な評価を行った。
　上記種基板１をＭＯＣＶＤ装置のリアクター内に載置し、エピタキシャル成長を行った。この際、エピタキシャル層は種基板１側から成長方向に向かって順にＡｌＮ、ＡｌＧａＮを成膜し、その後ＧａＮをエピタキシャル成長させた。エピタキシャル層の構造はこれに限らず、例えば、ＡｌＧａＮを成膜しなくてもよいし、あるいは、ＡｌＧａＮ成膜後さらにＡｌＮを成膜してもよい。今回の評価においては、ＡｌＮ層を１００ｎｍ、ＡｌＧａＮ層を１５０ｎｍ製膜した。また、エピタキシャル層の合計の総膜厚は８μｍとした。エピタキシャル成長の際、Ａｌ源としてＴＭＡｌ（トリメチルアルミニウム）、Ｇａ源としてＴＭＧａ（トリメチルガリウム）、Ｎ源としてＮＨ３を用いることができるが、これらに限定されない。また、キャリアガスはＮ２およびＨ２、ないしはそのいずれかとすることができ、プロセス温度は９００～１２００℃程度とすることが好ましい。
　その後、転位密度を評価するために溶融アルカリ（ＫＯＨ）エッチング法によりエッチピットを発生させエッチピット密度（Etch Pit Density，以下ＥＰＤ）の測定を行った。また、結晶性の評価としてＸ線ロッキングカーブ（ＸＲＣ）測定を行った。
　その結果、ＥＰＤは０．１×１０４ｃｍ－２と極めて低い転位密度を示した。また、基板の（０００２）面のＸＲＣ測定での半値幅ＦＷＨＭ（以下では、単に、「０００２ＸＲＣのＦＷＨＭ」という）は１０８ａｒｃｓｅｃであり、高品質のＧａＮ単結晶が得られた。これらの結果から、本実施例による種基板１のエピタキシャル成長用種基板としての性質が優れていることが分かる。この種基板１上にエピタキシャル層が設けられたエピ基板を３０ＧＨｚ／２０Ｇｂｐｓの高周波デバイス用に使用したところ、デバイスの表面温度は３９℃であり、特に問題となる程の高周波ロスによる温度上昇は見られなかった。
［実施例２］
　薄膜転写の種結晶となるＳｉ単結晶基板としてＯＳＦが５個／ｃｍ２、電気抵抗率（室温）が１．４５ｋΩ・ｃｍである、φ８インチ、厚み７２５μｍのものを使った他は実施例１と同一の条件で実験、評価したところ、ＥＰＤは０．１×１０４ｃｍ－２、半値幅ＦＷＨＭは１１０ａｒｃｓｅｃとなり、高品質のＧａＮ単結晶が得られた。実施例１と実施例２の評価結果から、Ｓｉ単結晶基板のＯＦＳが１０以下でない場合（実施例１）でも、１０以下の場合（実施例２）と同等のものが得られた。この結果により、Ｓｉ単結晶基板の選択肢がより広くなり、より安価なＳｉ基板が利用できることが分かる。
［比較例１］
　実施例１で最終のＳｉ種結晶層の厚みを０．１５μｍにした以外は同一にして実験を行った。その結果、ＥＰＤは９．８×１０６ｃｍ－２と極めて高い転位密度を示した。また、基板の（０００２）面のＸＲＣ測定での半値幅ＦＷＨＭは１２０４ａｒｃｓｅｃとなり、転位密度、半値幅ともに実施例１より劣る結晶であった。
　以上で説明した通り、本発明によれば、結晶欠陥や反り、ボイドが極めて少ない高品質で安価なＩＩＩ族窒化物のエピタキシャル成長用種基板及びエピ基板を提供することができる。
　１　エピタキシャル成長用種基板
　２　種結晶層
　３　支持基板
　４　平坦化層
　５　応力調整層
　２０　単結晶基板
　２１　剥離位置

 

Claims (23)

  1. 　窒化物セラミックスからなるコアが厚み０．０５μｍ以上１．５μｍ以下の封止層で包み込まれた構造を有する支持基板と、
    　前記支持基板の上面に設けられ、０．５μｍ以上３．０μｍ以下の厚みを有する平坦化層と、
    　前記平坦化層の上面に設けられ、０．０４μｍ以上０．１μｍ未満の厚みを有する単結晶の種結晶層と
    を備えるＩＩＩ族窒化物系エピタキシャル成長用基板。
  2. 　前記支持基板の下面に応力調整層を更に備えることを特徴とする請求項１に記載のＩＩＩ族窒化物系エピタキシャル成長用基板。
  3. 　前記コアが、窒化アルミニウムセラミックスであることを特徴とする請求項１または２に記載のＩＩＩ族窒化物系エピタキシャル成長用基板。
  4. 　前記封止層が、少なくとも窒化ケイ素を含むことを特徴とする請求項１～３のいずれか１項に記載のＩＩＩ族窒化物系エピタキシャル成長用基板。
  5. 　前記平坦化層が、酸化ケイ素、酸窒化ケイ素、及びヒ化アルミニウムのいずれかを含むことを特徴とする請求項１～４のいずれか１項に記載のＩＩＩ族窒化物系エピタキシャル成長用基板。
  6. 　前記種結晶層が、Ｓｉ＜１１１＞、ＳｉＣ、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、または窒化ガリウムであることを特徴とする請求項１～５のいずれか１項に記載のＩＩＩ族窒化物系エピタキシャル成長用基板。
  7. 　前記応力調整層が、少なくとも、シリコンを含むことを特徴とする請求項２に記載のＩＩＩ族窒化物系エピタキシャル成長用基板。
  8. 　窒化物セラミックスからなるコアを用意するステップと、
    　前記コアを包み込むように厚み０．０５μｍ以上１．５μｍ以下の封止層を成膜して支持基板とするステップと、
    　前記支持基板の上面に厚み０．５μｍ以上３．０μｍ以下の平坦化層を成膜するステップと、
    　前記平坦化層の上面に０．０４μｍ以上、０．１０μｍ未満の厚みの単結晶の種結晶層
    を設けるステップと
    を備えるＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
  9. 　前記支持基板の下面に応力調整層を成膜するステップを更に備えることを特徴とする請求項８に記載のＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
  10. 　前記封止層をＬＰＣＶＤ法で成膜することを特徴とする請求項８または９に記載のＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
  11. 　前記平坦化層をプラズマＣＶＤ法、ＬＰＣＶＤ法、および低圧ＭＯＣＶＤ法のいずれかで成膜することを特徴とする請求項８～１０のいずれか１項に記載のＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
  12. 　前記種結晶層を設けるステップは、
    　１面をイオン注入面とするＩＩＩ族窒化物の単結晶基板を用意するステップと、
    　前記イオン注入面からイオン注入して前記単結晶基板に剥離位置を形成するステップと、
    　前記イオン注入面と前記平坦化層とを接合して接合基板とするステップと、
    　前記接合基板を前記剥離位置で種結晶層と単結晶基板残部とに分離するステップと
    　を備えることを特徴とする請求項８～１１のいずれか１項に記載のＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
  13. 　前記単結晶基板を用意するステップにおいて、サファイア基板上にＭＯＣＶＤまたはＨＶＰＥ法により窒化アルミニウム、窒化アルミニウムガリウム、および窒化ガリウムのいずれかをエピタキシャル成長したものを前記単結晶基板として作製することを特徴とする請求項１２に記載のＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
  14. 　前記単結晶基板を用意するステップにおいて、昇華法で作製した小口径の窒化アルミニウム単結晶若しくは昇華法で作製した窒化アルミニウム基板を下地として、当該下地の上にＭＯＣＶＤ法またはＨＶＰＥ法で窒化アルミニウムまたは窒化アルミニウムガリウムをエピタキシャル成長して得られる小口径の単結晶を貼り合わせて前記単結晶基板を得ることを特徴とする請求項１３に記載のＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
  15. 　前記単結晶基板を用意するステップにおいて、液体アンモニア若しくはＮａフラックス等の液中で窒化ガリウム結晶を成長して得られた小口径の窒化ガリウム単結晶を下地として、当該下地の上にＭＯＣＶＤ法またはＨＶＰＥ法で窒化アルミニウムまたは窒化アルミニウムガリウムをエピタキシャル成長して得られる小口径の単結晶を貼り合わせて前記単結晶基板を得ることを特徴とする請求項１２に記載のＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
  16. 　前記剥離位置を形成するステップにおいて、前記剥離位置をエピタキシャル成長により成長させたエピタキシャル層内に形成することを特徴とする請求項１３～１５のいずれか１項に記載のＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
  17. 　前記単結晶基板残部を、エピタキシャル成長の下地基板として再利用することを特徴とする請求項１３～１６のいずれか１項に記載のＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
  18. 　前記単結晶基板残部を、更に別のＩＩＩ族窒化物系複合基板の製造における単結晶基板として再利用することを特徴とする請求項１２～１７のいずれか１項に記載のＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
  19. 　前記コアが窒化アルミニウムセラミックスであることを特徴とする請求項８～１８のいずれか１項に記載のＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
  20. 　前記封止層が窒化ケイ素を含むことを特徴とする請求項８～１９のいずれか１項に記載のＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
  21. 　前記平坦化層が酸化ケイ素、酸窒化ケイ素、およびヒ化アルミニウムのいずれかを含むことを特徴とする請求項８～２０のいずれか１項に記載のＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
  22. 前記種結晶層が、Ｓｉ＜１１１＞、ＳｉＣ、サファイア、窒化アルミニウムまたは窒化アルミニウムガリウムであることを特徴とする請求項８～２１のいずれか１項に記載のＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
  23. 　前記応力調整層が少なくとも、シリコンを含むことを特徴とする請求項９に記載のＩＩＩ族窒化物系エピタキシャル成長用基板の製造方法。
     

     
     
PCT/JP2022/039540 2021-12-28 2022-10-24 高特性エピタキシャル成長用基板とその製造方法 WO2023127249A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021214704A JP2023098137A (ja) 2021-12-28 2021-12-28 高特性エピタキシャル成長用基板とその製造方法
JP2021-214704 2021-12-28

Publications (1)

Publication Number Publication Date
WO2023127249A1 true WO2023127249A1 (ja) 2023-07-06

Family

ID=86998604

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/039540 WO2023127249A1 (ja) 2021-12-28 2022-10-24 高特性エピタキシャル成長用基板とその製造方法

Country Status (3)

Country Link
JP (1) JP2023098137A (ja)
TW (1) TW202344725A (ja)
WO (1) WO2023127249A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019523994A (ja) * 2016-06-14 2019-08-29 クロミス，インコーポレイテッド 電力およびｒｆ用途用の設計された基板構造
JP2020161833A (ja) * 2016-06-24 2020-10-01 クロミス，インコーポレイテッド 多結晶セラミック基板
JP2021178768A (ja) * 2020-05-11 2021-11-18 信越化学工業株式会社 Ｉｉｉ−ｖ族化合物結晶用ベース基板及びその製造方法
JP2021195299A (ja) * 2020-06-09 2021-12-27 信越化学工業株式会社 Ｉｉｉ族窒化物系エピタキシャル成長用基板とその製造方法
WO2022004165A1 (ja) * 2020-07-01 2022-01-06 信越化学工業株式会社 大口径ｉｉｉ族窒化物系エピタキシャル成長用基板とその製造方法
WO2022191079A1 (ja) * 2021-03-10 2022-09-15 信越化学工業株式会社 エピタキシャル成長用種基板およびその製造方法、ならびに半導体基板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019523994A (ja) * 2016-06-14 2019-08-29 クロミス，インコーポレイテッド 電力およびｒｆ用途用の設計された基板構造
JP2020161833A (ja) * 2016-06-24 2020-10-01 クロミス，インコーポレイテッド 多結晶セラミック基板
JP2021178768A (ja) * 2020-05-11 2021-11-18 信越化学工業株式会社 Ｉｉｉ−ｖ族化合物結晶用ベース基板及びその製造方法
JP2021195299A (ja) * 2020-06-09 2021-12-27 信越化学工業株式会社 Ｉｉｉ族窒化物系エピタキシャル成長用基板とその製造方法
WO2022004165A1 (ja) * 2020-07-01 2022-01-06 信越化学工業株式会社 大口径ｉｉｉ族窒化物系エピタキシャル成長用基板とその製造方法
WO2022191079A1 (ja) * 2021-03-10 2022-09-15 信越化学工業株式会社 エピタキシャル成長用種基板およびその製造方法、ならびに半導体基板およびその製造方法

Also Published As

Publication number Publication date
JP2023098137A (ja) 2023-07-10
TW202344725A (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
US6794276B2 (en) Methods for fabricating a substrate
EP1482549B1 (en) Method of fabrication of a heteroepitaxial microstructure
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
WO2022191079A1 (ja) エピタキシャル成長用種基板およびその製造方法、ならびに半導体基板およびその製造方法
KR20090093887A (ko) 단결정 박막을 갖는 기판의 제조 방법
JP2008153671A (ja) 半導体ヘテロ構造
US20180158672A1 (en) Crystalline Semiconductor Growth on Amorphous and Poly-Crystalline Substrates
JP2021195299A (ja) Ｉｉｉ族窒化物系エピタキシャル成長用基板とその製造方法
WO2022004165A1 (ja) 大口径ｉｉｉ族窒化物系エピタキシャル成長用基板とその製造方法
EP4151783A1 (en) Base substrate for group iii-v compound crystals and production method for same
WO2021250991A1 (ja) Ｉｉｉ族窒化物系エピタキシャル成長用基板とその製造方法
WO2023127249A1 (ja) 高特性エピタキシャル成長用基板とその製造方法
WO2022181163A1 (ja) 窒化物半導体基板およびその製造方法
WO2023074045A1 (ja) エピタキシャル成長用種基板およびその製造方法、ならびに半導体基板およびその製造方法
WO2023176185A1 (ja) 高特性エピ用種基板、高特性エピ用種基板の製造方法、半導体基板、および半導体基板の製造方法
WO2023233781A1 (ja) Ｉｉｉ族窒化物単結晶基板の製造方法
CN116940720A (zh) 外延生长用种子基板及其制造方法、和半导体基板及其制造方法
TW202331794A (zh) 氮化物半導體基板及氮化物半導體基板的製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22915483

Country of ref document: EP

Kind code of ref document: A1