TW202141706A - 多晶陶瓷基板及其製造方法 - Google Patents

多晶陶瓷基板及其製造方法 Download PDF

Info

Publication number
TW202141706A
TW202141706A TW110125436A TW110125436A TW202141706A TW 202141706 A TW202141706 A TW 202141706A TW 110125436 A TW110125436 A TW 110125436A TW 110125436 A TW110125436 A TW 110125436A TW 202141706 A TW202141706 A TW 202141706A
Authority
TW
Taiwan
Prior art keywords
layer
bonding layer
bonding
single crystal
substrate structure
Prior art date
Application number
TW110125436A
Other languages
English (en)
Other versions
TWI767788B (zh
Inventor
弗拉基米爾 歐迪諾布魯朵夫
山姆 巴斯賽利
薛瑞 法倫斯
Original Assignee
美商克若密斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克若密斯股份有限公司 filed Critical 美商克若密斯股份有限公司
Publication of TW202141706A publication Critical patent/TW202141706A/zh
Application granted granted Critical
Publication of TWI767788B publication Critical patent/TWI767788B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Laminated Bodies (AREA)
  • Prostheses (AREA)

Abstract

一種製造陶瓷基板結構的方法包括提供陶瓷基板、將該陶瓷基板包封在阻障層中、以及形成與該阻障層耦接的結合層。該方法還包括移除該結合層之一部分以暴露該阻障層之至少一部分並界定填充區域、及在暴露的該阻障層之該至少一部分和該等填充區域上沉積第二結合層。

Description

多晶陶瓷基板及其製造方法
本專利申請案主張於2016年6月24日提出申請、標題為「多晶陶瓷基板及其製造方法（POLYCRYSTALLINE CERAMIC SUBSTRATE AND METHOD OF MANUFACTURE）」的美國臨時專利申請案第62/354,623號的優先權權益，為了所有的目的將該申請案之揭示內容以引用方式全部併入本文中。
以下美國專利申請案與本申請案同時提出申請，並且為了所有的目的將本申請案的揭示內容以引用方式全部併入本文中：
申請號15/621,235，於2017年6月13日提出申請，標題為「多晶陶瓷基板及其製造方法（POLYCRYSTALLINE CERAMIC SUBSTRATE AND METHOD OF MANUFACTURE）」。
本發明大體而言係關於工程基板結構。更具體言之，本發明係關於適用於磊晶生長製程的方法和系統。
發光二極體（LED）的結構通常是磊晶生長在藍寶石基板上。目前有許多產品使用LED元件，包括照明、電腦監視器及其他顯示裝置。
在藍寶石基板上生長氮化鎵系列LED結構是一種異質磊晶生長製程，因為基板和磊晶層是由不同的材料所組成。由於異質磊晶生長製程，磊晶生長的材料會表現出各種不利的影響，包括降低的均勻度及與磊晶層的電子/光學特性相關的度量降低。因此，所屬技術領域中需要有與磊晶生長製程和基板結構相關的改良方法和系統。
本發明大體而言係關於工程基板結構。更具體言之，本發明係關於適用於磊晶生長製程的方法和系統。僅為舉例，本發明已被應用於提供適於磊晶生長的基板結構的方法和系統，該基板結構之特徵在於大體上與其上生長的磊晶層匹配的熱膨脹係數（CTE）。該等方法和技術可被應用於各式各樣的半導體處理操作。
依據一實施例，一種製造陶瓷基板結構的方法包括提供陶瓷基板、將該陶瓷基板包封在阻障層中、以及形成與該阻障層耦接的結合層。該方法還包括移除該結合層之一部分以暴露該阻障層之至少一部分並界定填充區域、及在暴露的該阻障層之該至少一部分和該等填充區域上沉積第二結合層。在其他實施例中，該阻障層在該移除製程期間不暴露。
依據另一個實施例，一種製造陶瓷基板結構的方法包括提供陶瓷基板、形成與該陶瓷基板之前表面耦接的結合層、進行化學機械拋光（CMP）製程以移除該結合層之一部分並暴露該陶瓷基板的該前表面之至少一部分、以及將該陶瓷基板包封在阻障層中。在一些實施例中，該阻障層可以包括氮化矽。該陶瓷基板的該前表面之特徵可以在於在50-600 nm範圍中的RMS粗糙度，並且該阻障層之特徵可以在於在0.5-2 nm範圍中的RMS粗糙度。該陶瓷基板的該前表面之特徵可以在於複數個空隙，並且該結合層可以填充該複數個空隙。
經由本發明實現了許多優於傳統技術的效益。例如，本發明的實施例提供適於磊晶生長的基板結構，該基板結構之特徵在於大體上與其上生長的磊晶層匹配的熱膨脹係數（CTE）。使生長基板的熱膨脹特性與磊晶層匹配減少了磊晶層及/或工程基板中的應力。應力是幾種類型的缺陷形成的原因。例如，應力可能提高磊晶層中的錯位密度，從而損害磊晶層的電氣和光學性質。應力也可能導致磊晶層或基板中的殘餘應變，從而可能導致後續步驟的額外處理問題，例如應力破裂、錯位滑移、滑動、彎曲及翹曲。熱膨脹引起的基板彎曲和翹曲可能會使自動化設備中的材料處理發生問題，並限制進行為了元件製造、基板破裂及材料潛變所需的附加微影步驟的能力。此外，在處於應力的材料中元件的工作壽命會縮短。應力鬆弛和應力引起的裂紋延伸、錯位滑移、及其他由熱不匹配所造成的晶格移動可能導致一定範圍的模式中之早期失效，從元件效能降低到元件和元件層斷裂或剝離。元件被製造在磊晶層中。
結合下文和附圖來更詳細地描述本發明的此等和其他實施例及其許多優點和特徵。
本發明之實施例係關於工程基板結構。更具體言之，本發明係關於適用於磊晶生長製程的方法和系統。僅為舉例，本發明已被應用於提供適於磊晶生長的基板結構的方法和系統，該基板結構之特徵在於大體上與其上生長的磊晶層匹配的熱膨脹係數（CTE）。該等方法和技術可被應用於各式各樣的半導體處理操作。
第1A圖為圖示依據本發明之一實施例的工程基板結構之簡化示意圖。如第1A圖所圖示，第1A圖圖示的工程基板結構適用於各式各樣的電子和光學應用。工程基板結構包括芯110（例如AlN基板），芯110可以具有與將被生長在工程基板結構上（例如在剝離矽（111）層上）的磊晶材料之熱膨脹係數（CTE）大體上匹配的CTE。如本文中更全面討論的，磊晶材料可以包括其他元素半導體材料（包括具有（111）矽以外的不同晶體方向的矽層）及/或化合物半導體材料（包括氮化鎵（GaN）系列材料）。此等變化包括結晶生長面等。所屬技術領域中具有通常知識者將認識到許多的變化、修改及替代。
對於包括氮化鎵（GaN）系列材料（包括GaN系列層的磊晶層）的生長的應用來說，芯110可以是多晶陶瓷材料，例如多晶氮化鋁（AlN），多晶氮化鋁（AlN）可以包括諸如氧化釔的結合材料。可以將其他材料用於芯，包括多晶氮化鎵（GaN）、多晶氮化鎵鋁（AlGaN）、多晶碳化矽（SiC）、多晶氧化鋅（ZnO）、多晶三氧化鎵（Ga2 O3 ）及類似物。
芯的厚度可以在100 μm至1,500 μm的等級，例如725 μm。芯被包封在黏合層112（標記為TEOS）中，可將黏合層112稱為殼或包封殼。第1A圖（僅圖示出工程基板結構的中心部分並未圖示出邊緣）藉由將黏合層112圖示為存在於芯110的上方和下方來說明此包封，而且將理解的是，黏合層112也將存在於芯110的邊緣上，為了清楚起見此未被圖示出。類似地，對於下文更充分討論的導電層114、第二黏合層116及阻障層118，將此等包封層圖示為存在於芯的上方和下方，但將理解的是，此等層亦將存在於邊緣上。所屬技術領域中具有通常知識者將認識到許多的變化、修改及替代。
在一實施例中，黏合層112包含厚度在1,000 Å等級的正矽酸四乙酯（TEOS）氧化物層。在其他實施例中，黏合層的厚度例如從100 Å至2,000 Å變化。儘管在一些實施例中將TEOS氧化物用於黏合層，但依據本發明之一實施例，可以利用其他材料在後續沉積層與下方層或材料（例如陶瓷，特別是多晶陶瓷）之間提供黏合。例如，SiO2 或其他矽氧化物（Six Oy ）良好地黏附於陶瓷材料，並提供用於後續沉積（例如導電材料）的適當表面。在一些實施例中，黏合層112完全包圍芯110以形成完全包封的芯，並且可以使用LPCVD製程或其他適當的沉積製程形成，該沉積製程可以與半導體處理相容，特別是與多晶或複合基板和層相容。黏合層提供一個表面，後續層黏附於該表面上以形成工程基板結構的元件。
除了使用LPCVD製程、旋塗玻璃/介電質、基於爐的製程等來形成包封的黏合層之外，依據本發明的實施例可以使用其他的半導體製程，包括CVD製程或類似的沉積製程。作為實例，可以使用塗覆芯的一部分的沉積製程、可以將芯翻轉、而且可以重複沉積製程來塗覆芯的其他部分。因此，儘管在一些實施例中使用LPCVD技術來提供完全包封的結構，但可以視特定應用使用其他的膜形成技術。
形成包圍黏合層112的導電層114。在一實施例中，導電層是形成在黏合層周圍的多晶矽（即多結晶矽）殼，因為多晶矽會對陶瓷材料表現出差的黏合。在其中導電層為多晶矽的實施例中，多晶矽層的厚度可以在500-5,000 Å的數量級，例如2,500 Å。在一些實施例中，可以將多晶矽層形成為完全包圍黏合層（例如TEOS氧化物層）的殼，從而形成完全包封的黏合層，並且可以使用LPCVD製程形成。在其他實施例中，如以下所討論的，可以將導電材料形成在黏合層的一部分上，例如基板結構的下半部上。在一些實施例中，可以將導電材料形成為完全包封層，並於隨後移除在基板結構的一側上的導電材料。
在一實施例中，導電層114可以是被摻雜以提供高導電材料的多晶矽層，例如摻雜硼以提供p型多晶矽層。在一些實施例中，用硼摻雜是在1×1019 cm-3 至1×1020 cm-3 的水平以提供高導電性。可以利用不同摻雜劑濃度的其他摻雜劑（例如，摻雜劑濃度範圍從1×1016 cm-3 至5×1018 cm-3 的磷、砷、鉍等）來提供適用於導電層的n型或p型半導體材料。所屬技術領域中具有通常知識者將認識到許多的變化、修改及替代。
在將工程基板靜電夾持於半導體處理工具（例如具有靜電夾盤（ESC或電子夾盤）的工具）的過程中，導電層114的存在是有用的。在半導體處理工具中處理之後，導電層能夠快速解除夾持。在本發明的實施例中，導電層能夠在未來的處理（包括結合）期間與夾盤電接觸或與靜電夾盤（ESC或電子夾盤）電容耦合。因此，本發明的實施例提供可被以傳統矽晶圓使用的方式處理的基板結構。所屬技術領域中具有通常知識者將認識到許多的變化、修改及替代。另外，具有高導熱性的基板結構與ESD夾持的組合可以為後續工程層和磊晶層的形成以及隨後的元件製造步驟提供更好的沉積條件。例如，可以提供理想的熱分佈，從而可以在後續的層形成期間產生較低的應力、更均勻的沉積厚度、及更佳的化學計量控制。
形成包圍導電層114的第二黏合層116（例如厚度在1000 Å等級的TEOS氧化物層）。在一些實施例中，第二黏合層116完全包圍導電層以形成完全包封的結構，並且可以使用LPCVD製程、CVD製程或任何其他適當的沉積製程形成，包括旋塗介電質的沉積。
形成包圍第二黏合層116的阻障層118，例如氮化矽層。在一實施例中，阻障層118係厚度在2,000 Å至5,000 Å等級的氮化矽層。在一些實施例中，阻障層完全包圍第二黏合層116以形成完全包封的結構，並且可以使用LPCVD製程形成。除了氮化矽層之外，可以使用非晶形材料（包括SiCN、SiON、AlN、SiC等）作為阻障層。在一些實施方案中，阻障層由被建造以形成阻障層的數個子層組成。因此，用語阻障層無意表示單層或單一材料，而是涵括以複合方式分層的一種或更多種材料。所屬技術領域中具有通常知識者將認識到許多的變化、修改及替代。
在一些實施例中，阻障層118（例如氮化矽層）防止存在於芯110內的元素（例如釔（元素）、釔氧化物（即氧化釔）、氧、金屬雜質、其他微量元素等）擴散及/或出氣進入其中可能存在工程基板的半導體處理腔室的環境中，例如在高溫（例如1,000 ℃）磊晶生長製程期間。利用本文所述的包封層，可以在半導體製程流程和潔淨室環境中使用陶瓷材料，包括為非潔淨室環境設計的多晶AlN。
通常，用於形成芯的陶瓷材料係在1800 ℃範圍中的溫度下焙燒。可預期此製程將驅除存在於陶瓷材料中的大量雜質。此等雜質可以包括由於使用氧化釔作為燒結劑所生成的釔、鈣及其他元素和化合物。隨後，在800 ℃至1100 ℃範圍內的遠較低溫度下進行的磊晶生長製程期間，可預期此等雜質的後續擴散將是不明顯的。然而，與傳統的預期相反，本發明人確定的是，即使在遠比陶瓷材料的焙燒溫度更低的溫度下的磊晶生長製程期間也會發生元素大量擴散通過工程基板的層。因此，本發明的實施例將阻障層整合到工程基板結構中來防止此種不理想的擴散。
再次參照第1A圖，在阻障層118的一部分（例如阻障層的頂表面）上沉積結合層120（例如氧化矽層），並且隨後在實質單晶層125（例如單晶矽層，諸如剝離的矽（111）層）的結合過程中使用該結合層120。在一些實施例中，結合層120的厚度可以為約1.5μm。在一些實施例中，結合層的厚度為20 nm或更厚，用於結合誘導的空隙減少。在一些實施例中，結合層的厚度在0.75-1.5 μm的範圍內。
實質單晶層125（例如剝離的Si（111））適用於在磊晶生長製程期間用作生長層，用於形成磊晶材料。在一些實施例中，磊晶材料可以包括厚度2 μm至10 μm的GaN層，GaN層可被用作光電子、RF及功率元件中使用的複數個層中的一個層。在一實施例中，實質單晶層包括使用層轉移製程黏附於結合層的單晶矽層。
第1B圖為圖示依據本發明之一實施例製造工程基板的方法之簡化流程圖。該方法可用於製造與在基板上生長的一個或更多個磊晶層CTE匹配的基板。方法150包括藉由提供多晶陶瓷芯（160）形成支撐結構，該多晶陶瓷芯可以是已經清潔和檢查過的氮化鋁（AlN）基板。可以如以上所討論使用其他的多晶陶瓷芯。
該方法還包括將多晶陶瓷芯包封在形成殼（例如厚度約為80 nm的正矽酸四乙酯（TEOS）氧化物殼）的第一黏合層中（162），並將第一黏合層包封在導電殼（例如厚度約為300 nm的多晶矽殼）中（164）。可以將第一黏合層形成為TEOS氧化物的單層。可以將導電殼形成為多晶矽的單層。
該方法還包括將導電殼包封在第二黏合層（例如厚度約為80 nm的第二TEOS氧化物殼）中（166），並將第二黏合層包封在阻障層殼中（168）。第二黏合層可被形成為TEOS氧化物的單層。可以將阻障層殼形成為氮化矽的單層，例如厚度約為400 nm。有關工程基板結構的其他描述被提供於2016年6月14日提出申請的美國臨時專利申請案第62/350084號（代理人案號098825-1011030-001100US）中，為了所有的目的將該申請案之揭示內容以引用方式全部併入本文中。如本文所述，本發明的實施例可以將各種材料用於黏合層和擴散阻障層，包括各種介電質，例如Six Oy 、Six Ny 、Six Oy Nz 、類金剛石碳（DLC）、上述之組合等。還可以使用被包封在介電質中的其他材料，例如Ti、TiW、Ta及TiN。所屬技術領域中具有通常知識者將認識到許多的變化、修改及替代。
一旦藉由製程160-168形成了包括芯、黏合層、導電層及擴散阻障層的支撐結構，該方法還包括在支撐結構上沉積結合層（例如PECVD氧化矽層）（170），並將實質單晶層（例如單晶矽層）結合於結合層（172）。依據本發明的實施例，可以使用其他的實質單晶層，包括SiC、藍寶石、GaN、AlN、SiGe、Ge、金剛石、Ga2 O3 、ZnO等。結合層的沉積可以包括沉積結合材料，隨後如本文所述進行平坦化製程。在如下所述的實施例中，將實質單晶層（例如單晶矽層）結合於結合層係使用層轉移製程，其中該實質單晶層係轉移自矽晶圓的單晶矽層。
參照第1A圖，結合層120可以藉由沉積（例如PECVD）厚的（例如4 μm厚）氧化物層隨後進行化學機械拋光（CMP）製程以將氧化物薄化至厚度約1.5 μm（如以下結合第3A圖進一步討論的）來形成。厚的初始氧化物用以填充存在於支撐結構上的空隙和表面特徵，該等空隙和表面特徵可能在製造多晶芯之後存在，並在形成第1A圖圖示的包封層時繼續存在。CMP製程提供沒有空隙、顆粒或其他特徵的大體平坦表面，隨後可以在晶圓轉移製程期間使用該平坦表面來將由第1A圖圖示的剝離單晶矽（111）層表示的實質單晶層結合於結合層。將理解的是，結合層之特徵不必在於原子級平坦的表面，而是應提供將以期望的可靠度支撐結合實質單晶層（例如單晶矽層）的大體平坦表面。
可用於將實質單晶層結合於結合層的層轉移製程之實例為將佈植氫的施體晶圓（例如包括實質單晶層（例如單晶矽層）的矽晶圓，該實質單晶層被佈植而形成分裂面）結合於結合層。隨後將結合對在退火溫度（例如200 ℃）下退火持續一段退火時間（例如4小時），以將佈植物種（例如氫）群集成泡。在退火之後，施體晶圓沿著分裂面斷裂，並使一層實質單晶材料剝離到結合層上。如第1A圖所圖示，Si（111）層被剝離到PECVD結合層上。所屬技術領域中具有通常知識者將認識到許多的變化、修改及替代。
第1B圖圖示的方法還可以包括平滑化實質單晶層（174）。參照第1A圖，實質單晶層125可以是轉移到結合層120上的單晶矽（例如Si（111）層）。可以改變實質單晶層125的厚度來滿足各種應用的規格。此外，可以改變實質單晶層125的晶體方向來滿足應用的規格。另外，可以改變實質單晶層125中的摻雜水平和分佈來滿足特定應用的規格。關於元件符號174所示的平滑化還可以包括薄化實質單晶層作為平滑化製程的組成部分。
在一些實施例中，可以進一步修改實質單晶層125的厚度和表面粗糙度以獲得高品質的磊晶生長。關於實質單晶層125的厚度和表面平滑度，不同的元件應用可以具有略微不同的規格。分裂處理使實質單晶層125在佈植離子分佈的峰值處從塊體單晶矽晶圓分層。在分裂之後，實質單晶層125可以在幾個方面進行調整或修改，然後用作其他材料（例如氮化鎵）的磊晶生長的生長表面。
第一，轉移的實質單晶層125可能含有少量的殘餘氫濃度，並且可能具有來自佈植物的一些晶體損傷。因此，移除轉移的實質單晶層125中晶格受損的薄的部分可能是有益的。在一些實施例中，可以將佈植物的深度調整為大於實質單晶層125的期望最終厚度。額外的厚度允許移除轉移的實質單晶層被損壞的薄的部分，從而留下所需最終厚度的未損傷部分。
第二，可能需要調整實質單晶層125的總厚度。一般來說，可能希望使實質單晶層125足夠厚以提供高品質的晶格模板用於隨後生長一個或更多個磊晶層、但又足夠薄以具有高度順應性。當實質單晶層125相對較薄時，可以將實質單晶層125稱為「順應的」，使得實質單晶層125的物理性質（例如CTE）與周圍材料的物理性質密切相似。實質單晶層125的順應性可與實質單晶層125的厚度成反比。較高的順應性可在模板上生長的磊晶層中產生較低的缺陷密度，並能夠生長較厚的磊晶層。在一些實施例中，可以藉由在剝離的矽層上磊晶生長矽來增加實質單晶層125的厚度。
第三，提高實質單晶層125的平滑度可能是有益的。層的平滑度可能與總氫劑量、任何共佈植物種的存在、以及用以形成氫基分裂面的退火條件相關。從層轉移（即分裂步驟）產生的初始粗糙度可以藉由熱氧化和氧化物剝除來減小，如以下所討論的。
在一些實施例中，移除損傷層並調整實質單晶層125的最終厚度可以透過熱氧化剝離矽層的頂部部分、隨後使用氟化氫（HF）酸進行氧化物層剝除來實現。例如，可以將初始厚度為0.5 μm的剝離矽層熱氧化以產生約420 nm厚的二氧化矽層。移除生長的熱氧化物之後，轉移層中剩餘的矽厚度可以為約53 nm。在熱氧化期間，佈植的氫可能往表面遷移。因此，隨後的氧化物層剝除可以移除一些損傷。並且，熱氧化通常在1000 ℃或更高的溫度下進行。升高的溫度也可以修復晶格損傷。
在熱氧化期間形成在實質單晶層的頂部部分上的氧化矽層可以使用HF酸蝕刻剝除。可以藉由調整HF溶液的溫度和濃度以及氧化矽的化學計量和密度來調整HF酸對氧化矽和矽（SiO2 ：Si）的蝕刻選擇率。蝕刻選擇率是指一種材料相對於另一種材料的蝕刻速率。HF溶液對於（SiO2 ：Si）的選擇率可以在約10：1至約100：1的範圍內。高的蝕刻選擇率可以藉由與初始表面粗糙度相似的因子來降低表面粗糙度。然而，所得實質單晶層125的表面粗糙度仍可能大於所需的。例如，在附加處理之前藉由2 μm × 2 μm原子力顯微鏡（AFM）掃描測定，塊體Si（111）表面可能具有小於0.1 nm的均方根（RMS）表面粗糙度。在一些實施例中，在Si（111）上磊晶生長氮化鎵材料所需的表面粗糙度可以例如為在30 μm × 30 μm的AFM掃描區域上小於1 nm、小於0.5 nm、或小於0.2 nm。
假使實質單晶層125在熱氧化和氧化物層剝除之後的表面粗糙度超過所需的表面粗糙度，則可以進行另外的表面平滑化。有幾種將矽表面平滑化的方法。此等方法可以包括氫退火、雷射修整、電漿平滑化、及接觸拋光（例如化學機械拋光或CMP）。此等方法可能涉及優先侵蝕高深寬比的表面峰。因此，表面上的高深寬比特徵可以比低深寬比特徵更快被移除，從而產生更平滑的表面。
第1C圖為圖示依據本發明之一實施例包括磊晶層的工程基板結構之簡化示意圖。如第1C圖所圖示，在生長製程中利用平坦化層705（可以是實質單晶層125的平坦化形式）來形成磊晶層710。可以使用本文討論的一種或更多種平坦化技術來製造平坦化層705。在一些實施例中，磊晶層710包括厚度為2 μm至10 μm或更厚的GaN系列層，GaN系列層可被用作光電子元件中使用的複數個層中之一層。
應當理解的是，第1B圖圖示的具體步驟提供了依據本發明之一實施例製造工程基板的特定方法。還可以依據替代實施例來執行其他的步驟順序。例如，本發明的替代實施例可以以不同的順序執行上述步驟。此外，第1B圖圖示的各個步驟可以包括可以以各個步驟適合的各種順序執行的多個子步驟。另外，可以視特定應用來添加或移除附加步驟。所屬技術領域中具有通常知識者將認識到許多的變化、修改及替代。
第2圖為圖示依據本發明之一實施例在沉積結合層之後的工程基板結構之簡化示意圖。如第2圖所圖示，結合層120（例如PECVD氧化物）的頂部表面121天生是粗糙的，且表面輪廓在一定程度上是由下方層和材料的表面粗糙度決定。如關於第1B圖所討論的，結合層的初始厚度可以在幾微米（例如4 μm）的數量級上以使結合層填充存在於多晶陶瓷芯110中的孔隙。結合層可以單步驟製程或多步驟製程形成，多步驟製程例如重複的沉積/移除循環。作為實例，沉積結合層材料之後可以拋光結合層來減小厚度並提高平坦度。隨後可以重複此沉積/拋光循環幾次以提供表面粗糙度小於表徵原始多晶陶瓷芯表面的表面粗糙度的結合層。此外，可將不同的材料用於不同的循環，從而提供具有多種材料的分層結構。所屬技術領域中具有通常知識者將認識到許多的變化、修改及替代。
第3A圖為圖示依據本發明之一實施例在薄化結合層之後的工程基板結構之簡化示意圖。發明人已經確定，影響切換速度等的熱傳和電容作用對於元件應用來說被改善了，或者可以藉由將結合層（例如PECVD氧化物層）從幾個微米的初始值薄化到在100 Å至1.5 µm範圍內的值來針對元件應用進行客製化。
如第3A圖所圖示，可以使用CMP製程來減小結合層120的厚度。然而，假使結合層的初始厚度在幾微米（例如4 μm）的數量級（這適合讓結合層填充存在於多晶陶瓷芯中的孔隙），則CMP製程可能無法撫平存在於結合層中的所有缺陷。此外，CMP襯墊的順應性、漿料管理、及在設備上的各個區域中向下力的控制會對實現整個基板的平整度帶來挑戰，從而提供平滑和平坦的結合層。例如，在基板邊緣的輾軋會導致邊緣的膜厚度小於（即更薄）或大於（即更厚）平均層厚度。
儘管第3A圖圖示出平坦的頂部表面310，但對於實際的製程流程來說，結合層120的厚度變化將在4,000 Å的範圍內，導致厚度變化在層厚度減小到1.5 μm以下時佔層厚度的相當大百分比。
第3B圖為圖示依據本發明之一實施例在拋光至蝕刻終止層之後的工程基板結構之簡化示意圖。如第3B圖所圖示，當暴露出阻障層118（例如氮化矽）時CMP製程即終止。阻障層材料可以提供天然的CMP終止層，因為阻障層材料的硬度可遠大於結合層，結合層相較之下是柔軟的。
參照第3B圖，藉由使用阻障層118（例如LPCVD氮化物）作為CMP終止層的CMP製程來薄化結合層120（例如PECVD氧化物）。移除率的差異在CMP工具上被觸發，而且在與厚度反饋系統組合之下CMP製程將在阻障（例如氮化物）層上停止。應當注意的是，在第3B圖中，為了說明的目的，將存在於多晶芯中的孔之量誇大。在實施中，暴露的阻障層（即共面氮化物區域）的相對表面積遠大於由PECVD氧化物表示的結合層的表面積。
如第3B圖所圖示，基板結構的頂部表面320包括結合層材料120（例如PECVD氧化物）的區域和阻障層材料118（例如LPCVD氮化物）的區域。電絕緣的頂部表面320可以提供用於結合施體晶圓的適當結合表面，如以上所討論的。在此實例中，可以將單晶矽層結合到氧化物和氮化物區域的拼塊。可以將存在於多晶陶瓷芯中的相鄰峰之間的谷或空隙稱為填充區域305，因為填充區域305被填充結合層材料。所屬技術領域中具有通常知識者將認識到許多的變化、修改及替代。
在一些實施例中，不使用阻障層118作為CMP終止層，而是在沉積結合層之前沉積附加的CMP終止層。參照第2圖，可將附加的CMP終止層形成在阻障層118（例如氮化物層）與PECVD結合層120之間。因此，CMP製程隨後將在附加的CMP終止層終止，從而保護阻障層免於被移除或過度薄化而可能損害其阻障性質。阻障層防止雜質擴散的能力取決於阻障層的厚度和擴散速率。假使阻障層太薄，則阻障層可能無法提供足夠的阻障功能。
第3C圖為圖示依據本發明之一實施例在再沉積結合層320之後的工程基板結構之簡化示意圖。作為第3B圖圖示的結合表面的替代物，可以在CMP製程之後沉積結合材料的薄層。參照第3B圖，在使用CMP製程移除結合層材料、在阻障層118停止之後，可以在拋光結構上再沉積非常均勻的結合材料（例如PECVD氧化物）的薄層（例如200 Å）。可將結合層320稱為再沉積層。因為與沒有終止層的薄化相比，使用終止層（阻障層或附加的CMP終止層）可在表面平坦度方面提供更好的控制，所以如第3B圖所圖示在CMP製程之後的結合層表面可以是相對平坦的。由於結合層320與結合層的平坦化表面共形，並且結合層320的表面均勻度是結合層320的總厚度的一定百分比，所以薄結合層320的表面可以是相當均勻的。因此，與應用CMP於厚結合層而不使用終止層可實現的相比，結合層320可提供具有優異的表面平坦度的連續結合表面。儘管將PECVD氧化物圖示為第3C圖中的結合材料，但此並非本發明所必需的，可以再沉積其他的材料，例如氮化矽。因此，本發明的實施例提供薄且可控的結合層，該結合層之性質與用以提高多晶陶瓷芯之平坦度的結合材料無關。所屬技術領域中具有通常知識者將認識到許多的變化、修改及替代。
在一些實施例中，CMP終止層可以是多晶陶瓷芯110（例如芯中的AlN材料）。在此等實施例中，阻障層以及下方黏合層和導電層將被移除以暴露出芯材的頂部表面。
利用本文描述的製程，可實質提高從多晶陶瓷芯到再沉積層320的平坦度。例如，在一實施例中，對於50 μm × 50 μm面積的AFM掃描來說，陶瓷基板的生長表面之特徵可以在於在50-600 nm RMS範圍內的RMS粗糙度，該RMS粗糙度可以用傳統的晶圓拋光技術實現。利用本文描述的製程，對於30 μm × 30 μm面積的AFM掃描來說，再沉積層之特徵可以在於在0.5-2 nm RMS範圍內的RMS粗糙度，該RMS粗糙度提供了2-3個數量級的表面粗糙度改良。CMP前層(pre-CMP layer)的平坦度可高達層的總厚度的30％。對於4 μm的層來說，可能是1.2 μm。在終止層上CMP之後表面的平坦度通常＜2％或平坦度改善約10倍。
第4圖為圖示依據本發明之一實施例在形成一個或更多個工程層之後的工程基板結構之簡化示意圖。在薄化第3A圖或第3B圖圖示的結合層之後從工程基板結構開始，在薄化的工程基板結構上形成或沉積一個或更多個工程層（可以包括一個或更多個介電質層）。如第4圖所圖示，可以沉積對阻障層118和結合層120材料（例如PECVD氧化物）提供良好黏合的工程層410，使得工程層410覆蓋暴露的阻障層部分和填充區域。
可以使用各種材料形成工程層。作為實例，介電質材料可以包括氮化矽、氮氧化物、氮氧化矽、旋塗玻璃/介電質、DLC、上述之組合、及類似物。工程層的厚度範圍可以從在100 Å至200 Å等級的非常薄層到在幾微米（例如2 µm）數量級的厚層，取決於特定的元件規格，包括熱傳、電容、及崩潰電壓特性。在一些實施方案中，不沉積介電質，而是沉積導電層（包括耐火金屬）作為工程層。在其他的實施方案中，製造可以包括一個或更多個介電質層和一個或更多個導電層的多層結構來提供期望的熱、機械、及電性質。
與使用結合層320（使用與結合層120相同的材料形成）相比，第4圖圖示的工程層410能夠實現擴展的處理能力。因此，與第3C圖圖示的實施例相比，第4圖圖示的實施例提供了擴展的替代結合能力。
第5圖為圖示依據本發明之一實施例包括剝離層510的工程基板結構之簡化示意圖。第5圖圖示的結構使用第4圖圖示的一個或更多個工程層來提供工程層與實質單晶層510之間的結合界面，實質單晶層510可以是剝離的單晶矽（111）層。
可以改變剝離層510的厚度來滿足各種應用的規格。此外，可以改變剝離層的晶體方向來滿足應用的規格。作為實例，可以控制晶體方向而在製造第5圖圖示的結構之後生長的隨後磊晶層中提供應變。此外，可以改變剝離層中的摻雜水平和分佈來滿足特定應用的規格。應當注意的是，可以將剝離層與本文所述的其他工程基板結構整合，包括第1A圖、第3A圖、第3B圖、第3C圖、及第4圖圖示的工程基板結構。
作為以上討論的製程流程和結構的替代物，本發明的一些實施例在沉積導電層和阻障層之前提高多晶陶瓷芯的平坦度。因此，一些實施例在形成本文所述的工程疊層之前為多晶陶瓷芯提供表面處理製程，以便在形成導電層、阻障層及其他層之前提高多晶陶瓷芯表面的平坦度。
第6A圖為圖示依據本發明之一實施例的多晶陶瓷芯和平坦化材料之簡化示意圖。將多晶陶瓷芯110圖示為AlN基板。在多晶陶瓷芯的一側或更多側上形成黏合促進層610，並在黏合促進層610上沉積平坦化材料620（例如PECVD氧化物填充層）。黏合促進層可以是如本文所討論的TEOS氧化物，例如100 Å至1,000 Å的TEOS氧化物或其他適當的材料。平坦化材料620可以是氧化物、氮化物、旋塗玻璃（SOG）、或其他適當的材料。在平坦化材料良好黏附於多晶陶瓷芯的一些實施例中，移除黏合促進層。選擇平坦化材料的厚度以對存在於多晶陶瓷芯中的空隙和表面特徵提供填充，並且厚度可以在幾微米的數量級上。所屬技術領域中具有通常知識者將認識到許多的變化、修改及替代。
第6B圖為圖示依據本發明之一實施例在CMP製程之後的多晶陶瓷芯和平坦化材料之簡化示意圖。在沉積平坦化材料620之後使用CMP製程，其中多晶陶瓷芯110（AlN基板）是CMP終止層，從而拋除平坦化材料的過多負載。如第6B圖所圖示，存在多晶陶瓷芯材料作為CMP終止層導致空隙外的平坦化材料量（例如僅有50 Å - 100 Å）可忽略。氧化物或其他隔熱材料的此種量減少可提高完成的基板結構及在該基板結構上製造的最終元件之導熱度。由於多晶陶瓷芯具有高的導熱度，所以減小氧化物或其他隔熱層的厚度會對整體熱效能有重大的影響。在一些實施例中，在CMP製程完成之後沉積薄的介電質層（例如氧化物或氮化物）。
第6C圖為圖示依據本發明之一實施例被包封在阻障殼中的平坦化多晶陶瓷芯之簡化示意圖。沉積阻障層630（例如氮化矽），而且如第6C圖所示，阻障層630包封多晶陶瓷芯110並且可以由一種或更多種材料製成，包括Si3 N4 、氮氧化物、類金剛石碳（DLC）、其他適當的材料、上述之組合、及類似物。在一實施例中，利用LPCVD製程或適當的爐製程來完全包封多晶陶瓷芯。
在多晶陶瓷芯周圍形成阻障層630，例如氮化矽層。在一實施例中，阻障層是厚度在2,000 Å至5,000 Å的數量級上的氮化矽層。在一些實施例中，阻障層完全包圍多晶陶瓷芯以形成完全包封的結構。除了氮化矽層之外，可以使用非晶形材料（包括SiCN、SiON、AlN、SiC等）作為阻障層。在一些實施方案中，阻障層630由被建造以形成阻障層的數個子層組成。因此，用語阻障層無意表示單層或單一材料，而是涵括以複合方式分層的一種或更多種材料。所屬技術領域中具有通常知識者將認識到許多的變化、修改及替代。
在一些實施例中，阻障層630（例如氮化矽層）防止存在於多晶陶瓷芯內的元素（例如釔（元素）、釔氧化物（即氧化釔）、氧、金屬雜質、其他微量元素等）擴散及/或出氣進入其中可能存在工程基板的半導體處理腔室的環境中，例如在高溫（例如1,000 ℃）磊晶生長製程期間。利用本文所述的包封層，可以在半導體製程流程和潔淨室環境中使用陶瓷材料，包括為非潔淨室環境設計的多晶AlN。
第6D圖為圖示依據本發明之一實施例被包封在具有剝離的單晶矽層的阻障殼中的平坦化多晶陶瓷芯之簡化示意圖。在阻障層630（例如氮化矽層）上形成剝離層640（例如單晶矽層）。可以改變剝離層640的厚度來滿足各種應用的規格。此外，可以改變剝離層640的晶體方向來滿足應用的規格。另外，可以改變剝離層中的摻雜水平和分佈來滿足特定應用的規格。剝離的單晶矽層（例如剝離的Si（111））適用於在磊晶生長製程期間用作生長層，用於磊晶材料的形成。在一些實施例中，磊晶材料可以包括厚度2 μm至10 μm的GaN層，GaN層可被用作光電子、RF及功率元件中使用的複數個層中的一個層。儘管第6D圖中圖示出單晶矽層，但依據本發明的實施例可以使用其他的實質單晶層。
第6E圖為圖示依據本發明之一實施例被包封在頂部具有沉積氧化物和剝離的單晶矽層的阻障殼中的平坦化多晶陶瓷芯之簡化示意圖。在此實施例中，氧化物層642（例如氧化矽層）被沉積在阻障層630上。氧化物層642可以充當阻障層630與剝離層640之間的結合界面，剝離層640可以是單晶矽層。依據一些實施例，氧化物層可以具有幾百埃的厚度。儘管第6E圖中圖示出單晶矽層，但依據本發明的實施例可以使用其他的實質單晶層。
第6F圖為圖示依據本發明之一實施例在包封和平坦化的多晶陶瓷芯上形成工程層之簡化示意圖。第6F圖圖示沉積導電層650用於夾持，包括金屬層（例如W、Ti、或類似物）、多晶矽層、上述之組合、或類似物。除了導電層之外，可以沉積熱管理層652（例如DLC、SiON、氮化矽、或類似物）以在基板各處提供高熱導率。
儘管在第6F圖中僅將阻障層630圖示為包封多晶陶瓷芯，但此舉並非本發明所要求的。可以將其他層形成為殼，包括導電層和熱管理層。在一些實施方案中，將導電層650形成在基板結構適於夾持的底部或背側651上，並將熱管理層形成在基板結構的頂部或前側上，以橫向傳導元件中產生的熱。因此，無論是否將層形成為包封殼，依據本發明的實施例，可以相對於多晶陶瓷芯改變層的位置。另外，可以插入適於特定應用的黏合促進層和其他適當的層。
第6G圖為圖示依據本發明之一實施例在包封和平坦化的多晶陶瓷芯上的工程層之頂部上的剝離Si層654之簡化示意圖。可以改變剝離層654的厚度來滿足各種應用的規格。此外，可以改變剝離層的晶體方向來滿足應用的規格。另外，可以改變剝離層中的摻雜水平和分佈來滿足特定應用的規格。作為實例，剝離的單晶矽層（例如剝離的Si（111））適用於在磊晶生長製程期間用作生長層用於形成磊晶材料。在一些實施例中，磊晶材料（未圖示）可以包括厚度2 μm至10 μm的GaN層，GaN層可被用作光電子、RF及功率元件中使用的複數個層中的一個層。儘管第6G圖中圖示出單晶矽層，但依據本發明的實施例可以使用其他的實質單晶層。
第6H圖為圖示依據本發明之一實施例在包封和平坦化的多晶陶瓷芯上的工程層上形成結合層660之簡化示意圖。為了在第6F圖圖示的工程層（例如導電層650和熱管理層652）不適於結合的情況下提供適當的結合表面，可以沉積氧化矽層（例如10 nm-20 nm的PECVD氧化物）、其他介電質、或其他適當的結合材料作為結合層660來促進結合。或者，氧化物可以在施體晶圓上。
應當注意的是，第6H圖圖示的層可以以幾種方式進行修改，包括沉積的順序（例如導電/熱/結合或熱/導電/結合），可以在沉積一個或更多個導電層和熱層之後形成阻障殼等等。在一些實施例中，從基板結構移除一個或更多個層。此外，每個層皆可包括子層。儘管僅將導電層和熱層圖示在基板的一側上，但也可以將彼等形成在其他側上，取決於特定的應用。所屬技術領域中具有通常知識者將認識到許多的變化、修改及替代。
第6I圖為圖示依據本發明之一實施例在包封和平坦化多晶陶瓷芯上的工程層上形成結合層660且頂部上具有剝離層670（例如Si）之簡化示意圖。可以改變剝離層的厚度來滿足各種應用的規格。此外，可以改變剝離層670的晶體方向來滿足應用的規格。另外，可以改變剝離層中的摻雜水平和分佈來滿足特定應用的規格。剝離的單晶矽層（例如剝離的Si（111））適用於在磊晶生長製程期間用作生長層用於形成磊晶材料。在一些實施例中，磊晶材料（未圖示）可以包括厚度2 μm至10 μm的GaN層，GaN層可被用作光電子、RF及功率元件中使用的複數個層中的一個層。儘管第6I圖中圖示出單晶矽層，但依據本發明的實施例可以使用其他的實質單晶層。
還應當理解的是，本文描述的實例和實施例僅用於說明的目的，而且鑒於該等實例和實施例，各種修改或變化將是所屬技術領域中具有通常知識之人士可聯想到的，而且將被包括在本申請的精神和範圍及所附申請專利範圍的範疇內。
110:芯 112:黏合層 114:導電層 116:第二黏合層 118:阻障層 120:結合層 121:頂部表面 125:實質單晶層 150:方法 305:填充區域 310:頂部表面 320:結合層 410:工程層 510:剝離層/實質單晶層 610:黏合促進層 620:平坦化材料 630:阻障層 640:剝離層 642:氧化物層 650:導電層 651:底部或背側 652:熱管理層 654:剝離Si層/剝離層 660:結合層 670:剝離層 705:平坦化層 710:磊晶層
第1A圖為圖示依據本發明之一實施例的工程基板結構之簡化示意圖。
第1B圖為圖示依據本發明之一實施例製造工程基板的方法之簡化流程圖。
第1C圖為圖示依據本發明之一實施例包括磊晶層的工程基板結構之簡化示意圖。
第2圖為圖示依據本發明之一實施例在沉積結合層之後的工程基板結構之簡化示意圖。
第3A圖為圖示依據本發明之一實施例在薄化結合層之後的工程基板結構之簡化示意圖。
第3B圖為圖示依據本發明之一實施例在拋光至蝕刻終止層之後的工程基板結構之簡化示意圖。
第3C圖為圖示依據本發明之一實施例在再沉積結合層之後的工程基板結構之簡化示意圖。
第4圖為圖示依據本發明之一實施例在形成一個或更多個工程層之後的工程基板結構之簡化示意圖。
第5圖為圖示依據本發明之一實施例包括剝離層的工程基板結構之簡化示意圖。
第6A圖為圖示依據本發明之一實施例的多晶陶瓷芯和平坦化材料之簡化示意圖。
第6B圖為圖示依據本發明之一實施例在CMP製程之後的多晶陶瓷芯和平坦化材料之簡化示意圖。
第6C圖為圖示依據本發明之一實施例被包封在阻障殼中的平坦化多晶陶瓷芯之簡化示意圖。
第6D圖為圖示依據本發明之一實施例被包封在具有剝離的單晶Si層的阻障殼中的平坦化多晶陶瓷芯之簡化示意圖。
第6E圖為圖示依據本發明之一實施例被包封在頂部具有沉積氧化物和剝離的單晶Si層的阻障殼中的平坦化多晶陶瓷芯之簡化示意圖。
第6F圖為圖示依據本發明之一實施例在包封和平坦化的多晶陶瓷芯上形成工程層之簡化示意圖。
第6G圖為圖示依據本發明之一實施例在包封和平坦化的多晶陶瓷芯上的工程層之頂部上的剝離Si層之簡化示意圖。
第6H圖為圖示依據本發明之一實施例在包封和平坦化的多晶陶瓷芯上的工程層上形成結合層之簡化示意圖。
第6I圖為圖示依據本發明之一實施例在包封和平坦化多晶陶瓷芯上的工程層上形成結合層且頂部上具有剝離Si層之簡化示意圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
110:芯
112:黏合層
114:導電層
116:第二黏合層
118:阻障層
120:結合層
125:實質單晶層

Claims (19)

  1. 一種工程基板結構，其包含： 一陶瓷基板，該陶瓷基板具有一前表面；一阻障層，該阻障層包封該陶瓷基板；一第一結合層，該第一結合層包含一結合層材料，並於該陶瓷基板之該前表面耦接至該阻障層，該第一結合層界定複數個填充區域，該複數個填充區域係由該結合層材料所填充；一第二結合層，該第二結合層耦接至該第一結合層；以及一實質單晶矽層，該實質單晶矽層結合至該第二結合層。
  2. 如請求項1所述之工程基板結構，其中該陶瓷基板包含多晶氮化鋁。
  3. 如請求項1所述之工程基板結構，其中該阻障層包含氮化矽。
  4. 如請求項1所述之工程基板結構，其中該陶瓷基板之該前表面的特徵在於在50-600 nm範圍中的一RMS粗糙度，且該第二結合層的特徵在於在0.5-5 nm範圍中的一RMS粗糙度。
  5. 如請求項1所述之工程基板結構，其中該第一結合層之該結合層材料包含氧化矽，且該第二結合層包含氧化矽。
  6. 如請求項5所述之工程基板結構，其中該第二結合層之厚度介於100 nm與1,000 nm之間。
  7. 如請求項1所述之工程基板結構，其中該第二結合層包含與該第一結合層之該結合層材料不同的材料。
  8. 如請求項7所述之工程基板結構，其中該第一結合層之該結合層材料包含氧化矽，且該第二結合層包含類金剛石碳。
  9. 如請求項1所述之工程基板結構，其中該第一結合層於該複數個填充區域之相鄰填充區域之間，暴露該阻障層之至少一部分。
  10. 如請求項9所述之工程基板結構，進一步包含一第二阻障層，該第二阻障層包封該第一結合層及該阻障層之暴露部分，其中該第二結合層係形成於該第二阻障層上。
  11. 如請求項1所述之工程基板結構，進一步包含一磊晶矽層，該磊晶矽層耦接至該實質單晶矽層。
  12. 一種工程基板結構，其包含： 一陶瓷基板，該陶瓷基板具有一前表面，並包含一多晶材料；一結合層，該結合層包含一結合層材料，並耦接至該陶瓷基板之該前表面，該結合層界定數個填充區域，該等填充區域係由該結合層材料所填充；一阻障層，該阻障層包封該陶瓷基板及該結合層；以及一實質單晶層，該實質單晶層耦接至該阻障層。
  13. 如請求項12所述之工程基板結構，進一步包含一黏合促進層，該黏合促進層係設置於該陶瓷基板之該前表面與該結合層之間。
  14. 如請求項12所述之工程基板結構，其中該陶瓷基板包含多晶氮化鋁。
  15. 如請求項12所述之工程基板結構，進一步包含一導電層，該導電層係耦接至該阻障層之至少一部分。
  16. 如請求項12所述之工程基板結構，進一步包含一導熱層，該導熱層係耦接至該阻障層之至少一部分。
  17. 如請求項12所述之工程基板結構，進一步包含一第二結合層，該第二結合層係耦接至該阻障層之至少一部分，且該實質單晶層係透過該第二結合層耦接至該阻障層。
  18. 如請求項12所述之工程基板結構，進一步包含： 一導電層，該導電層係耦接至該阻障層之至少一部分；一導熱層，該導熱層係耦接至該導電層之至少一部分；以及一第二結合層，該第二結合層係耦接至該導熱層之至少一部分。
  19. 如請求項12所述之工程基板結構，其中該實質單晶層包含矽。
TW110125436A 2016-06-24 2017-06-13 工程基板結構 TWI767788B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662354623P 2016-06-24 2016-06-24
US62/354,623 2016-06-24

Publications (2)

Publication Number Publication Date
TW202141706A true TW202141706A (zh) 2021-11-01
TWI767788B TWI767788B (zh) 2022-06-11

Family

ID=60784362

Family Applications (5)

Application Number Title Priority Date Filing Date
TW112140126A TWI850134B (zh) 2016-06-24 2017-06-13 工程基板結構之製造方法
TW110125436A TWI767788B (zh) 2016-06-24 2017-06-13 工程基板結構
TW112103239A TWI823763B (zh) 2016-06-24 2017-06-13 工程基板結構
TW111118186A TWI795293B (zh) 2016-06-24 2017-06-13 工程基板結構
TW106119603A TWI734794B (zh) 2016-06-24 2017-06-13 多晶陶瓷基板及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112140126A TWI850134B (zh) 2016-06-24 2017-06-13 工程基板結構之製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW112103239A TWI823763B (zh) 2016-06-24 2017-06-13 工程基板結構
TW111118186A TWI795293B (zh) 2016-06-24 2017-06-13 工程基板結構
TW106119603A TWI734794B (zh) 2016-06-24 2017-06-13 多晶陶瓷基板及其製造方法

Country Status (8)

Country Link
US (5) US10134589B2 (zh)
EP (2) EP3475975B1 (zh)
JP (3) JP6719600B2 (zh)
KR (3) KR102391997B1 (zh)
CN (2) CN116936703A (zh)
SG (1) SG11201811295TA (zh)
TW (5) TWI850134B (zh)
WO (1) WO2017222873A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016159393A1 (ja) * 2016-03-22 2019-01-31 住友電気工業株式会社 セラミック基板、積層体およびｓａｗデバイス
US10290674B2 (en) 2016-04-22 2019-05-14 QROMIS, Inc. Engineered substrate including light emitting diode and power circuitry
CN116936703A (zh) * 2016-06-24 2023-10-24 克罗米斯有限公司 多晶陶瓷衬底及其制造方法
US10622468B2 (en) * 2017-02-21 2020-04-14 QROMIS, Inc. RF device integrated on an engineered substrate
US10411108B2 (en) 2017-03-29 2019-09-10 QROMIS, Inc. Vertical gallium nitride Schottky diode
JP7253870B2 (ja) 2017-07-27 2023-04-07 三菱電機株式会社 照明具及び照明装置
TWI789420B (zh) * 2017-08-31 2023-01-11 美商康寧公司 可攜式電子裝置的外殼及製造其之方法
CN110473919A (zh) * 2018-05-11 2019-11-19 世界先进积体电路股份有限公司 半导体结构、高电子迁移率晶体管及半导体结构制造方法
CN110752251A (zh) * 2018-07-24 2020-02-04 兆远科技股份有限公司 复合衬底及其制造方法
TWI736962B (zh) * 2019-01-31 2021-08-21 財團法人工業技術研究院 複合式基板及其製造方法
CN111509095B (zh) * 2019-01-31 2022-01-04 财团法人工业技术研究院 复合式基板及其制造方法
US11688825B2 (en) 2019-01-31 2023-06-27 Industrial Technology Research Institute Composite substrate and light-emitting diode
TWI706563B (zh) * 2019-03-25 2020-10-01 世界先進積體電路股份有限公司 半導體結構、高電子遷移率電晶體及半導體結構的製造方法
CN111785773A (zh) * 2019-04-04 2020-10-16 世界先进积体电路股份有限公司 半导体结构、高电子迁移率晶体管及半导体结构制造方法
US10790143B1 (en) 2019-07-03 2020-09-29 Vanguard International Semiconductor Corporation Semiconductor structure, high electron mobility transistor, and method for fabricating semiconductor structure
US12046502B2 (en) 2019-09-09 2024-07-23 Watlow Electric Manufacturing Company Electrostatic puck and method of manufacture
KR20210079034A (ko) * 2019-12-19 2021-06-29 삼성전기주식회사 전자부품 내장기판
CN115088079A (zh) 2020-02-11 2022-09-20 克罗米斯有限公司 使用溅射的镁源来扩散氮化镓材料中镁的方法和系统
JP7319227B2 (ja) * 2020-05-11 2023-08-01 信越化学工業株式会社 Ｉｉｉ－ｖ族化合物結晶用ベース基板及びその製造方法
US11462402B2 (en) * 2020-10-21 2022-10-04 Cornell University Suboxide molecular-beam epitaxy and related structures
EP4306689A1 (en) * 2021-03-10 2024-01-17 Shin-Etsu Chemical Co., Ltd. Seed substrate for epitaxial growth use and method for manufacturing same, and semiconductor substrate and method for manufacturing same
JP2023065227A (ja) * 2021-10-27 2023-05-12 信越化学工業株式会社 エピタキシャル成長用種基板およびその製造方法、ならびに半導体基板およびその製造方法
JP2023098137A (ja) * 2021-12-28 2023-07-10 信越化学工業株式会社 高特性エピタキシャル成長用基板とその製造方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2631118B2 (ja) * 1988-01-29 1997-07-16 京セラ株式会社 セラミック配線基板の製造方法
JPH0794354B2 (ja) * 1990-06-08 1995-10-11 東海カーボン株式会社 耐酸化性ｃ／ｃ材とその製造方法
JPH0826841A (ja) * 1994-07-11 1996-01-30 Toshiba Corp セラミックス接合体の製造方法およびセラミックス接合体
JP3989027B2 (ja) * 1994-07-12 2007-10-10 テキサス インスツルメンツ インコーポレイテツド キャパシタ及びその製造方法
US5472370A (en) * 1994-07-29 1995-12-05 University Of Arkansas Method of planarizing polycrystalline diamonds, planarized polycrystalline diamonds and products made therefrom
JPH0888153A (ja) * 1994-09-19 1996-04-02 Toshiba Corp 積層構造ウェハおよびその形成方法
JP3430733B2 (ja) * 1994-09-30 2003-07-28 株式会社日立製作所 研磨剤及び研磨方法
TW274625B (zh) * 1994-09-30 1996-04-21 Hitachi Seisakusyo Kk
JP3012785B2 (ja) * 1995-07-14 2000-02-28 松下電子工業株式会社 容量素子
TW410435B (en) * 1998-06-30 2000-11-01 United Microelectronics Corp The metal interconnection manufacture by using the chemical mechanical polishing process
JP2001097787A (ja) * 1999-10-01 2001-04-10 Murata Mfg Co Ltd 平坦化膜の形成方法、セラミック基板、および電子部品
JP2001194490A (ja) 2000-01-05 2001-07-19 Mitsubishi Heavy Ind Ltd 換気空調設備及び換気空調方法
US20030013211A1 (en) * 2001-07-13 2003-01-16 Chu-Chun Hu Mend method for breakage dielectric film
US6534326B1 (en) * 2002-03-13 2003-03-18 Sharp Laboratories Of America, Inc. Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films
JP2004042883A (ja) 2002-05-14 2004-02-12 Aisin Seiki Co Ltd バンパ装置
US6989314B2 (en) * 2003-02-12 2006-01-24 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure and method of making same
FR2851079B1 (fr) * 2003-02-12 2005-08-26 Soitec Silicon On Insulator Structure semi-conductrice sur substrat a forte rugosite
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP4237152B2 (ja) * 2005-03-04 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
WO2007084501A2 (en) * 2006-01-13 2007-07-26 Group4 Labs, Llc Method for manufacturing smooth diamond heat sinks
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
FR2910702B1 (fr) 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
JP2008263010A (ja) * 2007-04-11 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP5459899B2 (ja) * 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
JP4693855B2 (ja) 2008-03-06 2011-06-01 株式会社フジクラ 半導体パッケージ及びその製造方法
US8927346B2 (en) * 2008-12-31 2015-01-06 Hewlett-Packard Development Company, L.P. Electrically and/or thermally actuated device
JP5628530B2 (ja) * 2010-02-10 2014-11-19 株式会社ブリヂストン 貼り合わせ基板用支持基板およびその製造方法
US20110221039A1 (en) * 2010-03-12 2011-09-15 Sinmat, Inc. Defect capping for reduced defect density epitaxial articles
US8497185B2 (en) * 2011-03-07 2013-07-30 Sumitomo Electric Industries, Ltd. Method of manufacturing semiconductor wafer, and composite base and composite substrate for use in that method
US8987728B2 (en) * 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US20120266810A1 (en) * 2011-04-20 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization system for high wafer topography
US9082692B2 (en) * 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
JP2016511934A (ja) * 2013-01-16 2016-04-21 キューマット インコーポレイテッドＱｍａｔ， Ｉｎｃ． 光電子デバイスを形成する技術
US8709901B1 (en) * 2013-04-17 2014-04-29 United Microelectronics Corp. Method of forming an isolation structure
KR102142709B1 (ko) * 2013-12-05 2020-08-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
SG11201604722WA (en) * 2013-12-22 2016-07-28 Applied Materials Inc Glass ceramic for ultraviolet lithography and method of manufacturing thereof
JP6509596B2 (ja) 2014-03-18 2019-05-08 株式会社半導体エネルギー研究所 半導体装置
US9368342B2 (en) * 2014-04-14 2016-06-14 Globalfoundries Inc. Defect-free relaxed covering layer on semiconductor substrate with lattice mismatch
US9373761B2 (en) * 2014-09-23 2016-06-21 Osram Sylvania Inc. Patterned thin-film wavelength converter and method of making same
JP6208646B2 (ja) * 2014-09-30 2017-10-04 信越化学工業株式会社 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
CN116936703A (zh) 2016-06-24 2023-10-24 克罗米斯有限公司 多晶陶瓷衬底及其制造方法

Also Published As

Publication number Publication date
EP3985718A1 (en) 2022-04-20
EP3475975A4 (en) 2020-03-11
KR20190020336A (ko) 2019-02-28
CN109716508A (zh) 2019-05-03
TW201810543A (zh) 2018-03-16
US20210183642A1 (en) 2021-06-17
TW202406024A (zh) 2024-02-01
US20190115208A1 (en) 2019-04-18
JP2019524615A (ja) 2019-09-05
KR20230156078A (ko) 2023-11-13
TW202234596A (zh) 2022-09-01
EP3475975B1 (en) 2021-12-15
KR102582390B1 (ko) 2023-09-25
KR102391997B1 (ko) 2022-04-28
JP7169321B2 (ja) 2022-11-10
US10964535B2 (en) 2021-03-30
CN116936703A (zh) 2023-10-24
JP6719600B2 (ja) 2020-07-08
TWI734794B (zh) 2021-08-01
JP2020161833A (ja) 2020-10-01
TWI795293B (zh) 2023-03-01
US20220059341A1 (en) 2022-02-24
TWI767788B (zh) 2022-06-11
US20200234945A1 (en) 2020-07-23
TWI850134B (zh) 2024-07-21
TWI823763B (zh) 2023-11-21
SG11201811295TA (en) 2019-01-30
JP2023017856A (ja) 2023-02-07
WO2017222873A1 (en) 2017-12-28
US10134589B2 (en) 2018-11-20
TW202322288A (zh) 2023-06-01
EP3475975A1 (en) 2019-05-01
US10566190B2 (en) 2020-02-18
KR20220058653A (ko) 2022-05-09
US20180047557A1 (en) 2018-02-15
CN109716508B (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
TWI734794B (zh) 多晶陶瓷基板及其製造方法
TWI743136B (zh) 用於功率及rf應用的工程基板結構
TW201842242A (zh) 用於功率裝置之氮化鎵磊晶結構
US11011373B2 (en) Engineered substrate structures for power and RF applications