JP2014512091A - ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法 - Google Patents

ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法 Download PDF

Info

Publication number
JP2014512091A
JP2014512091A JP2013558114A JP2013558114A JP2014512091A JP 2014512091 A JP2014512091 A JP 2014512091A JP 2013558114 A JP2013558114 A JP 2013558114A JP 2013558114 A JP2013558114 A JP 2013558114A JP 2014512091 A JP2014512091 A JP 2014512091A
Authority
JP
Japan
Prior art keywords
wafer
handle wafer
handle
ohm
resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013558114A
Other languages
English (en)
Other versions
JP2014512091A5 (ja
JP6228462B2 (ja
Inventor
ジェフリー・エル・リバート
ル・フェイ
ロバート・ダブリュー・スタンドリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2014512091A publication Critical patent/JP2014512091A/ja
Publication of JP2014512091A5 publication Critical patent/JP2014512091A5/ja
Application granted granted Critical
Publication of JP6228462B2 publication Critical patent/JP6228462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

シリコン・オン・インシュレータ構造体のハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体が開示される。このようなシリコン・オン・インシュレータ構造体を作る方法も提供される。例示的な方法は、ハンドルウエハ内に新しい抵抗値プロファイル作るように、不均一なサーマルドナープロファイルを作る工程と、ハンドルウエハのドーパントプロファイルを修正する工程とを含む。方法は、1つ以上のSOIの製造方法、または電気装置(例えば、RF装置)の製造方法を含んでもよい。

Description

本出願は米国仮特許出願第61/453,409号(2011年3月16出願)、米国仮特許出願第61/545,891号(2011年10月11日出願)の優先権を主張し、参照することによりその両方が本明細書に取り込まれる。
本開示の分野はシリコン・オン・インシュレータ構造体に関連し、とりわけシリコン・オン・インシュレータ構造体のハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体に関する。本開示は、このようなシリコン・オン・インシュレータ構造体の製造方法にも関連する。
高抵抗率のシリコンは、高周波(“RF”)の用途(または印加、application)によく適するように知られてきた。とりわけ、高抵抗率のシリコンは、RFシステムの能動素子および受動素子に有利となるRF電力損失を低減するように知られ、絶縁特性を向上させるように知られてきた。高抵抗率のハンドルウエハを有するシリコン・オン・インシュレータ構造体(“SOI構造体”)は、高抵抗率のバルクシリコンウエハと比較して増大した収量および増大した装置の性能を特徴とする。
このようなSOI構造体は、多くのRF用途で適応性を有する。Fiorenzaおよびその他の者によって、“RF Power Performance of an LDMOSFET on High−Resistivity SOI”(IEEE Electron Device Letters,Vol.26,No.1(2005))に記載されるように、例えば高抵抗率のハンドルウエハを有するSOI構造体は、デジタル論理およびデジタルメモリーを同一のチップ上に備える高性能のRF回路に用いられてもよい。高抵抗率のSOI構造体上に形成されたLDMOSFETsは、例えば、携帯電話、無線LAN、固定無線および耐放射線利用を含む、統合されたRF電力利用での様々な用途を有する。
高抵抗率の基板上に形成されたSOI構造体は、いわゆるチョクラルスキー法によって、(抵抗率を高めるように不純物をその中にカウンタードープ(counter-doped)してもよい)シリコン溶液から引っ張られるインゴットから作られたハンドルウエハを用いて形成されてもよい。しかし、多結晶シリコン融液および/または坩堝等の中の微量のドーパント不純物が抵抗率を目標値から著しく変化させるかもしれず、結晶が引っ張られるときに、大半のドーパント不純物の析出係数は単一に等しくないので融液内のドーパント不純物は濃度が等しくないので、このようなハンドルウエハを確実に製造することは困難である。さらに、チョクラルスキー法により成長したシリコンは、比較的高い格子間酸素濃度を有することができる。いくつかの装置加工段階の間、この酸素は凝集し、ウエハの抵抗率に影響を及ぼすサーマルドナー(または熱ドナー、thermal donor)を形成することができる。さらに、高抵抗率のハンドルウエハは、誘電層(例えば、埋め込み酸化層)付近で接地反転層の形成の反応を受けやすい。基板表面の反転を防ぐ方法(例えば、界面の損傷、または界面での多結晶シリコン層の使用)は、費用がかかりSOIの製造方法を複雑にするので、概して望ましくない。
RF用途で使用される時に、特に高性能のRF回路で使用され時に、向上した信頼性と収率を示すSOI構造体については、継続的な必要性が存在する。このようなSOI構造体を準備し、特にこのような構造を信頼性があり費用効率の高い方法により作ることができる方法についても、継続的な必要性がある。
本開示の1つの態様は、ハンドルウエハと、シリコン素子層(silicon device layer)と、ハンドルウエハとシリコン素子層との間の誘電層とを有するシリコン・オン・インシュレータ構造体を準備する方法に関する。ハンドルウエハは軸と、半径と、前面と、後面と前面から後面に軸方向に延在する周縁とを有する。ハンドルウエハの前面は、誘電層との界面を形成する。ハンドル−誘電体界面および後面は、軸に垂直である。ハンドルウエハは、ハンドル−誘電体界面から後面に向かって深さDslの軸方向に延在する表層をさらに含む。表層は、高抵抗率の領域を含む。ハンドルウエハは、表層から後面に向かって延在するバルク層を含む。ハンドルウエハは、ピーク抵抗率が高抵抗率の領域に存在する抵抗率プロファイルを有し、抵抗率は概してバルク層に向かってピーク抵抗率から低下する。方法は、所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハの選択を含む。ハンドルウエハは第1型のドーパントでドープされ、第1型のドーパントはp型またはn型のドーパントである。高抵抗率の領域は、(1)ハンドルウエハ内の酸素の不均一な分布を形成するようにハンドルウエハの中に、またはハンドルウエハから外に酸素を拡散し、不均一なサーマルドナーの分配を形成するように不均一な酸素の分布を有するウエハをアニールすること、および(2)ハンドルウエハの表層を第2型のドーパントでドープし、第2型のドーパントはp型またはn型のドーパントであり第1型とは異なる型であること、の少なくとも1つによってハンドルウエハの表層に形成される。誘電層は、ドナーウエハの少なくとも1つの表面および/またはハンドルウエハの前面に形成される。貼り合わせ(または接合、接着、bonded)ウエハを形成するように、ドナーウエハおよびハンドルウエハは張り合わせられ、ドナーウエハとハンドルウエハは誘電層によって軸に沿って分離されている。誘電層は、ドナーウエハと誘電層との間にドナー−誘電体界面を形成し、誘電層とハンドルウエハの前面との間にハンドル−誘電体界面を形成する。張り合わせウエハは、ドナー−誘電体界面、ハンドル−誘電体界面または2つの界面の間の誘電層内に位置する貼り合わせ界面を有する。ドナーウエハの一部は、貼り合わせウエハから取り除かれ、シリコン・オン・インシュレータ構造体を形成するようにシリコン層は誘電層に張り合わされたままである。
本開示の別の態様は、ハンドルウエハと、シリコン素子層と、ハンドルウエハとシリコン素子層との間の誘電層と、を含むシリコン・オン・インシュレータ構造体に関する。ハンドルウエハは誘電層との界面を形成し、軸と、半径と、後面とハンドル−誘電体界面から後面に軸方向に延在する周縁とを有する。ハンドル−誘電体界面および後面は、軸に対して垂直である。ハンドルウエハは、ハンドル−誘電体界面から後面に向かって深さDslの軸方向に延在する表層を含む。表層は、高抵抗率の領域を含む。ハンドルウエハは、表層から後面に向かって延在するバルク層を含む。ハンドルウエハは、ピーク抵抗率Rpeakが高抵抗率の領域内に存在する抵抗率プロファイルを有し、抵抗率は概してピーク抵抗率からハンドル−誘電体界面に向かって、およびピーク抵抗率からバルク層に向かって低下する。ピーク抵抗率は、界面から少なくとも1μmで起こる。
本開示のさらなる態様は、ハンドルウエハと、シリコン素子層と、ハンドルウエハとシリコン素子層との間の誘電層と、を含むシリコン・オン・インシュレータ構造体に関する。ハンドルウエハは誘電層との界面を形成し、軸と、半径と、後面とハンドル−誘電体界面から後面に軸方向に延在する周縁とを有する。ハンドル−誘電体界面および後面は、軸に対して垂直である。ハンドルウエハは、ハンドル−誘電体界面から後面に向かって深さDslの軸方向に延在する表層を含む。表層は、高抵抗率の領域を含む。ハンドルウエハは、表層から後面に向かって延在するバルク層を含み、バルク層は平均抵抗率Rbulkを有する。高抵抗率の領域は、高抵抗率の領域の全体にわたって、バルクの抵抗率Rbulkを少なくとも約50%上回る抵抗率を有し、高抵抗率領域は軸方向に測定した少なくとも約1μmの厚さDresを有する。
本開示の更なる態様は、ハンドルウエハと、シリコン素子層と、ハンドルウエハとシリコン素子層との間の誘電層と、を含むシリコン・オン・インシュレータ構造体に関する。ハンドルウエハは誘電層との界面を形成し、軸と、半径と、後面とハンドル−誘電体界面から後面に軸方向に延在する周縁とを有する。ハンドル−誘電体界面および後面は、軸に対して垂直である。表層は、ハンドル−誘電体界面から後面に向かって深さDslの軸方向に延在する。表層はその中にpn接合を有する。ハンドルウエハは、表層から後面に向かって延在するバルク層を含む。ハンドルウエハは第1型のドーパントを含み、第1型のドーパントはp型またはn型のドーパントである。ハンドルウエハは第2型のドーパントも含み、第2型のドーパントはp型またはn型のドーパントであり、第1型とは異なる型である。第2型のドーパントは、ハンドルウエハの表層において、または表層付近でピーク濃度を有する。前面における第2型のドーパントの濃度は、ハンドルウエハ内の第1型のドーパントの平均濃度を超える。第2型のドーパントの濃度は概して、ハンドルウエハの前面からバルク層に向かって低下する。第2型のドーパントの濃度は実質的に、表層内の点Pequalにおける第1型のドーパントの濃度に等しい。第2型のドーパントの濃度は、Pequalからバルク層に向かって第1型のドーパント濃度より低い。
さらに本開示の別の態様において、シリコン・オン・インシュレータ構造体は、ハンドルウエハと、シリコン素子層と、ハンドルウエハとシリコン素子層との間の誘電層を含む。ハンドルウエハは、誘電層との界面を形成し、軸と、半径と、後面とハンドル−誘電体界面から後面に軸方向に延在する周縁とを有する。ハンドル−誘電体界面および後面は、軸に対して垂直である。表層は、ハンドル−誘電体界面から後面に向かって深さDslの軸方向に延在する。ハンドルウエハは、表層から後面に向かって延在するバルク層を含む。ハンドルウエハは第1型のドーパントを含み、第1型のドーパントはp型またはn型のドーパントである。ハンドルウエハは表層内に酸素濃度プロファイルを有し、その後に起こるサーマルドナー形成アニールに際しハンドルウエハは表層内にpn接合を形成することができる。
本開示の上述の態様に関連して述べられた特徴の、様々な改良が存在する。なお、さらなる特徴が本開示の上述の態様に取り込まれてもよい。これらの改良および付加的な特徴は個別に、または任意の組み合わせで存在してもよい。例えば、本開示において示される任意の実施形態に関して後述する様々な特徴が、単独または任意の組み合わせで、任意の上述する本開示の態様内に取り込まれてもよい。
図1は、高抵抗率領域をその中に有する(後述のように必ずしも表面自体において有するわけではない)表層を備えるハンドルウエハを有するシリコン・オン・インシュレータ構造体である。 図2は、本開示の実施形態に係る、表層内にピーク抵抗率を有する抵抗率プロファイルを形成するようにさらなる加工を受けてもよいウエハバルクの全体にわたって、概して均一な高抵抗率を有する例示的なp型のハンドルウエハ内における、アクセプタ(p型のドーパント)とサーマルドナーの数を示すグラフである。 図3は、図2のハンドルウエハが酸素内方拡散処理(oxygen in-diffusion process)およびサーマルドナー形成アニールを受けた後の、アクセプタ(p型のドーパント)とサーマルドナーの数を示すグラフである。 図4は、打ち込みアニールの後、その前面を通じてn型のドーパントをドープした例示的なp型のハンドルウエハにおける、アクセプタ(p型のドーパント)とドナー(n型のドーパント)の数を示すグラフである。 図5は、打ち込みアニールの後、その前面を通じてn型のドーパントをドープした例示的なp型のハンドルウエハ内における、アクセプタ(p型のドーパント)と、ドナー(n型のドーパント)と、サーマルドナーの数を示すグラフである。 図6は、本開示の実施形態に係る、表層内にピーク抵抗率を有する抵抗率プロファイルを形成するようにさらなる加工を受けてもよいウエハバルクの全体にわたって、概して均一な高抵抗率を有する例示的なp型のハンドルウエハ内における、アクセプタ(p型のドーパント)とサーマルドナーの数を示すグラフである。 図7は、図7のハンドルウエハが酸素外方拡散処理(oxygen out-diffusion process)およびサーマルドナー形成アニールを受けた後の、アクセプタ(p型のドーパント)とサーマルドナーの数を示すグラフである。 図8は、p型の表面不純物(surface contamination)を有するハンドルウエハが酸素外方拡散処理、サーマルドナー形成アニールおよび打ち込みアニールを受けた後の、アクセプタ(p型のドーパント)とサーマルドナーの数を示すグラフである。 図9は、本開示の実施形態に係り、表層内にピーク抵抗率を有する抵抗率プロファイルを形成するのに適している例示的なn型ハンドルウエハにおける、ドナー(n型)とサーマルドナーの数を示すグラフである。 図10は、打ち込みアニールの後、その前面を通じて図8のハンドルウエハがp型のドーパントでドープされた後の、ドナー(n型のドーパント)とアクセプタ(p型のドーパントの)とサーマルドナーの数を示すグラフである。 図11は、実施例1に係り作られた2つのハンドルウエハについての抵抗率プロファイルを示すグラフである。 図12は、その上に配置された誘電層を備えるドナーウエハの断面図である。 図13は、ドナーウエハおよびハンドルウエハに張り合わされた誘電層の断面図である。 図14は、切断面でドナーウエハを切断したSOI構造体の断面図である。 図15は、実施例2に係り作られた第1のハンドルウエハの抵抗率プロファイルと、モデル化した酸素濃度(modeled oxygen content)と、p型およびn型の抵抗率を示すグラフである。 図16は、実施例2に係り作られた第2のハンドルウエハの抵抗率プロファイルと、モデル化した酸素濃度と、p型およびn型の抵抗率を示すグラフである。
図面を通して、一致する符号は一致する部分を意味する。
本開示に係り、誘電層界面において、またはその付近において高抵抗率の領域を有する表層を備えるハンドルウエハを有するSOI構造体が提供される。概してハンドルウエハは、概してハンドルウエハの後面に向かって低下する抵抗率を備える高抵抗率領域内に、ピーク抵抗率が存在する抵抗率プロファイルを有する。いくつかの実施形態において、抵抗率はまた誘電体−ハンドル界面に向かって低下する。特定の理論に束縛されるものではないが、このような抵抗率プロファイルを持つSOI構造体はより少ない高調波歪み(harmonic distortion)を有し、および/またはよりハンドルウエハ表面の反転(inversion)を受けにくいことと考えられている。
図1を参照して、本開示の1つ以上の実施形態に従い作られたSOI構造体31が示される。SOI構造体31はハンドルウエハ10と、シリコン層25と、ハンドルウエハ10とシリコン層25との間の誘電層15と、を含む。ハンドルウエハ10は誘電層15との界面40を形成する。ハンドルウエハ10は概して薄い円柱形状(cylinder)であり、軸、半径、後面43およびハンドル−誘電体界面40から後面43へ軸方向に延在する周縁39を有する。ハンドル−誘電体界面40と後面43は軸に対して垂直である。ハンドルウエハ10はハンドル−誘電体界面40から後面43に向かって深さDslで軸方向に延在する表層44を含む。表層44は、その中(非表示)にピーク抵抗率を有する高抵抗率の領域を含む。バルク層52は、表層44から後面43に向かって延在する。ハンドルウエハ10は、高抵抗率の領域内にピーク抵抗率が存在し、概してピーク抵抗率からバルク層52に向かって低下する抵抗率を備える抵抗率プロファイルを有する。いくつかの実施形態において、抵抗率はまた、ピーク抵抗率からハンドル−誘電体界面40に向かって概して低下する。
多層構造および特にシリコン・オン・インシュレータ構造体、ならびにシリコン・オン・インシュレータ構造体の製造方法は、概して当業者により知られている(例えば、米国特許第5,189,500号、第5,436,175号および第6,790,747号に示され、参照することにより、全ての関連した一貫した目的のために、それぞれが本明細書に取り込まれる)。多層構造を作る例示的な方法において、2つの分離した構造体が準備され、付着界面に沿って互いに貼り合わされ、それから薄くされる(例えば、注入により、および/または エッチング、研磨または同様のものにより形成されてもよい分離面に沿った層間剥離によりその一部分を取り除く)。一方の構造体が概して、“ハンドル”ウエハ(または構造体)とされ、もう一方が概して“ドナー”ウエハ(または構造体)とされる。誘電層はドナーウエハ、ハンドルウエハまたは予め貼り合わしたドナーとハンドルの両方の表面上に形成(例えば、蒸着または成長)されてもよい。この点について、本開示の範囲から逸脱することなく、例えばエピタキシャル層転移法(epitaxial layer transfer process)のような、SOI構造体を準備する他の方法が使用されてもよい。
一般的に少なくともドナーウエハが、より一般的にはドナーウエハとハンドルウエハの両方が、単結晶シリコンウエハから成るが、当然ながら多層および/またはヘテロ層(heterolayered)構造のような他の出発(starting)構造体(および特に他のドナーウエハ構造)が、本開示から逸脱することなく使用されてもよいことに留意するべきである。
ハンドルウエハは単結晶シリコンまたはシリコンゲルマニウム合金であってもよく、好ましくは単結晶シリコンウエハである。ドナーウエハはシリコン、ゲルマニウム、ガリウムヒ素、シリコンゲルマニウム、窒化ガリウム、窒化アルミニウムおよびこれらの組み合わせであってもよい。しかし一般的に、本開示の方法に従って使用されるハンドルウエハおよびドナーウエハは単結晶シリコンウエハであり、概して従来的なチョクラルスキー結晶成長法に係り成長した単結晶インゴットから切られた単結晶シリコンウエハである。そのようなものとして、以下の記述はしばしば特定の種類の多層構、すなわちSOI構造について、例証を目的として言及する。この点について、当然のことながら、本開示に係り使用されるハンドルウエハおよび/またはドナーウエハ(さらに、後述する研磨および清掃工程を受けるバルクシリコンウエハ)は、当業者が使用するのに適した任意の直径であってもよく、例えば、150mm、200mmm、300mm、300mmを超える、または450mmの直径のウエハを含む。
本開示の実施形態に係り、本開示SOI構造体を作るのに用いられる出発ハンドルウエハは、1つ以上のp型ドーパントまたは1つ以上のn型ドーパントをドープされる。典型的なn型ドーパントは、例えば、リン、ヒ素およびアンチモンを含む。典型的なp型ドーパントは、例えば、ホウ素、アルミニウムおよびガリウムを含む。(1つまたは複数の)ドーパントに関わらず、(1つまたは複数の)ドーパントの総濃度は、ハンドルウエハが少なくとも約50Ω−cmの抵抗率(すなわち、バルク抵抗率)を有するようになる。本開示のいくつかの実施形態において、出発基板(または基質、substrate)は少なくとも約100Ω−cm、少なくとも約250Ω−cm、少なくとも約500Ω−cm、少なくとも約1000Ω−cmまたは少なくとも約5,000Ω−cm(例えば、約50Ω−cmから約10,000Ω−cm、約100Ω−cmから約5,000Ω−cmまたは約100Ω−cmから約1,000Ω−cm)の抵抗率を有する。
1つ以上のp型またはn型ドーパントに加えて、後述する本開示の方法に従って高抵抗率領域が形成される出発ハンドルウエハは、酸素を含む。概して、出発ハンドルウエハは、一般的にチョクラルスキー法により成長したシリコンに備わる酸素濃度を有し、例えば、約1.5×1017から約9×1017atoms/cmの範囲内または約1.5×1017から約9×1017atoms/cm(例えば、約3ppmaから約18ppma、より好ましくは約4ppmaから約7ppmaまたは約8ppma)の範囲の酸素濃度を有する。いくつかの実施形態において、酸素濃度は約3ppmaよりも低くてもよい。しかし当然ながら、本開示の範囲から逸脱することなく酸素濃度は幅広く異なってもよいことを留意すべきである。概して、単結晶シリコンウエハは、チョクラルスキー法によって典型的に到達される範囲内または外のどちらにも下降する酸素濃度を有してもよい。
ひとたびハンドルウエハが選択されると、複数の代わりの工程段階の少なくとも1つ(組み合わせて実施してもよい)を受け、概してウエハバルクに向かって低下する抵抗率を有し、ハンドルウエハの表面から離れて(例えば、表面から1μmまたはそれ以上)またはハンドルウエハの表面においてピーク抵抗率が形成される抵抗率プロファイルを作る。抵抗率プロファイルを操作するように用いられる工程段階は、ドーパントの型(すなわち、p型またはn型)と濃度、および/または出発ハンドルウエハの酸素濃度に基づいて選ばれる。
ドーパントの型と濃度に応じて、かつ後のサーマルドナーの形成に影響を及ぼす酸素濃度に応じて、外方拡散または内方拡散処理によってハンドルウエハ内の酸素プロファイルは操作されてもよく、および/または抵抗率がハンドルウエハのバルク抵抗率を超える、ハンドルウエハの高補償領域(highly compensated region)を形成するようにドーパント濃度は異なってもよい。当然のことながら、後述するこのような高抵抗率の領域を形成するための方法は例示であり、意味を限定するように考えられるべきでないことに留意すべきである。この点について、ドーパントの型、ドーパント濃度および酸素濃度の全ての組み合わせが、組み合わせの多さによって記載されなくてもよい。例示されない組み合わせについてのハンドルウエハ内に高抵抗率の領域を形成する方法は、後述する例示的な方法を参照することにより当業者によって決定されてもよい。
・p型出発ハンドルウエハ
p型ハンドルウエハ内の高抵抗率の領域は、ウエハ内の酸素濃度(すなわち酸素に起因するサーマルドナーの形成)、およびp型ドーパントの濃度によって、2つの方法のうちの少なくとも1つにより形成されてもよい。p型ドーパントはハンドルウエハ内の電子アクセプタとして機能する。その結果、(1)ウエハ内のサーマルドナーの形成のための型板(template)として機能する酸素プロファイルを作ることにより補償(compensation)はウエハ内で達成される。酸素プロファイルされたウエハがサーマルドナーを引き起こすアニールにさらされると、型板に従ってサーマルドナーは形成され、電子アクセプタと結合し、それにより抵抗率プロファイルに影響をおよぼす。いくつかの実施形態において、(サーマルドナー形成前の酸素の内方拡散または外方拡散により操作される)ウエハ内のサーマルドナープロファイルは、サーマルドナーの数が、ウエハの厚み内部である時点で実質的にドーパントアクセプタ(すなわちp型ドーパント)の数に等しくなるようになり、および/または(2)n型ドーパント(および、今はサーマルドナーも)の数が実質的にドーパントアクセプタに等しくなるように、ウエハはn型ドーパントでドープされる。
本開示のいくつかの実施形態において、および図2に示されるように、出発p型ウエハは比較的に低い酸素濃度を有し、ウエハがサーマルドナー形成アニール(例えば、1から2時間で約400°Cから450°C)にさらされると、サーマルドナーの数(NTD)はアクセプタ(すなわちp型ドーパント)の数(N)より少ない。このハンドルウエハは、p型ウエハとして効果的に機能する(Neff)。この点について、当然のことながら、図2〜9のアクセプタ(N、時々Neff)は実践で示され、ドナー(N、時々Neff)は点線で示されることに留意すべきである。当然のことながら、ハンドルウエハの抵抗率が1/Neffに比例する(すなわちNeffが低いとき抵抗率は高く、その逆も同じである)ことも留意すべきである。
本開示に係り、および図3に示されるように、ハンドルウエハ内に不均一な酸素分布を形成するように、サーマルドナー形成アニールに先立って、酸素の内方拡散によって高抵抗率の領域が図2のウエハ内に形成されてもよい。ハンドルウエハの表面付近の領域の付加的な酸素は、この領域に形成されるサーマルドナーの数を増加させる。サーマルドナーのこの増加は、サーマルドナーの数をアクセプタの数と実質的に等しくなるようにし、このようにして、この領域内のウエハを補償し、抵抗率を上昇させる。図3にされるように、Neffは表面領域付近で0に近づき、後述する図10に示すピーク抵抗率値と似ているピーク抵抗率をもたらす。その際、拡散酸素のより高い酸素濃度で、追加的なサーマルドナーは結果として、pn接合で成される補償を伴って、ウエハ内にpn接合を形成する。当然のことながら、本開示の目的のために、“pn接合”は、(1)サーマルドナーおよびn型ドーパントの総数と(2)p型ドーパントとの間の補償の結果として生じる接合であることに留意すべきである。当然のことながら、図3のウエハのいくつかの実施形態において、ハンドルウエハの表面に進むと、ハンドルウエハの前面においてサーマルドナーがアクセプタの数を超えない(すなわち、表面においてアクセプタは実質的にサーマルドナーの数と等しい、または超える)割合で、サーマルドナーの数は増加してもよい。このような実施形態において、pn接合はウエハ内に形成されないが、抵抗率は表面に向かって増加し、図3に示すように、表面から離れたところよりもむしろ表面においてピーク抵抗率が成される。
本開示のいくつかの実施形態において、および図4に示すように、p型のハンドルウエハにn型のドーパント量をドープすることにより、高抵抗率領域はp型のハンドルウエハ内に作られてもよく、ドープは概してハンドルウエハの前面を通じて生じる。概して、表面ドーピングは、内部に向かって低下する濃度を伴うハンドルウエハの表面において、n型のドーパントのピーク濃度を引き起こす。このドーパントプロファイルはp型のドーパントを補償する。いくつかの実施形態において、ドーパントの補償は十分に表面を反転し、かつハンドルウエハ内でpn接合の形成を引き起こすほど、高くてもよい。ウエハ内の離れたところで、n型のドーパント(すなわち、ドナー)およびp型のドーパント(すなわち、アクセプタ)の数は、実質的に等しくなり(すなわち、pn接合において)、補償およびハンドルウエハ内のピーク抵抗率を引き起こす。いくつかの実施形態において、ウエハ内のp型ドーパントおよびn型ドーパントの数は、ハンドルウエハの表面において実質的に等しく、表面において起こるピーク抵抗率をもたらす。
当然のことながら、図4はサーマルドナーを説明(account for)しないことを留意すべきである。いくつかの実施形態において、ハンドル内の酸素濃度は十分に高く、補償が達成される点に影響を及ぼす。その際、サーマルドナーおよびn型ドーパントは、両方とも電子供与体として追加的な効果を有する。図5は、図4に似ているウエハプロファイルを示すが、図5のプロファイルはサーマルドナーの存在を示している。図5に示されるように、サーマルドナーおよびn型のドーパントの追加的な効果は、ハンドルウエハの前面において抵抗率を低下させ、図4に係るハンドルウエハの表面から離れたピーク抵抗率を起こす。当然のことながら、いくつかの実施形態において、酸素濃度は十分に低く、ごく少量のサーマルドナーを形成し、サーマルドナーが抵抗率のプロファイルに著しくは影響を及ぼさない図4のハンドルウエハのようにウエハが機能することが理解されるべきである。
いくつかの実施形態において、および図6に示すように、サーマルドナー形成アニールの後にハンドルウエハ内で形成するサーマルドナーは、比較的に高い酸素濃度に起因してp型ドーパントの数を上回る。その結果、図6のハンドルウエハは、n型ウエハとして効果的に機能する。本開示の実施形態に係り、高抵抗率領域(および特にこのような領域内のピーク抵抗率)は、ハンドルウエハの前面を通る、ハンドルウエハからの酸素の外方拡散(後述にて詳細を説明する)により図6のウエハ内に形成されてもよく、不均一な酸素の分布を形成し、結果として図7に示すサーマルドナーをもたらす。外方拡散処理は結果として、ハンドルウエハの表面付近により少ないサーマルドナーの形成をもたらし、ウエハが表層内で補償され、それにより表面付近(または表面自体)でピーク抵抗率を形成する。当然のことながら、図6のp型のウエハは、n型のドーパントは追加的なn型ドーパントを相殺し、補償を成すように追加的な酸素の外方拡散を必要とするので、特にウエハの表層においてp型のドーパントに加えてn型のドーパントでドープされないことが好ましいことを留意するべきである。
いくつかの実施形態において、および図6に示すようにp型のウエハは、その中に比較的均一なp型のドーパント濃度を備えるp型のウエハであるが、(例えば、アルミニウムのようなp型の不純物を打ち込むことにより)ウエハはその前面を通じて追加的なp型のドーパントでドープされる。図8に示すように、ウエハが比較的多い数のサーマルドナーを含む場合(すなわち、サーマルドナーがp型ドーパントを上回る場合)、ウエハからの酸素の外方拡散によりpn接合は形成されてもよく、後に続くサーマルドナー形成アニールの後にハンドルウエハの表面付近でサーマルドナーの数(NTD)が低下する。サーマルドナーの数が初めにp型ドーパントのより少ない場合(非表示)、酸素はpn接合を作るようにウエハ内に内方拡散されてもよい。
その際、当然のことながらp型の出発ハンドルウエハは、酸素の外方拡散、酸素の内方拡散および/またはn型のドーピングの任意の組み合わせを受けて、ハンドルウエハ内で補償を達成し、その結果として補償領域の付近で起こるピーク抵抗率を達成してもよいことが理解されるべきである。外方拡散、内方拡散および/またはドーピングの相対量は、このような補償を成すのに十分であるべきであり、出発ハンドルウエハのp型のドーパント濃度および酸素濃度によって決まるべきである。当然のことながら、図3、4、5、7および8において表面から離れたところで生じるピーク抵抗率(すなわち、Neffの低下)が示され、一方ピークはその表面においても起こってもよいことに留意するべきである。さらに当然のことながら、特に指定がない限り、図2〜10におけるハンドルウエハの前面はy軸に相当することを留意するべきである。当然のことながら、いくつかの実施形態において、1つ以上のアニール工程の結果としてp型またはn型のドーパント自体がウエハから外方拡散してもよく、このドーパントの外方拡散は当業者に好まれるようにウエハの抵抗率プロファイルに影響を及ぼしてもよいことも理解されるべきである。
当然のことながら、図2〜8のp型の出発ハンドルウエハは、不純物として(たとえば、結晶融液内に存在した複数の不純物)ウエハ内に存在する多数のn型ドーパントを含んでもよく、これらのドーパントはハンドルウエハの抵抗率プロファイルに影響を与えてもよいことに留意すべきである。さらに、後述する図9および10におけるn型の出発ハンドルウエハは、抵抗率プロファイルに影響を及ぼすかもしれないp型のドーパントの不純物を含んでもよいことに留意すべきである。その際、本明細書で記載される“p型”の出発ハンドルウエハは、結晶が形成される時にn型のドーパントの不純物で補償されるものとして考えられ、その逆もまた同様であると理解されるべきである。
・n型出発ハンドルウエハ
ウエハのサーマルドナープロファイルは、補償によって高抵抗率領域を作るように単独で操られることが出来ないので、n型出発ハンドルウエハ(すなわち、バルク全体に渡ってn型のドーパントを備えたウエハ)はp型の出発ハンドルウエハとは異なる。1つ以上のp型ドーパントによってウエハをドーピングすることにより、高抵抗率領域がn型の出発ウエハ内に形成されてもよい。例えば、図9に示すようにハンドルウエハは出発n型のドーパント濃度(N)とサーマルドナーの数(NTD)を有する。図10に示されるように、高抵抗率の領域は、多数のp型のドーパント(N)を、ウエハの表面を通してウエハにドーピングすることにより、図9のハンドルウエハ内に形成されてもよい。p型のドーパントは、結果としてn型のハンドルウエハ内にpn接合の形成をもたらし、ウエハの抵抗率が増加する高い補償領域を作り出す。
当然のことながら、n型の出発ハンドルウエハへの酸素の外方拡散または内方拡散は、概して単独でハンドルウエハ内に高抵抗率プロファイルを形成することが出来ないが、外方拡散および/または内方拡散の工程はハンドルウエハの抵抗率プロファイルに影響を及ぼしてもよいことに留意すべきである。例えば、ハンドルウエハの表面からの酸素の外方拡散は、ウエハ表面におけるサーマルドナーの数を減少し、それにより高い補償領域を形成するのに使われるp型のドーパント数を低減する。さらに、酸素がウエハ内に内法拡散された場合、比較的多い数のp型ドーパントが、ウエハ内のピーク抵抗率を形成するのに必要とされる。
その際に、当然のことながらn型の出発ハンドルウエハが、ハンドルウエハ内に高抵抗率の領域を形成するように、p型ドーピング、酸素の外方拡散または酸素の内方拡散の任意の組み合わせを受けてもよいことが理解されるべきである。p型のドーピングは、ウエハ内に高い補償領域を形成するように十分な量となるべきであり、出発ハンドルウエハのn型ドーパントの濃度および酸素濃度によって決まる。当然のことながら、図10のピーク抵抗率は表面から離れて現れるように示されるが、ピークは表面において現れてもよいことに留意すべきである。
・酸素の内方拡散および外方拡散の方法とサーマルドナーの形成
上述のように、本開示のいくつかの実施形態において、出発ハンドルウエハへの酸素の内方拡散または外方拡散は、その抵抗率プロファイルに影響を及ぼすのに望ましい。その際に、酸素の内方拡散および外方拡散を達成するように、当業者に知られたいくつかの方法が使用されてもよい。本開示のいくつかの実施形態において、酸素の内方拡散または外方拡散は、さらに後述するように、酸素の内方拡散または外方拡散に都合のよい一連の加工条件の下で、ウエハをアニールすることにより達成される。
ハンドルの前面が酸素の影響を受けていない(例えば、その上に配置されている自然酸化膜のような酸化物層が存在しない)実施形態において、および表面が酸素を含む(例えば、自然酸化膜またはSOI製造後の誘電帯層のような酸化物層がハンドルウエハの前面に存在する)実施形態において、酸素はハンドルウエハから外方拡散されてもよい。酸化物層がない実施形態において、比較的酸素の影響を受けない環境(例えば、約100ppmに満たない)においてウエハを加熱することにより、酸素はハンドルウエハの前面から外方拡散されてもよい。このような実施形態において、周囲環境より高い任意の温度で、外方拡散は起こってもよく、より高い温度にはより速い外方拡散速度が相当する。ハンドルが表面の酸化物層を含まない実施形態において外方拡散のアニールが実行されるのに適切な環境は、例えば、実質的にシリコンに挿入されるガス(例えば、希ガス)および水素を含む。
ハンドルウエハがその表面に酸化物層を有する実施形態において、酸素の平衡溶解度限界Oequilがバルク酸素の濃度Oよりも小さくなる温度でウエハをアニールすることにより、酸素は外方拡散されてもよい。別の言い方をすれば、アニールの温度は概して、平衡酸素濃度Oequilがバルク酸素の濃度Oと等しく、または超えるような温度よりも低くなるように維持されるべきである。当然のことながら、大気中の酸素の許容量はアニールの温度に依存してもよく、逆にアニールの温度は大気中の酸素量を考慮して選択されてもよいことに留意すべきである。ウエハの表面に酸化物層がある場合、環境の酸素含有量は大きく異なることができ、適切な環境は、例えば、不活性ガス、水素および酸素を含む。
ハンドルウエハがその前面上に表面酸化物を含むかどうかに関わらず、外方拡散のアニールの時間は、ハンドルウエハの前面からウエハへの酸素の拡散が望ましい深さによって決まる。好ましくは、アニールは少なくとも約10分間の長さ、または少なくとも30分、少なくとも1時間、少なくとも2時間もしくは少なくとも4時間である(例えば、約10分から約6時間)。当然のことながら、酸素プロファイルも、SOI製造方法(例えば、約1100°Cから約1125°Cでの約1〜4時間のアニールのような、高温の貼り合わせアニール(bond anneal))および/または電子デバイス製造方法の一部として起こるサーマルアニール(thermal anneal)によって影響を及ぼされてもよいことに留意するべきである。さらに、外方拡散のアニール自体が、このような製造方法の間に起こるアニールであってもよい。
概して、アニールの時間およびアニールの温度は、ハンドルウエハの表面領域で高抵抗率領域を形成するように(例えば、ピーク抵抗率が概して貼り合わせ部において現れ、またはハンドルウエハの前面に向かってウエハがますます補償されるようになるpn接合)、十分な量が選択されるべきである。その際、当然のことながらこれらの変数は、ウエハが、バルクウエハのドーパントの型と異なる型のドーパントによってもドープされるかどうか(例えば、p型ハンドルウエハがウエハの前面を通じてn型ドーパントによりドープされるかどうか(またはその逆))によってもよく、かつ出発ハンドルウエハの酸素含有量によってもよいことを留意するべきである。
酸素の内方拡散に関して、酸素はウエハの前面を通じて、表面に酸化物を形成し(例えば、自然酸化物またはSOI製造後の誘電帯層)、かつ平衡酸素濃度Oequialがバルク酸素濃度Obulkを超える温度まで加熱することにより、酸素は内方拡散されてもよい。その際、アニール温度は、酸素の平衡濃度Oequialがバルク濃度Obulkと実質的に等しくなる温度よりも高くなるべきである。当然のことながら、酸素を含む大気中でのアニールによるそれ自体のアニールの間、例えば、表面酸化物層はウエハの表面上に形成されてもよいことに留意すべきである。様々な実施形態において、内方拡散のアニールは少なくとも約10分の長さ、または約30分、少なくとも約1時間、少なくとも約2時間もしくは少なくとも約4時間(例えば、約10分から約6時間)である。
上述の外方拡散の方法と同様に、概してアニールの気体中の酸素含有量(もしあれば)、内方拡散のアニールの時間およびアニールの温度は、ハンドルウエハの表面領域内に高抵抗率領域を形成するのに十分な量が選択されるべきである。これらの変数は、ウエハもバルクウエハのドーパントの型とは異なる型のドーパントによりドープされるかどうかによってもよく、出発ハンドルウエハ酸素含有量と所望の抵抗層の厚さによってもよい。
当然のことながら、酸素外方拡散のアニールおよび酸素内方拡散のアニールについて上述で列挙した作業条件(the process conditions)は例示であり、上述以外の条件が使用されてもよいことに留意すべきである。ハンドルウエハ内で所望の抵抗率プロファイルが得られるように、変数の任意の組み合わせが選択されてもよい。その際、このような変数の選択は概して当業者の技術の内で有り、例えば、日常の実験を通じて経験的に決定してもよい。
酸素の内方拡散に望まれる実施形態(例えば、p型のウエハ内にサーマルドナーを形成する)において、サーマルドナーを形成するように格子間の酸素が凝集するサーマルドナー形成アニールを実行することにより、サーマルドナーは形成されてもよい。その際、本明細書における“サーマルドナー”という言葉の使用は、いかなる特定の構造物にも限定されるべきではない。このようなサーマルドナーは、例えば、酸素の凝集(例えば、少なくとも2つまたは3つの酸素原子の凝集)を含んでもよい。
本開示の様々な実施形態において、サーマルドナー形成アニールは少なくとも約350°Cの温度で実行される。約550°Cを超える温度はサーマルドナーを格子間酸素に分離し直させるので、概してサーマルドナー形成アニールは約550°Cより低い温度で実行される。いくつかの実施形態において、サーマルドナーは形成され、それからSOI形成またはRF処理のようなその後の処理に起因して分離される。このような実施形態において、2回目のサーマルドナー形成アニールは、ハンドルウエハ内にサーマルドナーを形成するように実行されてもよい(すなわち、550°Cを超える全ての工程段階が実行された後、サーマルドナー形成アニールが実行されてもよい)。
サーマルドナー形成アニールは、少なくとも約5分間、または少なくとも10分間、少なくとも30分間もしくは少なくとも約1時間(例えば、約5分間から約5時間、約5分間から約3時間または約30分から約3時間)行われてもよい。概して、サーマルドナー形成アニールは、いかなる環境で行われてもよい。例示的な環境は、例えば、希ガス(例えば、アルゴン)、窒素、酸素、水素およびこれらの気体の組み合わせを含む。
当然のことながら、サーマルドナー形成アニールは、SOI製造方法の部分を形成してもよく、および/またはRF回路製造方法の部分を形成してもよいことに留意すべきである。概して、ハンドルウエハが約350°Cから約550°Cまで加熱され、およびその後の解離事象が生じない任意の方法(例えば、ウエハが約550°Cを超えて加熱される方法)が適している。サーマルドナー形成アニールが装置製造方法(例えば、RF製造方法)の部分を形成するいくつかの実施形態において、その後に起こるサーマルドナー形成アニールの際にハンドルウエハが表層においてpn接合を形成できるように、このような製造方法に先立ってSOI構造体のハンドルウエハは表層において酸素濃度プロファイルを有してもよい(または、他の実施形態において、ハンドルウエハの前面においてピーク濃度を形成する)。このようなSOI構造は、n型またはp型であってもよい(すなわち、n型ドーパントのみ含む、もしくはp型ドーパントの不純物濃度に満たない追加的な多数のp型ドーパントを含む、またはp型ドーパントのみ含む、もしくはn型ドーパントの不純物濃度に満たない追加的な多数のn型ドーパントを含む)。
さらに、当然のことながら、サーマルドナーはn型出発ハンドルウエハ内にpn接合を形成することができないが、n型ウエハは酸素の量を含み、かつサーマルドナー形成アニールはSOIまたはRF装置製造の一部として起こってもよいので、このようなサーマルドナーは典型的にこのようなウエハ内に偶然に形成する。このような方法の不可避な形成部分であるサーマルドナー形成アニールの結果として、本開示のいくつかの実施形態において、このような偶然形成されるサーマルドナーのプロファイルを制御するように、酸素は外方拡散される。
その際、当然のことながら、サーマルドナー形成アニールが実行される温度および実行される時間の長さは、サーマルドナープロファイルに影響を及ぼしてもよく、より高い温度およびより長いアニールで比較的に多いサーマルドナーを形成することに留意すべきである。温度およびアニールの時間が、酸素の外方拡散または内方拡散の変数と組み合わせて選択されるべきであり、いくつかの実施形態において、ウエハ内に所望の抵抗率プロファイルを作るようにドーパントプロファイルと組み合わせて選択されるべきである。概して、これらの変数の組み合わせの選択は当業者の有する技術の範囲内である。
・pn接合を形成するハンドルウエハドーピング
上述のように、p型の出発ハンドルウエハは、多くの補償領域を形成するように、その前面を通じて多数のn型のドーパントでドープされてもよく、または貼り合わせおよびその結果としての高抵抗率領域を形成するようにハンドルウエハの表層のpn接合もしくはn型の出発ハンドルウエハは多数のp型のドーパントでドープされてもよい。当業者により知られた任意の数の技術が利用されて、ハンドルウエハに第2型のドーパントをドープしてもよい。例えば、出発ハンドルウエハは、ハンドルウエハの前面に適用されるドーパント原子の注入(implantation)または“打ち込み(driving in)”によってドープされてもよい。ドーパント原子は、ウエハの前面をドーパント原子を含む溶液に接触することにより、もしくは液体金属ドーパントに接触することにより、またはスパッタリングにより、ウエハの表面に適用されてもよい。ひとたび適用されると、バルク内のドーパントの平衡溶解度が第2型のドーパントの濃度を超える温度までウエハをアニールすることにより、第2型のドーパントがウエハに打ち込まれてもよい。典型的なドーパント(例えば、ホウ素またはリン)については、打ち込みアニールは、少なくとも約900°C、少なくとも約1,000°Cまたは少なくとも約1,100°Cの温度で実行されてもよく、アニールの時間は少なくとも約15分間、少なくとも約30分間または少なくとも約1時間であってもよい。当然のことながら、特定される温度およびアニール時間は単なる例示であり、他の温度およびアニール時間が制限無く用いられてもよいことに留意するべきである。
その際、当然のことながらアニールは、ウエハにドーパントを打ち込む目的のために、既存の製造方法の部分を形成し、単独で実施される独立したアニールである必要はないことが理解されるべきである。さらに打ち込みアニールは、上述したサーマルドナー形成アニールと同じアニール工程の間に起こってもよいが、当然のことながら独立したアニールは十分な量のドーパントの拡散をもたらすことが好ましいことに留意すべきである。当然のことながら、本開示のいくつかの実施形態において、第2型のドーパントは分離した工程段階によってウエハの前面に適用されず、むしろウエハの表面上のこれらの第2型のドーパントは1つ以上の既存の工程段階に起因する不純物であることに留意すべきである。このような表面の不純物を作るかもしれない例示的な工程段階は、例えば、ウエハ清掃工程およびウエハの前面が空気中の不純物にさらされる任意の工程(例えば、ハンドルウエハの表面にホウ素を積もらせるかもしれない無塵室(clean-room)環境にさらすこと)を含む。
ドーピングの量は、ハンドルウエハ内にpn接合が形成されるように(または、いくつかの実施形態において、表面に向かってウエハがより補償され、それによりピーク抵抗率を表面において作るようになるように)選択されるべきである。その際、ドーピングもハンドルウエハ内のサーマルドナーのプロファイルによって決まる。さらに、ハンドルウエハがn型のハンドルウエハであり(すなわち、ウエハの至る所で比較的均一な濃度でn型のドーパントでドープされる)、前面を通してp型のドーパントによりドープされるいくつかの実施形態において、ハンドルウエハのバルク層に向かって概して低下するp型のドーパントの濃度を有するウエハの表面付近で、一般的にp型のドーパントの濃度はn型のドーパントの濃度を超える。p型のドーパントは、実質的にn型ドーパント(および、必要に応じてサーマルドナー)の数に等しい点Pequalまで低下する。この点(または領域)において、ウエハは大いに補償され、ピーク抵抗率をもたらす(Pequalで起こるとは限らず、サーマルドナーの存在により決まる)。ウエハ内のこの点を超えると、ドナーの濃度はp型のドーパントの濃度を超える。ハンドルウエハがp型のハンドルウエハで、前面を通じてn型のドーパントでドープされている実施形態において、点Pequalにおいて2つの型のドーパントの濃度が実質的に等しくなるまでn型ドーパントの濃度は概してハンドルウエハのバルク層に向かって低下するウエハの表面付近で、概してn型ドーパントの濃度はp型ドーパントの濃度を上回る。Pequalからバルク層に進むと、p型ドーパントの濃度は概してn型ドーパントの濃度を上回る。
当然のことながら、記載されるのとは他のn型およびp型のドーパントのそれぞれの濃度プロファイルが限定無く利用されてもよいことに留意するべきである。例えば、出発ハンドルウエハ内の第1型のドーパントは、ウエハの全体にわたって比較的均一として概して記載される。しかし、出発ドーパントの濃度は、ハンドルウエハ内で変わってもよい。例えば、出発ハンドルウエハは、ウエハの表面からある距離D1だけ第1型のドーパントでドープされてもよい。概して、これらの実施形態において、第2型のドーパントは距離D(DはDより小さい)だけウエハに打ち込まれる。
・ハンドルウエハの抵抗率プロファイル
実施例1に従って準備された、いくつかのハンドルウエハの抵抗率プロファイルは、図11に示される。図11に示されるように、および本開示のいくつかの実施形態に係り、ハンドルウエハはピーク抵抗率(Rpeak)がハンドルウエハの前面から離れて生じる抵抗率プロファイルを有する。しかし当然のことながら、図11の抵抗率プロファイルは単なる例示であり、本開示の他の実施形態においてはウエハの表面においてピークが生じることを理解すべきである。表面から離れてピークが生じる実施形態において、Rpeakは表面(またはSOIウエハに取り込まれるとき、誘電体−ハンドル界面)から少なくとも約0.1μm、または表面から少なくとも約1μm、もしくは少なくとも約2μmで生じてもよい(例えば、約0.1μmから約15μm、約1μmから約15μm、約2μmから約10μm、約0.1μmから約5μmまたは約1μmから約5μm)。本開示のいくつかの実施形態において、ピーク抵抗率(Rpeak)は少なくとも約1,000ohm−cmであり、または他の実施形態においては少なくとも少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cm、少なくとも約10,000ohm−cmもしくは少なくとも約25,000ohm−cmである(例えば、約1,000ohm−cmから約100,000ohm−cm、約1,000ohm−cmから約50,000ohm−cm、約1,000ohm−cmから約25,000ohm−cmまたは約5,000ohm−cmから約25,000ohm−cm)。
さらにその際、ピーク抵抗率Rpeakとバルク抵抗率Rbulkとの抵抗率の違いは、少なくとも約1,000ohm−cm、少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cmまたは少なくとも約10,000ohm−cmであってもよい(例えば、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmまたは約5,000ohm−cmから約25,000ohm−cm)。さらに、バルク抵抗率Rbulkに対するピーク抵抗率Rpeakの比率は、少なくとも約2:1、少なくとも約3:1、少なくとも約5:1または少なくとも約7:1であってもよい(例えば、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1または約3:1から約25:1)。
ハンドルウエハは、その前面でまた抵抗率RHDを有し、SOI製造後に前面は誘電層との界面を形成する。上述したように、いくつかの実施形態においてピーク抵抗率Rpeakは、表面/界面で生じる。このような実施形態において、RpeakはRHDに等しい。しかし、他の実施形態において、および図11に示すように、抵抗率は概してRpeakからウエハの表面に減少する。これらの実施形態において、RHDに対するRpeakの比率は、少なくとも約2:1、少なくとも約3:1、少なくとも約5:1または少なくとも約7:1であってもよい(例えば、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1または約3:1から約25:1)。いくつかの実施形態において、抵抗率Rpeakと抵抗率RHDとの抵抗率の違いは、少なくとも約1,000ohm−cm、少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cmまたは少なくとも約10,000ohm−cmであってもよい(例えば、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmまたは約5,000ohm−cmから約25,000ohm−cm)。
本開示の実施形態のハンドルウエハは概して、抵抗率がウエハバルク内のハンドルウエハの抵抗率を上回る高抵抗率領域を有する。本開示の目的で、ウエハバルクの抵抗率は、ウエハが高抵抗率領域を作る本開示の方法(例えば、ウエハ内でのサーマルドナーの形成および第2型のドーパントの使用)を受ける前の、バルク内の平均的な抵抗率である。さらにその際、本開示のいくつかの実施形態において、あるウエハの深さでウエハの抵抗率がバルクの抵抗率を、バルクの抵抗率の少なくとも約50%上回る時に、高抵抗率領域が開始する(例えば、約2,000ohm−cmのバルク抵抗率を有するハンドルウエハの高抵抗率領域は、抵抗率が約3,000ohm−cmを上回る任意の軸領域(axial region)を含む)。他の実施形態において、あるウエハの深さでのウエハの抵抗率がバルクの抵抗率を少なくとも約75%、少なくとも約100%、少なくとも約150%または少なくとも約200%上回るときに、高抵抗率領域は開始する。
本開示の実施形態のハンドルウエハの高抵抗率領域は、ハンドルウエハの前面から深さDSLに延在するハンドルウエハの表面領域に生じるとして一般的に記載される。当然のことながら、いくつかの実施形態において、ピークから表面に向かう抵抗率は、高抵抗率領域に対する閾値(例えば、バルク抵抗率より約50%大きい)を下回って、またはバルク自体の抵抗率を下回って低下するかもしれないので、本開示のハンドルウエハの高抵抗率領域は、ハンドルウエハの前面まで延在しないことに留意するべきである。さらに当然のことながら、高抵抗率領域はこの表層内に存在するが、ハンドルウエハの前面まで延在する必要がないことが理解されるべきである。
その際、表層の深さDSLは概してウエハの前面から(または、ハンドルウエハがSOI構造体に取り込まれた実施形態における、誘電体−ハンドル界面から)高抵抗率領域の最下点(すなわち、ウエハバルクと高抵抗率領域との間の界面)への距離に相当する。本開示の1つ以上の実施形態において、表面領域の深さDSLは少なくとも約5μm、少なくとも約10μm、少なくとも約15μm、少なくとも約20μmまたは少なくとも約25μmである(例えば、約5μmから約100μm、約5μmから約50μm、約5μmから約40μmまたは約10μmから約50μm)。当然のことながら、ハンドルウエハは表層からハンドルウエハの後面に延在するバルク層も含むことに留意すべきである。
上述のように、抵抗率領域自体の厚さDresは、表層の深さDSLよりも小さくてもよい。本開示の様々な実施形態において、抵抗率領域の厚さDresは少なくとも約1μm、少なくとも約5μm、少なくとも約10μm、少なくとも約15μm、少なくとも約20μmまたは少なくとも約25μmである(例えば、約1μmから約100μm、約1μmから約50μm、約5μmから約40μmまたは約10μmから約50μm)。
当然のことながら、図11で示される抵抗率プロファイルおよび上述したプロファイルは、ハンドルウエハのSOI構造体への取り込み前、SOI構造体への取り込み後またはSOI構造体の表面へのRF装置の形成後のハンドルウエハについてのプロファイルであってもよいことに留意すべきである。その際、“下の”、“上の”、“1番上の”および/または“1番下の”という用語は限定された意味で考えられるべきでなく、これらの用語はハンドルウエハおよび/またはSOI構造体の任意の特定の方向を意味するように意図していないことが理解されるべきである。
当然のことながら、サーマルドナー形成アニールが実行される(例えば、約2時間で約450°Cのアニール)前に、またはこのようなサーマルドナー形成アニールの実行後に、(SOI製造の前または後)ハンドルウエハは、上述の、および/または図(例えば、図11、15および/または16)に示される抵抗率プロファイルを有してもよい。さらに、本開示のいくつかの実施形態が、ハンドルウエハの“前面”に関して記載され、当然のことながら望ましい(複数の)特徴を有するハンドルウエハがSOI構造体に取り込まれてもよく、この“前面”は誘電層との界面を形成することを理解されるべきである(すなわち、貼り合わせ工程の間および後で、誘電体−ハンドル界面を形成する)。本明細書で参照するハンドルウエハの“前面”は、概して“誘電体−ハンドル界面”と置き換え可能であり、“前面”という用語は限定的な意味で考えられるべきではない。
・SOI構造体の製造
様々な実施形態における上述のハンドルウエハは、当業者に知られたいずれかのSOI構造体を形成するための方法に従ってSOI構造体に取り込まれる。その際、当然ながら上述の1つ以上の工程段階がSOI製造方法の部分を形成してもよいことが理解されるべきである(例えば、サーマルドナー形成アニール、ドーパントを“打ち込む”アニール等)。SOI構造体を形成するための例示的な方法はウエハ貼り合わせ工程(例えば、ドナーとハンドルウエハを少なくとも1つのその表面に取り付けられた誘電層と貼り合わせることと、エッチングおよび/または研磨、または切断によるドナーウエハの部分を除去すること)、および高温のアニールにより埋め込み酸素層に変換される損傷領域を形成するように酸素イオンがバルクシリコン基質に埋め込まれるSIMOX工程を含む。
上述の抵抗率プロファイルを有する(例えば、SOI製造前、SOI製造後または装置(例えば、RF装置)製造後に生じる所望の抵抗率プロファイルを有する)ハンドルウエハが使用されるウエハ貼り合わせ工程に従って作られたSOIウエハは図12−14に示され、後述される。貼り合わせ工程に従って、ドナーとハンドルを一緒に貼り合わせるに先だって、ドナーウエハ、ハンドルウエハまたはその両方の表面に誘電層が形成(例えば、蒸着または成長)されてもよい。その際、SOI構造体およびSOI構造体を準備する方法は、ドナーウエハに蒸着または成長する誘電層を有するとして、および誘電層の表面に貼り合わされたハンドルウエハの表面を有するとして本明細書に記載される。しかし当然のことながら、誘電層はハンドルウエハ上に成長または蒸着してもよく、あるいはドナーウエハ上への誘電層の成長または蒸着に加えて、かつこれらの構造体は制限無く任意の様々な方法(arrangement)で貼り合わされてもよいことを理解されるべきである。本明細書で参照するハンドルウエハ上に個別に蒸着される誘電層は、限定的な意味で考えられるべきではない。
図12を参照して、誘電層15(例えば、酸化ケイ素および/または窒化ケイ素の層)は、ドナーウエハ12の研磨された(polished)前面に形成(例えば、蒸着または成長)される。誘電層15は当業者に既知の任意の技術に従って適用されてもよく、例えば、熱酸化(例えば、湿式酸化または乾式酸化)、化学蒸着またはこれらの技術の組み合わせ等である。当然のことながら、ドナーウエハ12の前面にのみあるとして誘電層が図12に示されるが、ハンドルウエハの全表面上に誘電層が成長することがより実用的であることに留意すべきである。
一般的に言えば、誘電層15は、最終的な構造体(final structure)に所望の絶縁特性を提供するのに十分な実質的に均一な厚さに成長する。しかし、典型的には、誘電層は少なくとも約1nmと約5,000nm未満、約3,000nm未満、約1,000nm未満、約500nm未満、約300nm未満、約200nm未満、約150nm未満、約100nm未満または約50nm未満の厚みを有する。誘電層15は、SOI構造体での使用に適する任意の電気的な絶縁材料をであってもよく、例えば、SiO2、Siまたは酸化アルミニウム、窒化アルミニウムもしくは酸化マグネシウムを含む材料などである。1つの実施形態において、誘電層15はSiOである(すなわち、誘電層は本質的にSiOから成る)。
その際当然のことながら、SOI構造体は本明細書で誘電層を有するとして記載されるが、いくつかの実施形態において、誘電層は除外されハンドルウエハおよびドナーウエハは“直接的に貼り合わされる”ことを理解されるべきである。このような誘電層の本明細書の参照は、限定的な意味で考えられないべきである。このような直接貼り合わされた構造体を作るのに、当業者に知られた多数の技術の任意の1つが使われてもよい。
いくつかの実施形態において、イオン(例えば、水素原子、ヘリウム原子または水素およびヘリウム原子の組み合わせ)は、十分均一に規定された深さで、切断面17を規定するドナーウエハの前面の真下に注入される。当然ながら、イオンの組み合わせが注入される時、イオンは同時にまたは連続的に注入されてもよいことに留意すべきである。イオン注入は当業者に知られた手段を用いて行われてもよい。例えばこの注入は、米国特許第6,790,747で開示される工程と同様の方法で行われてもよい。注入の変数は、例えば、約20〜約125keV(例えば、H は20keVのエネルギー、2.4×1016ions/cm)または約40〜約125keVの総エネルギーで、例えば、約1×1015ions/cmから約1×1017のions/cm(例えば、約1×1016ions/cmから約7.5×1016ions/cm)のイオン注入の総量を含んでもよい。イオンの組み合わせが使用されるとき、量はイオンの組み合わせの間でそれに応じて調整されてもよい(例えば、Heが36keVのエネルギーで注入されてもよく、約1×1016ions/cmの量のHが続いて48keVのエネルギーおよび約5×1015ions/cmの量が注入される。)
誘電体層の蒸着に先立って注入が実行されるとき、それに続くドナーウエハ上の誘電体層の成長または蒸着が、未成熟分離(premature separation)またはドナー層の平面17に沿った切断を防止するのに十分な低温で適切に実行される(すなわち、ウエハ貼り合わせ工程段階に先立って)。分離または切断の温度は、注入された種類、注入された量および注入された材料の複合関数である。しかし、一般的には未成熟分離または切断は、蒸着または成長温度を約500°Cより低く維持することにより避けられてもよい。
今、図33を参照されたい。親水性接着工程を通して貼りあわされたウエハ20を形成するように(必要に応じて、その上に形成される誘電体層(例えば、酸化物層)を有してもよい)、誘電体層15の前面はそれからハンドルウエハ10の前面に貼り合わされる。誘電体層15およびハンドルウエハ10は、ウエハの表面を、例えば酸素または窒素を含むプラズマに曝すことで、共に貼り合わされてもよい。プラズマに曝すことは、しばしば表面活性化として参照される方法で表面の構造を修正する。ウエハはそれから互いに押し付けられ、貼り合わせ界面18で貼り合わせがその間に形成される。
貼り合わせに先立って、誘電体層およびハンドルウエハの表面は、当業者に知られた技術を用いて、その貼り合わせのための表面を準備するように、必要に応じて洗浄および/または簡単なエッチングまたは平坦化が受けてもよい。特定の理論にとらわれることなく、SOI構造体のシリコン表面の質は、一部分において、貼り合わせに先立つ表面の質の働きであると、一般的に考えられる。さらに、貼り合わせに先立つ両方の表面の質は、結果として得られる貼り合わせ界面の質または強さに直接的な影響を有する。
ある場合は、それ故に、例えば、貼り合わせに先立って低い表面粗さ(例えば、0.5nm未満の二条平均平方根粗さ(RMS))を得るために、誘電体層および/またはハンドルウエハは1つ以上の次の手順を受けてもよく、(i)例えば、CMPによる平坦化、および/または(ii)例えば、親水性表面処理加工(例えば、約65°Cで約20分間、例えば1:2:50の比率の水酸化アンモニウム、過酸化水素および水を含む溶液と表面が接触するRCA SC−1洗浄加工、その後の脱イオン水のすすぎ、乾燥)のような、湿式化学洗浄手順による洗浄である。1つまたは両方の表面はまた、湿式洗浄加工の後、または代わりに、結果としての貼り合わせの強さを増加するように、必要に応じてプラズマ活性化を受けてもよい。プラズマ環境は、例えば、酸素、アンモニア、アルゴン、窒素、ジボランまたはホスフィンを含んでもよい。
一般的に言えば、ウエハの貼り合わせは、当業者に知られた任意の技術を基本的に用いて実行されてもよく、貼り合わせ界面の形成を達成するのに用いられる供給されるエネルギーは、確実に貼り合わせ界面の完全性(integrity)がその後の処理(すなわち、ドナーウエハ内の、切断面または分離面17に沿った分離による層転写)の間持続することができる十分な量である。しかし、一般的には、ウエハの貼り合わせは、大気圧または低下させた圧力(例えば、約50mTorr)で、室温と後に続く加熱により上昇した温度(例えば、少なくとも約200°C、少なくとも約300°C、少なくとも約400°Cまたは少なくとも約500°C)で、十分な時間(例えば、少なくとも約10秒間、少なくとも約1分間、少なくとも約15分間、少なくとも約1時間または少なくとも約3時間)で、誘電体層とハンドルウエハの表面を(必要に応じて、その上の別の誘電体層と)接触させることにより達成される。例えば、加熱は約350°Cで約2時間行われてもよい。結果としての界面は、約500mJ/mより大きい、または約1000mJ/mより大きい、約1500mJ/mより大きい、または約2000mJ/mより大きい貼り合わせ強度を有してもよい。上昇した温度は、ドナーウエハとハンドルウエハとの隣接する表面の間の共有結合の形成を引き起こし、そのようにしてドナーウエハとハンドルウエハとの間の結合を固める。貼り合わされたウエハの加熱またはアニールと同時に、ドナーウエハに早期に注入されたイオンは切断面を弱める。ドナーウエハの一部分はそれから、SOI構造体を形成するように、切断面に沿って貼り合わされたウエハから分離(すなわち切断)される。
貼り合わせ界面が形成された後、結果として生じる貼り合わされた界面は、ドナーウエハ(図14)内の分離または切断面に沿って裂け目を誘発するのに十分な状態にさらされる。一般的に言うと、この裂け目は当業者に知られた技術を用いて達成されてもよく、例えば、熱的および/または機械的に誘発される切断技術等である。しかし、一般的には、割裂(fracturing)は、少なくとも約200°C、少なくとも約300°C、少なくとも約400°C、少なくとも約500°C、少なくとも約600°C、少なくとも約700°Cまたは少なくとも約800°Cの温度(温度は、例えば、約200°Cから約800°C、または約250°Cから約650°Cの範囲である)で少なくとも約10秒、少なくとも約1分間、少なくとも約15分間、少なくとも約1時間または少なくとも約3時間の時間(より高い温度はより短いアニール時間を必要とし、その逆も同様である)で、不活性(例えば、アルゴンまたは窒素)雰囲気または周囲の環境の下で、貼り合わされた構造をアニールすることにより達成される。
その際、別の実施形態においてこの分離は、単独でまたはアニールに加えて機械力の手段により誘発または達成されてもよいことに留意すべきである。例えば、貼り合わされたウエハは、ドナーウエハの一部を貼り合わされたウエハから離れて引っ張るために、貼り合わされたウエハの反対面に対して垂直に機械力が適用される治具内に配置されてもよい。いくつかの手法に従い、吸着カップ(suction cup)が利用されて機械力が適用される。ドナーウエハの部分の分離は、切断面に沿った割れの伝搬を開始するために、機械的なくさび(mechanical wedge)を貼り合わせたウエハの縁の切断面に適用することにより開始される。吸着カップにより適用される機械力はそれから、貼り合わせたウエハからドナーウエハの部分を引っ張り、そのようにしてSOI構造体を形成する。
図14を参照して、分離すると、2つの構造体30、31が形成される。貼り合わせた構造体20の分離はドナーウエハ12(図13)内の切断面17に沿って起こるので、ドナーウエハの一部分は両方の構造体の一部に残る(すなわちドナーウエハの一部分は誘電体層と共に移動する)。構造体30はドナーウエハの一部分を含む。構造体31はシリコン・オン・インシュレータ構造体であり、ハンドルウエハ16、電体層15およびシリコン層25を含む。
結果として生じるSOI構造体31は、誘電体層15とハンドルウエハ10の上に配置するシリコンの薄い層25(切断後に残るナーウエハの部分)を含む。SOI構造体の切断層(すなわち、ドナーウエハのシリコンの薄い層)は、付加的な加工により平滑化されてもよい粗い表面を有する。構造体31は、その上へのデバイス製造のための望の特徴を有するシリコン層表面を作るように、付加的な加工を受けてもよい。そのような特徴は、例えば減少した表面粗さ、および/または重要でない(light)点欠陥の減少した濃度を含む。さらに、例えば、層の厚みを増加させるエピタキシャル析出により付加的なシリコンを堆積するように、シリコン25の薄い層はさらに処理される。
SOI構造体はまた、2つのウエハを貼り合わせて、BGSOIまたはBESOI処理のそれぞれで研磨および/またはエッチングすることにより貼り合わせたウエハの1つの部分を除去することによって準備されてもよい。例えばSOI構造体は、別のウエハに1つのウエハを貼り合わせることにより(そのうちの1つは上述のハンドルウエハ)準備することができ、それからウエハの1つの実質的な部分が、既知のウエハを薄くする技術を用いてエッチング除去(etched away)され、素子層が得られる(例えば、米国特許第5,024,723号および5,189,500号を参照するが、すべての関連する一貫した目的のために、これらは参照することにより本明細書に取り込まれる)。BESOI製造方法に先立って、BESOI工程の後に、またはBESOI工程により準備されたSOI構造体を用いて電子デバイスが組み立てられる後に、ハンドルウエハは上述の抵抗率プロファイルを有してもよい。
本開示のいくつかの実施形態において、および上述の貼り合わせたウエハの方法に変わる手段として、シリコン・オン・インシュレータ構造体は、バルクウエハが当技術分野で標準的なイオン注入加工を受けるSIMOX方法を用いて準備される(例えば、米国特許第5,436,175号およびPlasma Immersion Ion Implantation for Semiconductor Processing(Materials, Chemistry and Physics 46(1996)132−139)を参照するが、これらの両方ともすべての関連する一貫した目的のために参照することにより本明細書に取り込まれる)。その際、SIMOX方法に係り用いられるバルクシリコンウエハは、上述の“ハンドル”ウエハであってもよく、“ハンドルウエハ”という言葉は限定的な意味で考えられるべきでないことを理解されるべきである。そのようなSIMOX方法において、ハンドルウエハへの酸素の内方拡散は、埋め込み酸化層の形成の間起こってもよい(例えば、1325°C付近のアニール)。外方拡散は、実質的により低い温度でのアニールを介して起こってもよい。ドーパントはイオン注入法により注入されてもよい。
・電子デバイスの製造(例えば、RF装置)
その際、SOI構造体および上述のハンドルウエハが電子デバイスに取り込まれてもよく、高周波(RF)装置の製造にとりわけよく適していることを理解されるべきである。そのような電子デバイス(例えば、RF装置)は、シリコン素子層、誘電体層(例えば、埋め込み酸化層)およびハンドルウエハの少なくとも1つを通じて形成される溝(trench)および/または接点(contacts)を有してもよい。さらに、接点および/またはゲート構造は、そのようなデバイスの製品内のシリコン層の表面上に形成されてもよい。デバイス製造方法自体が、上述の抵抗率プロファイルを備えるハンドルウエハを準備するための工程の部分を形成してもよい(例えば、サーマルドナー形成アニールおよび/またはドーパントを“打ち込む”アニールがデバイス製造方法の一部分であってもよい)ことが理解されるべきである。あるいは、ハンドルウエハは、デバイス(例えば、RFデバイス)製造方法に先立って所望の抵抗率を有していてもよい。上述の抵抗率プロファイルは備えるハンドルウエハを有するSOI構造体上に作られるデバイスは、低減された信号歪み、周波数応答および/または電力損失を特徴としてもよい。
本開示の工程はさらに、次の実施例により示される。これらの実施例は限定的な意味で考えられないべきである。
・実施例1:表層内にピーク抵抗率を有するハンドルウエハの生産
2つのハンドルウエハが準備され、拡がり抵抗プロファイル(SRP)がそれぞれのウエハに対して決定された。抵抗率プロファイルが変わる工程をウエハが受ける前は、それぞれのハンドルウエハはn型ウエハであった。ハンドルウエハの抵抗率プロファイルを変え、ほぼ完全に補償された領域またはpn接合(すなわち、ピーク抵抗率を備える高抵抗率領域)をハンドルウエハの表層内に作るように、それぞれのn型ウエハは、p型の表面不純物および/または酸素の外方拡散もしくは内方拡散処理(サーマルドナー形成アニールを伴う)に曝された。当然ながら、図11の最も高いピークを備えるプロファイルと、最も低いピークを備えるプロファイルは同じウエハであったが、SRPは2回計測された(一方のSRPは社内で決定され、もう一方は外部の実験室により決定された)。
SRP分析の結果は図11に示される。図11に示されるように、それぞれのウエハは約900ohm−cmから約1,500ohm−cmのバルク抵抗率を有し、少なくとも約9,000ohm−cmのピーク抵抗率を有する。概して、ピーク抵抗率はハンドルウエハの前面から約1μmから約5μmの間で起こった。抵抗率プロファイルは、主にp型不純物(例えば、ホウ素および/またはアルミニウム)のウエハの前面からの内方拡散により影響を受けると考えられた。
・実施例2:ハンドルウエハ内のpn接合の形成
いくつかのハンドルウエハの抵抗率プロファイルが、図15および16(凡例にラベル無し)に点線により示される。いくつかの変数(バルク酸素およびpn接合のp型およびn型側の抵抗率)は、ハンドルウエハの抵抗率プロファイルの生産(production)を示すようにモデル化された。これらの変数は、ウエハ内のドーパントと酸素のプロファイルに基づいてモデル化された。酸素の外方拡散処理およびサーマルドナー形成アニールを受け、アニール前にその表面でアルミニウム(第2のp型ドーパント)を含む、p型ウエハ(ホウ素でドープされた)の抵抗率プロファイルが図15に示される。格子間酸素の初期濃度は7ppmaであった。アニールに先立って、p型の出発ハンドルウエハは約4,000ohm−cmの抵抗率を有した。酸素の外方拡散処理は、1125°Cで4時間(すなわち、典型的なSOI平滑化アニールのアニール状態)実行された(すなわち、シュミレーションされた)。サーマルドナー形成アニールは460°Cで2時間実行された。ウエハの表面でのアルミニウム濃度は3×1012atoms/cmであった。酸素の外方拡散のアニールの間(すなわち、外方拡散のアニールおよび打ち込みアニールは同じアニール工程の間に起こった)、アルミニウムはウエハに“打ち込まれた”。
サーマルドナー形成アニールの前のウエハ内の酸素プロファイルも、図15に示される。図15に示されるように、酸素濃度はウエハ(すなわち、ウエハは外方拡散処理を受けた)の前面に向かって低下した。図15の“p型の抵抗率”の傾向線(trend line)は、p型ドーパントの濃度がn型ドーパントの濃度を超えるハンドルの部分のハンドルウエハ内の、モデル化された比較的な抵抗率の変化を示す。“n型の抵抗率”の傾向線は、n型ドーパント(サーマルドナーを含む)の濃度がn型ドーパントの濃度を超えるハンドルの部分のハンドルウエハ内の、モデル化された比較的な抵抗率の変化を示す。図15に示されるように、モデル化されたピーク抵抗率は、ハンドルウエハ内の実際のピーク抵抗率(“ハンドルウエハ抵抗率”)に比較的に近接して起こる。ウエハの表面におけるウエハの抵抗率は、付加的なp型ドーパント(アルミニウム)により比較的低い。ウエハの後面に向かって進むと(約10μmの深さ)、アルミニウムのドーパント(すなわちアクセプタ)濃度は低下し、サーマルドナーは増加し、補償およびその結果としてのピーク抵抗率をもたらす。ピーク抵抗率から後面に進むと、著しいサーマルドナーの形成によりドナーはアクセプタを超える。
別のp型ウエハ(ホウ素でドープされた)の抵抗率プロファイルが、図16に示される。いくつかのモデル化された変数が、いかに抵抗率プロファイルが達成されてよいかを実証するように示される。図16のウエハは、内方拡散処理およびサーマルドナー形成アニール(または、ハンドルウエハの表面から酸素濃度が低下する酸素プロファイルを作る処理)を受け、アニール前にその表面でアルミニウム(第2のp型ドーパント)を含む。格子間酸素の初期濃度は5ppmaであった。アニールの前に、p型出発ハンドルウエハは約4,000ohm−cmの抵抗率を有した。酸素の内方拡散処理は、1125°Cで4時間(すなわち、典型的なSOI平滑化アニールのアニール状態)実行された(すなわち、シュミレーションされた)。サーマルドナー形成アニールは400°Cで2時間実行された。ウエハの表面でのアルミニウム濃度は3×1012atoms/cmであった。酸素の内方拡散のアニールの間(すなわち、内方拡散のアニールおよび打ち込みアニールは同じアニール工程の間に起こった)、アルミニウムはウエハに“打ち込まれた”。
サーマルドナー形成アニールの前のウエハ内の酸素プロファイルも、図16に示される。図16に示されるように、酸素濃度はウエハ(すなわち、ウエハは内方拡散処理を受けた)の前面に向かって増加した。図16の“p型の抵抗率”の傾向線は、p型ドーパントの濃度がn型ドーパントの濃度を超える(すなわち、ウエハ全体)ハンドルの部分のハンドルウエハ内の、モデル化された比較的な抵抗率の変化を示す。図16に示されるように、ハンドルウエハの全部分においてp型ドーパントはn型ドーパント(すなわち、サーマルドナー)を超え、結果として“n型の抵抗率”の傾向線は見られない。アルミニウムのドーパントは表面付近のサーマルドナーから補償を相殺する(off-sets compensation)ので、ウエハの表面における抵抗率は比較的低い。アルミニウムのドーパント濃度が表面から低下するにつれ、サーマルドナー補償および抵抗率の増加を引き起こす。サーマルドナーの数はハンドルウエハの中ではさらに減少し、抵抗率をピークにし、ハンドルウエハの後面に向かってピークから減少し始める。図16に示されるように、モデル化されたピーク抵抗率は、ハンドルウエハ内の実際のピーク抵抗率(“ハンドルウエハ抵抗率”)に比較的近接して起こる。
本開示またはその好ましい実施形態の要素を導入するとき、冠詞“a”、“an”、“the”および“said”は、1つ以上の要素があることを意味することを意図する。言葉“含む(comprising)”、“含む(including)”および“有する(having)”は、包含的であることを意図し、記載された要素以外の付加的な要素があってもよいことを意味する。
上述の装置および方法は、本開示の範囲から逸脱することなく様々な変更がされてもよいので、上の記載に含まれ、添付の図面に示される全ての事項は例示であり限定的な意味でないとして解釈されるべきであることを意図する。

Claims (38)

  1. ハンドルウエハと、シリコン素子層と、前記ハンドルウエハと前記シリコン素子層との間の誘電体層とを含み、前記ハンドルウエハが軸と、半径と、前面と、後面および前面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドルウエハの前記前面が前記誘電体層との界面を形成し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、前記ハンドルウエハが、前記軸方向に前記ハンドル−誘電体界面から前記後面に向かって深さDslで延在する高抵抗率の領域を含む表層と前記表層から前記後面に向かって延在するバルク層とをさらに含み、前記ハンドルウエハはピーク抵抗率が前記高抵抗率領域に存在する抵抗率プロファイルを有し、前記抵抗率が概して前記ピーク抵抗率から前記バルク層に向かって低下する、シリコン・オン・インシュレータ構造体を準備する方法であって、
    所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハを選択する工程であって、ハンドルウエハが第1型のドーパントでドープされ、第1型のドーパントがp型またはn型のドーパントのいずれかである、ハンドルウエハを選択する工程と、
    ハンドルウエハの表層内に高抵抗率領域を形成する工程であって、
    (1)前記ハンドルウエハ内の酸素の不均一な分布を形成するように前記ハンドルウエハの内に、またはハンドルウエハの外に、のいずれかに酸素を拡散し、不均一なサーマルドナーの分配を形成するように不均一な酸素の分布を有する前記ウエハをアニールすること、および
    (2)p型またはn型のドーパントのいずれかであり、かつ前記第1型とは異なる型である第2型のドーパントを、前記ハンドルウエハの前記表層にドープすること
    の少なくとも1つによりハンドルウエハの表層内に高抵抗率領域を形成する工程と、
    少なくとも1つのドナーウエハの表面および/または前記ハンドルウエハの前記前面に誘電体層を形成する工程と、
    貼り合わせウエハを形成するようにドナーウエハおよび前記ハンドルウエハを張り合わせる工程であって、前記ドナーウエハとハンドルウエハが前記誘電体層によって前記軸に沿って分離され、前記誘電体層が前記ドナーウエハと前記誘電体層との間にドナー−誘電体界面を形成し、前記誘電体層と前記ハンドルウエハの前面との間にハンドル−誘電体界面を形成し、前記張り合わせウエハが、前記ドナー−誘電体界面、前記ハンドル−誘電体界面または前記2つの界面の間の前記誘電体層内に位置する貼り合わせ界面を含む、ドナーウエハおよび前記ハンドルウエハを張り合わせる工程と、
    シリコン・オン・インシュレータ構造体を形成するように、シリコン層が前記誘電体層に貼り合わせたままであるように、前記ドナーウエハの一部分を前記貼り合わせたウエハから取り除く工程と、
    を含む方法。
  2. 前記ピーク抵抗率が、前記ピーク抵抗率から、前記ハンドル−誘電体界面まで概して減少する請求項1に記載の方法。
  3. 前記高抵抗率を形成する前に、前記ハンドルウエハが少なくとも50ohm−cmのバルク抵抗率を有する、請求項1または2に記載の方法。
  4. サーマルドナーを形成する前記アニールが、シリコン・オン・インシュレータ構造体の製造方法または電子デバイス製造方法の一部分である、請求項1〜3のいずれか1項に記載の方法。
  5. 前記ハンドルウエハの内部にその前面を通じて酸素を拡散すること;および
    酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
    から本質的に成る方法により、前記ハンドルウエハ内の高抵抗率領域が作られる、請求項1〜3のいずれか1項に記載の方法。
  6. 前記ハンドルウエハの内部にその前面を通じて酸素を拡散すること;
    p型またはn型のドーパントのいずれかであり、かつ前記第1型のドーパントと異なる型である第2型のドーパントを、前記ハンドルウエハにその前面を通じてドーピングすること;
    酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
    から本質的に成る方法により、前記ハンドルウエハ内の高抵抗率領域が作られる、請求項1〜3のいずれか1項に記載の方法。
  7. 前記ハンドルウエハの外側にその前面を通じて酸素を拡散すること;
    酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
    から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られる、請求項1〜3のいずれか1項に記載の方法。
  8. 前記ハンドルウエハの外側にその前面を通じて酸素を拡散すること;
    p型またはn型のドーパントのいずれかであり、かつ前記第1型のドーパントと異なる型である第2型のドーパントを、前記ハンドルウエハにその前面を通じてドーピングすること;および
    酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
    から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られる、請求項1〜3のいずれか1項に記載の方法。
  9. p型またはn型のドーパントのいずれかであり、かつ前記第1型のドーパントと異なる型である第2型のドーパントを、前記ハンドルウエハにその前面を通じてドーピングすること、から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られる、請求項1〜3のいずれか1項に記載の方法。
  10. 第2型のドーパントがp型またはn型のドーパントのいずれかであり、かつ前記第1型のドーパントと異なる型であり、第1型のドーパントがp型で第2型のドーパントがn型であり、前記ハンドルウエハにその前面を通じて前記第2型のドーパントをドーピングすること、を含む方法により前記ハンドルウエハ内の高抵抗率領域が作られる、請求項1〜3のいずれか1項に記載の方法。
  11. 第2型のドーパントがp型またはn型のドーパントのいずれかであり、かつ前記第1型のドーパントと異なる型であり、第1型のドーパントがn型で第2型のドーパントがp型であり、前記ハンドルウエハにその前面を通じて前記第2型のドーパントをドーピングすること、を含む方法により前記ハンドルウエハ内の高抵抗率領域が作られる、請求項1〜3のいずれか1項に記載の方法。
  12. 前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通じて前記ハンドルウエハの内部またはハンドルウエハの外側のいずれかに酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、前記サーマルドナー形成アニールが前記SOI製造方法の一部分である、請求項1〜3のいずれか1項に記載の方法。
  13. 前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通じて前記ハンドルウエハの内部またはハンドルウエハの外側のいずれかに酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、前記サーマルドナー形成アニールが高周波装置製造方法の一部分である、請求項1〜3のいずれか1項に記載の方法。
  14. 前記ピーク抵抗率Rpeakが、前記ハンドル−誘電体界面から少なくとも約0.1μm、または前記界面から少なくとも約1μm、少なくとも約2μm、約0.1μmから約15μm、約1μmから約15μm、約2μmから約10μm、約0.1μmから約5μm、もしくは約1μmから約5μmで生じる、請求項1〜13のいずれか1項に記載の方法。
  15. peakが少なくとも約1000ohm−cmである請求項1〜14のいずれか1項に記載の方法。
  16. 前記バルク層が平均的な抵抗率Rbulkを有し、Rbulkに対するRpeakの比率が少なくとも約2:1、または少なくとも約3:1、少なくとも約5:1、少なくとも約7:1、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1もしくは約3:1から約25:1である、請求項1〜15のいずれか1項に記載の方法。
  17. 前記バルク層が平均的な抵抗率Rbulkを有し、前記Rpeakと前記Rbulkとの抵抗率の違いが少なくとも約1,000ohm−cm、または少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cm、少なくとも約10,000ohm−cm、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmもしくは約5,000ohm−cmから約25,000ohm−cmである、請求項1〜16のいずれか1項に記載の方法。
  18. 前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率RHDを有し、RHDに対するRpeakの比率が少なくとも約2:1、または少なくとも約3:1、少なくとも約5:1、少なくとも約7:1、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1もしくは約3:1から約25:1である、請求項1〜17のいずれか1項に記載の方法。
  19. 前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率RHDを有し、前記Rpeakと前記RHDとの抵抗率の違いが少なくとも約1,000ohm−cm、または少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cm、約10,000ohm−cm、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmもしくは約5,000ohm−cmから約25,000ohm−cmである、請求項1〜18のいずれか1項に記載の方法。
  20. 前記バルク層が平均的な抵抗率Rbulkを有し、前記高抵抗率領域が前記高抵抗率領域の全体にわたって前記バルクの抵抗率Rbulkを少なくとも約50%上回る抵抗率を有し、前記高抵抗率領域が軸方向に測定された少なくとも約1μm、または少なくとも約5μm、少なくとも約10μm、少なくとも約15μm、少なくとも約20μm、少なくとも約25μm、約1μmから約100μm、約1μmから約50μm、約5μmから約40μmもしくは約10μmから約50μmの厚さDresを有する、請求項1〜19のいずれか1項に記載の方法。
  21. 請求項1〜20のいずれか1項の方法に従ってSOI構造体を形成する工程と、前記SOI構造体上に高周波装置を形成するように前記SOI構造体にさらなる加工を行う工程とを含む、高周波装置を準備する方法。
  22. ハンドルウエハと、シリコン素子層と、前記ハンドルウエハと前記シリコン素子層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、前記ハンドルウエハが、前記軸方向に前記ハンドル−誘電体界面から前記後面に向かって深さDslで延在する高抵抗率の領域を含む表層および前記表層から前記後面に向かって延在するバルク層を含み、前記ハンドルウエハがピーク抵抗率が前記高抵抗率領域に存在する抵抗率プロファイルを有し、前記抵抗率が概して前記ピーク抵抗率から前記ハンドル−誘電体界面に向かって低下し、かつ前記ピーク抵抗率から前記バルク層に向かって低下し、前記ピーク抵抗率が前記界面から少なくとも0.1μmで生じる、シリコン・オン・インシュレータ構造体。
  23. peakが少なくとも約1000ohm−cmである、請求項22に記載のシリコン・オン・インシュレータ構造体。
  24. peakが前記ハンドル−誘電体界面から15μm未満で生じる、請求項22または23に記載のシリコン・オン・インシュレータ構造体。
  25. 前記Rpeakが前記界面から少なくとも約1μm、または前記界面から少なくとも約2μm、約0.1μmから約15μm、約1μmから約15μm、約2μmから約10μm、約0.1μmから約5μmもしくは約1μmから約5μmで生じる、請求項22または23に記載のシリコン・オン・インシュレータ構造体。
  26. 前記バルク層が平均的な抵抗率Rbulkを有し、Rbulkに対するRpeakの比率が少なくとも約2:1、少なくとも約3:1、少なくとも約5:1、少なくとも約7:1、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1または約3:1から約25:1である、請求項22〜25のいずれか1項に記載のシリコン・オン・インシュレータ構造体。
  27. 前記バルク層が平均的な抵抗率Rbulkを有し、前記Rpeakと前記Rbulkとの抵抗率の違いが、少なくとも約1,000ohm−cm、少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cm、少なくとも約10,000ohm−cm、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmまたは約5,000ohm−cmから約25,000ohm−cmである、請求項22〜26のいずれか1項に記載のシリコン・オン・インシュレータ構造体。
  28. 前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率RHDを有し、RHDに対するRpeakの比率が少なくとも約2:1、少なくとも約3:1、少なくとも約5:1、少なくとも約7:1、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1または約3:1から約25:1である、請求項22〜27のいずれか1項に記載のシリコン・オン・インシュレータ構造体。
  29. 前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率RHDを有し、前記Rpeakと前記RHDとの抵抗率の違いが、少なくとも約1,000ohm−cm、少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cm、約10,000ohm−cm、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmまたは約5,000ohm−cmから約25,000ohm−cmである、請求項22〜28のいずれか1項に記載のシリコン・オン・インシュレータ構造体。
  30. 請求項22〜29のいずれか1項のSOI構造体の少なくとも一部を含む高周波装置。
  31. ハンドルウエハと、シリコン素子層と、前記ハンドルウエハと前記シリコン素子層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、前記ハンドルウエハが、前記軸方向に前記ハンドル−誘電体界面から前記後面に向かって深さDslで延在する高抵抗率の領域を含む表層および平均的な抵抗率Rbulkを有し前記表層から前記後面に向かって延在するバルク層を含み、前記高抵抗率領域が前記高抵抗率領域の全体にわたってバルクの抵抗率Rbulkを少なくとも約50%上回る抵抗率を有し、前記高抵抗率領域が軸方向に測定した少なくとも約1μmの厚さDresを有する、シリコン・オン・インシュレータ構造体。
  32. 前記高抵抗率領域の前記厚さDresが、少なくとも約5μm、少なくとも約10μm、少なくとも約15μm、少なくとも約20μm、少なくとも約25μm、約1μmから約100μm、約1μmから約50μm、約5μmから約40μmまたは約10μmから約50μmである、請求項31に記載のシリコン・オン・インシュレータ構造体。
  33. 請求項31または32に記載のSOI構造体の少なくとも一部を含む高周波装置。
  34. ハンドルウエハと、シリコン素子層と、前記ハンドルウエハと前記シリコン素子層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、表層が前記ハンドル−誘電体界面から前記後面に向かって深さDslの前記軸方向に延在し、表層がその中にpn接合を有し、バルク層が前記表層から前記後面に向かって延在し、前記ハンドルウエハが第1型のドーパントを含み、第1型のドーパントがp型またはn型のドーパントのいずれかであり、前記ハンドルウエハが第2型のドーパントを含み、第2型のドーパントがp型またはn型のドーパントのいずれかで、第1型のドーパントと異なる型であり;第2型のドーパントが前記ハンドルウエハの前記表層において、または表層付近でピーク濃度を有し、前記前面における第2型のドーパントの前記濃度が前記ハンドルウエハ内の第1型のドーパントの前記平均濃度を超え、前記第2型のドーパントの前記濃度が概して前記ハンドルウエハの前記前面から前記バルク層に向かって低下し、前記第2型の前記ドーパントの前記濃度が前記表層内の点Pequalにおける前記第1型の前記ドーパントの前記濃度に実質的に等しく、前記第2型の前記ドーパントの前記濃度がPequalからバルク層に向かって前記第1型の前記ドーパントの前記濃度より低い、シリコン・オン・インシュレータ構造体。
  35. equalが前記pn接合が生じる点である、請求項34に記載のシリコン・オン・インシュレータ構造体。
  36. 前記表層がサーマルドナーを含み、かつPequalと異なる点においてpn接合が生じる、請求項34に記載のシリコン・オン・インシュレータ構造体。
  37. ハンドルウエハと、シリコン素子層と、前記ハンドルウエハと前記シリコン素子層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、表層が前記ハンドル−誘電体界面から前記後面に向かって深さDslの前記軸方向に延在し、バルク層が前記表層から前記後面に向かって延在し、前記ハンドルウエハが第1型のドーパントを含み、第1型のドーパントがp型またはn型のドーパントのいずれかであり、その後のサーマルドナー形成アニールに際し前記ハンドルウエハが前記表層内にpn接合を形成することができるように前記ハンドルウエハが前記表層内に酸素濃度プロファイルを有する、シリコン・オン・インシュレータ構造体。
  38. 前記シリコン・オン・インシュレータ構造体が第2型のドーパントを含み、前記第2型のドーパントがp型またはn型のドーパントのいずれかであり、前記第1型のドーパントと異なる型であり、前記第2型のドーパントの前記濃度が、前記第2型のドーパントの不純物準位を上回らない、請求項37に記載のシリコン・オン・インシュレータ構造体。
JP2013558114A 2011-03-16 2012-03-13 ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法 Active JP6228462B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161453409P 2011-03-16 2011-03-16
US61/453,409 2011-03-16
US201161545891P 2011-10-11 2011-10-11
US61/545,891 2011-10-11
PCT/US2012/028920 WO2012125632A1 (en) 2011-03-16 2012-03-13 Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures

Publications (3)

Publication Number Publication Date
JP2014512091A true JP2014512091A (ja) 2014-05-19
JP2014512091A5 JP2014512091A5 (ja) 2017-05-18
JP6228462B2 JP6228462B2 (ja) 2017-11-08

Family

ID=45955089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013558114A Active JP6228462B2 (ja) 2011-03-16 2012-03-13 ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法

Country Status (7)

Country Link
US (2) US8846493B2 (ja)
EP (1) EP2686878B1 (ja)
JP (1) JP6228462B2 (ja)
KR (1) KR101870476B1 (ja)
CN (1) CN103430298B (ja)
TW (1) TWI550834B (ja)
WO (1) WO2012125632A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103270A (ja) * 2015-11-30 2017-06-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019514202A (ja) * 2016-03-31 2019-05-30 ソイテックSoitec Rf用途のための半導体オンインシュレータ基板
JP2021005720A (ja) * 2016-10-26 2021-01-14 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 向上した電荷捕獲効率を有する高抵抗率シリコンオンインシュレータ基板

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011113549B4 (de) * 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US8884427B2 (en) * 2013-03-14 2014-11-11 Invensas Corporation Low CTE interposer without TSV structure
US9209069B2 (en) * 2013-10-15 2015-12-08 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
US9768056B2 (en) * 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
FI130149B (en) 2013-11-26 2023-03-15 Okmetic Oyj High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device
KR102212296B1 (ko) 2014-01-23 2021-02-04 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US10312134B2 (en) 2014-09-04 2019-06-04 Globalwafers Co., Ltd. High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9853133B2 (en) 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
EP4170705A3 (en) * 2014-11-18 2023-10-18 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
EP3221884B1 (en) 2014-11-18 2022-06-01 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafers with charge trapping layers and method of manufacturing thereof
EP3266038B1 (en) 2015-03-03 2019-09-25 GlobalWafers Co., Ltd. Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
CN107408532A (zh) 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
WO2016196060A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing semiconductor-on-insulator
EP3304586B1 (en) 2015-06-01 2020-10-07 GlobalWafers Co., Ltd. A method of manufacturing silicon germanium-on-insulator
DE102015211087B4 (de) * 2015-06-17 2019-12-05 Soitec Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
JP6749394B2 (ja) 2015-11-20 2020-09-02 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 滑らかな半導体表面の製造方法
WO2017093829A1 (en) * 2015-12-04 2017-06-08 The Silanna Group Pty Ltd Semiconductor on insulator substrate
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
WO2017142704A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
WO2017142849A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
WO2017155808A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
WO2017155804A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
WO2017155805A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
US10026642B2 (en) 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
SG10202106913TA (en) 2016-06-08 2021-08-30 Globalwafers Co Ltd High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) * 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
US20180030615A1 (en) * 2016-07-28 2018-02-01 Sunedison Semiconductor Limited (Uen201334164H) Methods for producing single crystal silicon ingots with reduced seed end oxygen
EP3288067B1 (en) 2016-08-25 2021-10-27 IMEC vzw Method for transferring a group iii-iv semiconductor active layer
EP4009361A1 (en) 2016-12-05 2022-06-08 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator structure
US10453703B2 (en) 2016-12-28 2019-10-22 Sunedison Semiconductor Limited (Uen201334164H) Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield
EP3580776B1 (en) 2017-02-10 2021-04-28 GlobalWafers Co., Ltd. Methods for assessing semiconductor structures
US10879212B2 (en) * 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
CN117038572A (zh) 2017-07-14 2023-11-10 太阳能爱迪生半导体有限公司 绝缘体上半导体结构的制造方法
CN109935626A (zh) * 2017-12-17 2019-06-25 微龛(北京)半导体科技有限公司 一种绝缘层上硅总剂量效应版图加固技术
SG11202009989YA (en) 2018-04-27 2020-11-27 Globalwafers Co Ltd Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
KR102463727B1 (ko) 2018-06-08 2022-11-07 글로벌웨이퍼스 씨오., 엘티디. 얇은 실리콘 층의 전사 방법
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
FR3106019B1 (fr) * 2020-01-07 2021-12-10 Soitec Silicon On Insulator Procede de fabrication d’une structure de type semi-conducteur sur isolant pour applications radiofréquences
US11271079B2 (en) * 2020-01-15 2022-03-08 Globalfoundries U.S. Inc. Wafer with crystalline silicon and trap rich polysilicon layer
FR3108774B1 (fr) * 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
CN112582332A (zh) * 2020-12-08 2021-03-30 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法
CN113109625A (zh) * 2021-04-07 2021-07-13 上海新昇半导体科技有限公司 硅片导电类型的判定方法
TWI768957B (zh) 2021-06-08 2022-06-21 合晶科技股份有限公司 複合基板及其製造方法
CN114334792A (zh) * 2021-10-29 2022-04-12 上海新昇半导体科技有限公司 Soi结构的半导体硅晶圆及其制备方法
CN114664657A (zh) * 2021-10-29 2022-06-24 中国科学院上海微系统与信息技术研究所 一种晶圆表面处理方法
WO2024097891A2 (en) * 2022-11-04 2024-05-10 Murata Manufacturing Co., Ltd. Methods for maintaining stable high resistivity of soi wafers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278766A (ja) * 1989-04-19 1990-11-15 Fujitsu Ltd 半導体装置の製造方法
JP2000030996A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
JP2000100676A (ja) * 1998-07-23 2000-04-07 Canon Inc 半導体基板とその作製方法
JP2005123351A (ja) * 2003-10-16 2005-05-12 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウェーハおよびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5024723A (en) 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
US5376579A (en) * 1993-07-02 1994-12-27 The United States Of America As Represented By The Secretary Of The Air Force Schemes to form silicon-on-diamond structure
JPH07106512A (ja) 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたsimox処理方法
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
TW444266B (en) * 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
US7132309B2 (en) 2003-04-22 2006-11-07 Chien-Min Sung Semiconductor-on-diamond devices and methods of forming
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6743662B2 (en) * 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
CN1856873A (zh) 2003-09-26 2006-11-01 卢万天主教大学 制造具有降低的欧姆损耗的多层半导体结构的方法
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
US7883990B2 (en) * 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
FR2933233B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
US8089126B2 (en) 2009-07-22 2012-01-03 International Business Machines Corporation Method and structures for improving substrate loss and linearity in SOI substrates
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278766A (ja) * 1989-04-19 1990-11-15 Fujitsu Ltd 半導体装置の製造方法
JP2000030996A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
JP2000100676A (ja) * 1998-07-23 2000-04-07 Canon Inc 半導体基板とその作製方法
JP2005123351A (ja) * 2003-10-16 2005-05-12 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウェーハおよびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103270A (ja) * 2015-11-30 2017-06-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019514202A (ja) * 2016-03-31 2019-05-30 ソイテックSoitec Rf用途のための半導体オンインシュレータ基板
US10886162B2 (en) 2016-03-31 2021-01-05 Soitec Semiconductor-on-insulator substrate for RF applications
US11626319B2 (en) 2016-03-31 2023-04-11 Soitec Semiconductor-on-insulator substrate for rf applications
JP2021005720A (ja) * 2016-10-26 2021-01-14 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 向上した電荷捕獲効率を有する高抵抗率シリコンオンインシュレータ基板

Also Published As

Publication number Publication date
US20120238070A1 (en) 2012-09-20
KR20140019350A (ko) 2014-02-14
WO2012125632A1 (en) 2012-09-20
US20120235283A1 (en) 2012-09-20
CN103430298A (zh) 2013-12-04
EP2686878B1 (en) 2016-05-18
TW201241994A (en) 2012-10-16
US8846493B2 (en) 2014-09-30
EP2686878A1 (en) 2014-01-22
TWI550834B (zh) 2016-09-21
CN103430298B (zh) 2016-03-16
JP6228462B2 (ja) 2017-11-08
KR101870476B1 (ko) 2018-06-22

Similar Documents

Publication Publication Date Title
JP2014512091A (ja) ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法
TWI721223B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
JP6972282B2 (ja) 高抵抗シリコンオンインシュレータ構造及びその製造方法
JP2014512091A5 (ja)
CN107430982B (zh) 贴合式半导体晶圆以及贴合式半导体晶圆的制造方法
KR101500956B1 (ko) Soi웨이퍼의 제조 방법
WO2012012138A2 (en) Method for finishing silicon on insulator substrates
KR101340002B1 (ko) Soi웨이퍼의 제조방법
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
US20080164572A1 (en) Semiconductor substrate and manufacturing method thereof
WO2009031392A1 (ja) 貼り合わせウェーハの製造方法
EP1965413B1 (en) Method for manufacturing soi substrate
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP5565128B2 (ja) 貼り合わせウエーハの製造方法
JP2022067962A (ja) Soiウェーハの製造方法及びsoiウェーハ
CN114730732A (zh) 制造用于射频应用的绝缘体上半导体衬底的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150312

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161227

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20170217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170217

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20170327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171013

R150 Certificate of patent or registration of utility model

Ref document number: 6228462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250