CN103430298A - 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法 - Google Patents

在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法 Download PDF

Info

Publication number
CN103430298A
CN103430298A CN2012800135864A CN201280013586A CN103430298A CN 103430298 A CN103430298 A CN 103430298A CN 2012800135864 A CN2012800135864 A CN 2012800135864A CN 201280013586 A CN201280013586 A CN 201280013586A CN 103430298 A CN103430298 A CN 103430298A
Authority
CN
China
Prior art keywords
wafer
resistivity
processing wafer
dopant
000ohm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800135864A
Other languages
English (en)
Other versions
CN103430298B (zh
Inventor
J·L·利伯特
L·斐
R·W·斯坦德利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
SunEdison Semiconductor Ltd
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN103430298A publication Critical patent/CN103430298A/zh
Application granted granted Critical
Publication of CN103430298B publication Critical patent/CN103430298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

公开了在绝缘体上硅结构的处理晶片中具有高电阻率区域的绝缘体上硅结构。还提供了用于制造此类绝缘体上硅结构的方法。示例性方法包括产生处理晶片的非均匀热施主分布和/或修改掺杂剂分布以在处理晶片中产生新的电阻率分布。这些方法可以包括一个或多个SOI制造步骤或电子器件（例如，RF器件）制造步骤。

Description

在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
对相关申请的交叉引用
本申请要求2011年3月16日提交的编号为61/453,409的美国临时专利申请和2011年10月11日提交的编号为61/545,891的美国临时专利申请的优先权，这两个申请通过引用的方式并入于此。
技术领域
本发明的领域涉及绝缘体上硅结构，更具体地说，涉及在绝缘体上硅结构的处理晶片（handle wafer）中具有高电阻率区域的绝缘体上硅结构。本发明还涉及用于制造此类绝缘体上硅结构的方法。
背景技术
已经发现高电阻率硅据非常适合于射频（“RF”）应用。具体而言，已经发现高电阻率硅可以减少RF功率损耗，这有益于RF系统的有源和无源元件并且已经发现能够改善隔离属性。具有高电阻率处理晶片的绝缘体上硅结构（“SOI结构”）的特征在于相对于高电阻率体硅晶片而言提高了产量和器件性能。
此类SOI结构适用于大量RF应用。例如，具有高电阻率处理晶片的SOI结构可用于在同一芯片上具有数字逻辑和存储器的高性能RF电路，如Fiorenza等人所发表的“RF Power Performance of an LDMOSFET onHigh-Resistivity SOI”，IEEE Electron Device Letters，Vol.26，No.1(2005)。建立在高电阻率SOI结构上的LDMOSFET广泛用于例如包括蜂窝电话、无线LAN、固定式无线和抗辐射应用等的集成RF功率应用。
建立在高电阻率衬底上的SOI结构可以使用由锭制造的处理晶片形成，所述锭通过所谓的丘克拉斯基（Czochralski）法从硅熔体（其中的杂质可进行反掺杂以增加电阻率）提拉而成。但是很难可靠地制造此类处理晶片，因为多晶硅熔体和/或坩埚等中的微量掺杂剂杂质可使电阻率明显偏离目标值，并且熔体中的掺杂剂杂质浓度随着晶体提拉而变化，因为大多数掺杂剂杂质的分凝系数不一致。而且，丘克拉斯基法生长的硅可以具有相对较高的间隙氧浓度。在特定的器件处理步骤期间，该氧可以聚集并形成影响晶片电阻率的热施主。此外，高电阻率处理晶片容易在介电层（例如，掩埋氧化物层）附近形成表面反型层。通常不宜使用阻止衬底表面反型的方法（例如，损害界面或在界面上使用多晶硅层），因为这些方法的成本较高，并且会增加SOI制造处理的复杂度。
持续需要在用于RF应用时，尤其是在用于高性能RF电路时，表现出提高的可靠性和产量的SOI结构。也持续需要用于制备此类SOI结构的方法，尤其是允许以可靠和经济的方式制造此类结构的方法。
发明内容
本发明的一方面涉及一种用于制备绝缘体上硅结构的方法，所述绝缘体上硅结构包括处理晶片、硅器件层、在所述处理晶片与所述硅器件层之间的介电层。所述处理晶片具有轴、半径、前表面、后表面和沿轴方向从所述前表面延伸到所述后表面的外周边缘。所述处理晶片的所述前表面形成与所述介电层的界面。所述处理-介电界面和后表面垂直于所述轴。所述处理晶片进一步包括沿所述轴方向从所述处理-介电界面朝着所述后表面延伸深度Dsl的表面层。所述表面层包括高电阻率区域。所述处理晶片包括从所述表面层朝着所述后表面延伸的体层。所述处理晶片具有电阻率峰值存在于所述高电阻率区域中的电阻率分布，所述电阻率从所述电阻率峰值朝着所述体层大致减少。所述方法包括选择具有给定掺杂剂浓度和间隙氧浓度的处理晶片。所述处理晶片掺杂第一类型掺杂剂，所述第一类型掺杂剂为p型或n型掺杂剂。通过以下步骤中的至少一项在所述处理晶片的所述表面层中形成高电阻率区域：(1)将氧扩散入或扩散出所述处理晶片以在所述处理晶片中形成非均匀氧分布并且对具有非均匀氧分布的所述晶片进行退火以形成非均匀热施主分布；以及(2)将所述处理晶片的所述表面层掺杂第二类型掺杂剂，所述第二类型掺杂剂为p型或n型掺杂剂并且其类型不同于所述第一类型。在供体晶片的至少一个表面和/或所述处理晶片的所述前表面上形成介电层。将供体晶片和所述处理晶片接合以形成接合晶片，其中所述供体晶片和处理晶片通过所述介电层沿所述轴分离。所述介电层形成所述供体晶片与介电层之间的供体-介电界面以及所述介电层与所述处理晶片的前表面之间的处理-介电界面。所述接合晶片包括位于所述供体-介电界面、所述处理-介电界面之处，或者位于这两个界面之间的所述介电层中的接合界面。从所述接合晶片中去除所述供体晶片的一部分，以使硅层保持与所述介电层的接合以形成绝缘体上硅结构。
本发明的另一方面涉及一种绝缘体上硅结构，其包括处理晶片、硅器件层、在所述处理晶片与所述硅器件层之间的介电层。所述处理晶片形成与所述介电层的界面并具有轴、半径、后表面和沿轴方向从所述处理-介电界面延伸到所述后表面的外周边缘。所述处理-介电界面和后表面垂直于所述轴。所述处理晶片包括沿所述轴方向从所述处理-介电界面朝着所述后表面延伸深度Dsl的表面层。所述表面层包括高电阻率区域。所述处理晶片包括从所述表面层朝着所述后表面延伸的体层。所述处理晶片具有电阻率峰值Rpeak存在于所述高电阻率区域中的电阻率分布，所述电阻率从所述电阻率峰值朝着所述处理-介电界面大致减少以及从所述电阻率峰值朝着所述体层大致减少。所述电阻率峰值在离所述界面至少0.1μm处出现。
本发明的另一方面涉及一种绝缘体上硅结构，其包括处理晶片、硅器件层、在所述处理晶片与所述硅器件层之间的介电层。所述处理晶片形成与所述介电层的界面并具有轴、半径、后表面和沿轴方向从所述处理-介电界面延伸到所述后表面的外周边缘。所述处理-介电界面和后表面垂直于所述轴。所述处理晶片包括沿所述轴方向从所述处理-介电界面朝着所述后表面延伸深度Dsl的表面层。所述表面层包括高电阻率区域。所述处理晶片包括从所述表面层朝着所述后表面延伸的体层，所述体层具有平均电阻率Rbulk。所述高电阻率区域具有遍布所述高电阻率区域并且超过所述体层电阻率Rbulk至少约50%的电阻率，所述高电阻率区域具有沿所述轴方向测量的至少约1μm的厚度Dres。
本发明的另一方面涉及一种绝缘体上硅结构，其包括处理晶片、硅器件层、在所述处理晶片与所述硅器件层之间的介电层。所述处理晶片形成与所述介电层的界面并具有轴、半径、后表面和沿轴方向从所述处理-介电界面延伸到所述后表面的外周边缘。所述处理-介电界面和后表面垂直于所述轴。表面层沿所述轴方向从所述处理-介电界面朝着所述后表面延伸深度Dsl。所述表面层中具有p-n结。所述处理晶片包括从所述表面层朝着所述后表面延伸的体层。所述处理晶片包括第一类型掺杂剂，所述第一类型掺杂剂为p型或n型掺杂剂。所述处理晶片还包括第二类型掺杂剂，所述第二类型掺杂剂为p型或n型掺杂剂并且其类型不同于所述第一类型。所述第二类型掺杂剂在所述处理晶片的表面处或附近具有峰值浓度。所述前表面处的所述第二类型掺杂剂的浓度超过所述处理晶片中所述第一类型掺杂剂的平均浓度。所述第二类型掺杂剂的浓度从所述处理晶片的所述前表面朝着所述体层大致减少。在所述表面层中的点Pequal处，所述第二类型掺杂剂的浓度基本等于所述第一类型掺杂剂的浓度。从Pequal朝着所述体层，所述第二类型掺杂剂的浓度小于所述第一类型掺杂剂的浓度。
在本发明的又一方面中，一种绝缘体上硅结构包括处理晶片、硅器件层、在所述处理晶片与所述硅器件层之间的介电层。所述处理晶片形成与所述介电层的界面并具有轴、半径、后表面和沿轴方向从所述处理-介电界面延伸到所述后表面的外周边缘。所述处理-介电界面和后表面垂直于所述轴。表面层沿所述轴方向从所述处理-介电界面朝着所述后表面延伸深度Dsl。所述处理晶片包括从所述表面层朝着所述后表面延伸的体层。所述处理晶片包括第一类型掺杂剂，所述第一类型掺杂剂为p型或n型掺杂剂。所述处理晶片在所述表面层中具有氧浓度分布，使得所述处理晶片能够在执行后续热施主生成退火时，在所述表面层中形成p-n结。
本发明的上述各方面中描述的特征仍可进行各种改进。另外还可以将进一步的特征纳入本发明的上述各方面。这些改进和附加特征可以单独地存在，也可通过任意组合存在。例如，下面参考本发明任何所示的实施例介绍的各种特征可以单独地纳入或通过任意组合纳入本发明的上述任何方面。
附图说明
图1是具有处理晶片的绝缘体上硅结构，该处理晶片包括具有高电阻率区域（但并不一定在表面本身上，如下所述）的表面层；
图2是示出根据本发明的实施例的示例性p型处理晶片中的受主（p型掺杂剂）和热施主的数量的图形，该处理晶片在整个晶片体（wafer bulk）内具有大致均匀的高电阻率，该晶片体可能受到进一步处理以形成在表面层中具有电阻率峰值的电阻率分布；
图3是示出在图2中的处理晶片经过氧内扩散工艺和热施主生成退火之后受主（p型掺杂剂）和热施主的数量的图形；
图4是示出在驱入退火之后通过其前表面掺杂n型掺杂剂的示例性p型处理晶片中的受主（p型掺杂剂）和施主（n型掺杂剂）的数量的图形；
图5是示出在驱入退火之后通过其前表面掺杂n型掺杂剂的示例性p型处理晶片中的受主（p型掺杂剂）、施主（n型掺杂剂）和热施主的数量的图形；
图6是示出根据本发明的实施例的示例性p型处理晶片中的受主（p型掺杂剂）和热施主的数量的图形，该处理晶片在整个晶片体内具有大致均匀的高电阻率，该晶片体可能受到进一步处理以形成在表面层中具有电阻率峰值的电阻率分布；
图7是示出在图7中的处理晶片经过氧外扩散工艺和热施主生成退火之后受主（p型掺杂剂）和热施主的数量的图形；
图8是示出在具有p型表面污染的处理晶片经过氧外扩散工艺、热施主生成退火和驱入退火之后受主（p型掺杂剂）和热施主的数量的图形；
图9是示出根据本发明的实施例的适合于形成在表面层中具有电阻率峰值的电阻率分布的示例性n型处理晶片中的受主（n型掺杂剂）和热施主的数量的图形；
图10是示出在驱入退火之后，图8中的处理晶片通过其前表面掺杂p型掺杂剂之后施主（n型掺杂剂）、受主（p型掺杂剂）和热施主的数量的图形；
图11是示出根据实例1制造的两个处理晶片的电阻率分布的图形；
图12是其上设置介电层的供体晶片的截面图；
图13是与处理晶片接合的供体晶片和介电层的截面图；
图14是在劈开平面处劈开供体晶片时SOI结构的截面图；
图15是示出根据实例2制造的第一处理晶片的电阻率分布以及模型化的氧含量及p型和n型电阻率的图形；以及
图16是示出根据实例2制造的第二处理晶片的电阻率分布以及模型化的氧含量及p型和n型电阻率的图形。
相应的附图标记指示附图中的相应部件。
具体实施方式
根据本发明，提供了具有处理晶片的SOI结构，该处理晶片包括在介电层界面处或在介电层界面附近具有高电阻率区域的表面层。一般而言，处理晶片具有在高电阻率区域存在电阻率峰值且电阻率朝着处理晶片的后表面大致减少的电阻率分布。在某些实施例中，电阻率还朝着介电-处理界面减少。在不受缚于特定原理的情况下，可以认为具有这种电阻率分布的SOI结构可能具有较少的谐波失真和/或不容易遭受处理晶片表面反型。
现在参照图1，示出根据本发明的一个或多个实施例制造的SOI结构31。SOI结构31包括处理晶片10、硅层25以及位于处理晶片10与硅层25之间的介电层15。处理晶片10形成与介电层15的界面40。处理晶片10一般为薄圆柱体并具有轴、半径、后表面43和沿轴方向从处理-介电界面40延伸到后表面43的外周边缘39。处理-介电界面40和后表面43垂直于轴。处理晶片10包括沿轴方向从处理-介电界面40朝着后表面43延伸深度DSL的表面层44。表面层44包括具有电阻率峰值的高电阻率区域（未示出）。体层（bulk layer）52从表面层44朝着后表面43延伸。处理晶片10具有在高电阻率区域存在电阻率峰值且电阻率从该电阻率峰值朝着体层52大致减少的电阻率分布。在某些实施例中，电阻率还从电阻率峰值朝着处理-介电界面40大致减少。
多层结构，尤其是指绝缘体上硅结构，以及用于制造绝缘体上硅结构的方法一般是本领域的技术人员公知的（例如，请参阅编号为5,189,500；5,436,175和6,790,747的美国专利，出于所有相关、一致的目的，每个专利通过引用的方式并入于此）。在制造多层结构的示例性工艺中，两个单独的结构被制备，沿接合界面被接合在一起，然后被变薄（例如，通过沿分离面进行脱层来去掉它们的一部分，所述分离面可通过注入和/或通过蚀刻、研磨或类似的工艺形成）。一个结构通常被称为“处理”晶片（或结构），另一个结构通常被称为“供体”晶片（或结构）。在将供体晶片和处理晶片接合在一起之前，介电层可以在供体晶片和/或处理晶片的表面上形成（例如，沉积或生长）。在此方面，在不偏离本发明的范围的情况下，可以使用其它制备SOI结构的方法，例如外延层转移工艺。
一般地，至少供体晶片由单晶硅晶片构成，更一般地，供体晶片和处理晶片均由单晶硅晶片构成，但是需要指出，在不偏离本发明的情况下，可以使用其它起始结构（尤其是指其它供体晶片结构），例如多层和/或异质多层结构。
处理晶片可以是单晶硅或硅锗合金，优选地为单晶硅晶片。供体晶片可以包含硅、锗、砷化镓、硅锗、氮化镓、氮化铝以及它们的组合。但是一般而言，根据本发明的方法使用的处理晶片和供体晶片为单晶硅晶片，一般是从根据传统丘克拉斯基晶体生长法生长的单晶锭上切下的单晶硅晶片。因此，为了便于说明，下面的描述经常提及特定类型的多层结构，即SOI结构。在此方面，需要指出，根据本发明使用的处理晶片和/或供体晶片（甚至是经过下面描述的抛光和清洗步骤的体硅晶片）可以为适合于本领域的技术人员使用的任何直径，例如包括直径为150mm、200mm、300mm、大于300mm、或者甚至450mm的晶片。
根据本发明的实施例，用于制造本发明的SOI结构的起始处理晶片掺杂一种或多种p型掺杂剂或者一种或多种n型掺杂剂。典型的n型掺杂剂例如包括磷、砷和锑。典型的p型掺杂剂例如包括硼、铝和镓。无论使用哪种掺杂剂，掺杂剂的总浓度必须使处理晶片具有至少约50ohm-cm的电阻率（即，体电阻率）。在本发明的某些实施例中，起始衬底具有至少约100ohm-cm、至少约250ohm-cm、至少约500ohm-cm、至少约1,000ohm-cm、或者甚至至少约5,000ohm-cm（例如，从约50ohm-cm到约10,000ohm-cm、从约100ohm-cm到约5,000ohm-cm或者从约100ohm-cm到约1,000ohm-cm）的电阻率。
除了一种或多种p型或n型掺杂剂之外，根据下面描述的本发明的方法形成有高电阻率区域的起始处理晶片还包含氧。一般而言，起始处理晶片具有丘克拉斯基生长的硅通常具有的氧浓度，例如在约1.5x1017到约9x1017原子/cm3或从约1.5x1017到约9x1017原子/cm3（例如，从约3ppma到约18ppma，更优选地从约4ppma到约7ppma，或者甚至到约8ppma）的范围内的氧浓度。在某些实施例中，氧浓度甚至可以比约3ppma更低。但是需要指出，在不偏离本发明的范围的情况下，氧浓度可以大范围地变化。一般而言，单晶硅晶片可以具有落在一般可通过丘克拉斯基工艺获取的范围内或者甚至该范围外任意位置的氧浓度。
一旦处理晶片被选择，便经过多种备选工艺步骤中的至少一种（也可以组合地执行）以产生电阻率分布，在该电阻率分布中，电阻率峰值形成在离处理晶片表面一定距离处（例如，离表面约1μm或更多）或者形成在处理晶片表面处，并且电阻率朝着晶片体大致减少。根据起始处理晶片的掺杂剂类型（即，p型或n型）及浓度和/或氧浓度选择用于操纵电阻率分布的工艺步骤。
根据掺杂剂的类型和浓度以及根据影响热施主后期形成的氧浓度，可以通过外扩散或内扩散工艺操纵处理晶片中的氧分布，以及/或者可以改变掺杂剂浓度以产生处理晶片的高补偿区，在该高补偿区中，电阻率超过处理晶片的体电阻率。需要指出，下面描述的用于产生这种高电阻率区域的方法是示例性的，不应被认为是限制性的。在此方面，由于组合很多，因此没有记载掺杂剂类型、掺杂剂浓度和氧浓度的所有组合。本领域的技术人员可以参考下面描述的示例性方法确定用于针对非示例组合在处理晶片中产生高电阻率区域的方法。
P型起始处理晶片
可以通过取决于晶片中的氧浓度（即，取决于源自氧的热施主形成）以及p型掺杂剂浓度的两种方法中的至少一种形成p型处理晶片中的高电阻率区域。P型掺杂剂在处理晶片中充当电子受主。因此，可通过以下方式在晶片中实现补偿：（1）产生充当晶片中热施主形成模板的氧分布。当使氧分布晶片受到热施主生成退火时，热施主根据该模板而形成并与电子受主结合，从而影响电阻率分布。在某些实施例中，晶片中的热施主分布（通过热施主形成前的氧的内扩散或外扩散进行操纵）使得热施主的数量在晶片厚度内的某一点处基本等于掺杂剂受主（即，p型掺杂剂）的数量，以及/或者（2）将晶片掺杂n型掺杂剂，以使n型掺杂剂（以及热施主（如果存在））的数量基本等于掺杂剂受体的数量。
在本发明的某些实施例中，如图2所示，起始p型晶片具有相对较低的氧浓度，使得在使晶片受到热施主生成退火时（例如，约400℃到450℃持续1到2小时），热施主（NTD)的数量小于受主（即，p型掺杂剂）（Na）的数量。该处理晶片有效地充当p型晶片（Neff）。在此方面，需要指出，图2-9中的受主（Na，有时为Neff）由实线示出，施主（Nd，有时为Neff）用虚线示出。还需要指出，处理晶片的电阻率与1/Neff成比例（即，当Neff低时，电阻率高，反之，电阻率低）。
根据本发明并且如图3所示，可在热施主生成退火之前通过内扩散氧而在图2的晶片中形成高电阻率区域，从而在处理晶片中产生氧的非均匀分布。处理晶片的近表面区域中附加的氧增加在该区域中形成的热施主的数量。热施主的这种增加使得热施主数量变得基本等于受主数量，从而在该区域中补偿晶片并增加电阻率。从图3可看出，Neff在该近表面区域中接近零，这导致电阻率峰值类似于下面描述的图10所示的电阻率峰值。在此方面，在较高的扩散氧的氧浓度处，附加的热施主导致在晶片内形成p-n结，并且在该p-n结处实现补偿。需要理解，为了实现本发明，“p-n结”是由于在（1）热施主和n型掺杂剂的总和与（2）p型掺杂剂之间进行补偿而出现的结。还需要指出，在图3的晶片的某些实施例中，向处理晶片表面延伸时，热施主数量可能增加，但不是以在处理晶片前表面处热施主数量超过受主数量的速度增加（即，在表面处受主数量基本等于或超过热施主数量）。在此类实施例中，p-n结不形成在晶片中，而是电阻率朝着表面增加，使得在表面处而非在如图3所示的离表面一定距离处实现电阻率峰值。
在本发明的某些实施例中并且参照图4，可通过将p型处理晶片掺杂一定量n型掺杂剂，在p型处理晶片中产生高电阻率区域，所述掺杂一般通过处理晶片的前表面发生。一般而言，表面掺杂导致在处理晶片表面出现最大n型掺杂剂浓度，该浓度朝着处理晶片内部减少。该掺杂剂分布补偿p型掺杂剂。在某些实施例中，掺杂剂补偿甚至可以高得足以使表面反型并导致在处理晶片内形成p-n结。在晶片内的一定距离处，n型掺杂剂（即，施主）数量和p型掺杂剂（即，受主）数量变得基本相等（即，在p-n结处），从而在处理晶片中形成补偿和电阻率峰值。在某些实施例中，晶片中的p型掺杂剂和n型掺杂剂的数量在处理晶片的表面处基本相等，这样导致在表面处出现电阻率峰值。
需要指出，图4不考虑热施主。在某些实施例中，处理晶片中的氧浓度高得足以影响实现补偿的那一点。在此方面，热施主和n型掺杂剂具有累加效应，因为它们二者均为电子施主。图5示出与图4类似的晶片分布；但是图5的分布示出存在热施主。从图5可看出，热施主和n型掺杂剂的累加效应导致相对于图4而言，处理晶片前表面处的电阻率减小并且电阻率峰值在离处理晶片表面的更远处出现。应该理解，在某些实施例中，氧浓度足够低，使得形成可以忽略的热施主数量，并且晶片像图4的处理晶片那样工作，其中热施主不会明显影响电阻率分布。
在某些实施例中并且如图6所示，由于氧浓度相对较高，热施主生成退火之后在处理晶片中形成的热施主的数量超过p型掺杂剂的数量。因此，图6的处理晶片有效地充当n型晶片。根据本发明的实施例，通过从处理晶片经由处理晶片的前表面使氧外扩散（将在下面更详细地描述），可以在图6的晶片中形成高电阻率区域（具体是指该区域中的电阻率峰值），以产生氧的非均匀分布，最终形成如图7所示的热施主。外扩散工艺导致在处理晶片表面附近形成较少热施主，这样允许在该表面层内补偿晶片，从而在表面附近（或者甚至在表面本身处）形成电阻率峰值。需要指出，除了p型掺杂剂之外，图6的p型晶片优选地不掺杂n型掺杂剂，尤其是指在晶片表面层中不掺杂，因此n型掺杂剂需要额外的氧外扩散以抵消附加的n型掺杂剂并实现补偿。
在某些实施例中并且如图6所示，p型晶片是具有相对均匀的p型掺杂剂浓度的p型晶片；但是该晶片通过其前表面掺杂附加的p型掺杂剂（例如，通过驱入铝之类的p型杂质）。如果晶片包含如图8所示的相对较大数量的热施主（即，热施主数量超过p型掺杂剂数量），则可以在后续热施主生成退火之后，通过从晶片外扩散氧形成p-n结，从而减少处理晶片表面附近的热施主（NTD）的数量。如果热施主数量最初小于p型掺杂剂（未示出）数量，则可以将氧内扩散到晶片以产生p-n结。
在此方面，应该理解，p型起始处理晶片可以经过氧外扩散、氧内扩散和/或n型掺杂的任意组合以在处理晶片中实现补偿以及产生在补偿区域附近出现的电阻率峰值。外扩散、内扩散和/或掺杂的相对量应该足以实现此类补偿并且取决于起始处理晶片的p型掺杂剂浓度和氧浓度。需要指出，尽管电阻率峰值（即，Neff中的凹陷处）在图3、4、5、7和8中示出为出现在离开表面一定距离处，但是峰值也可以出现在表面本身处。进一步地需要指出，图2-10中的处理晶片的前表面对应于y轴，除非另有所指。还应该理解，在某些实施例中，作为一个或多个退火步骤的结果，p型或n型掺杂剂本身可以从晶片进行外扩散，并且掺杂剂的外扩散可能影响晶片的电阻率分布，这是本领域的技术人员可以理解的。
需要指出，图2-8的p型起始处理晶片可以包含一定量存在于晶片中作为杂质（例如，存在于晶熔体中的杂质）的n型掺杂剂，并且这些掺杂剂可影响处理晶片的电阻率分布。进一步地，下面描述的图9和10的n型起始处理晶片可以包含可影响电阻率分布的p型掺杂剂杂质。在此方面，应该理解，此处描述的“p型”起始处理晶片被认为是在形成晶体时对n型掺杂剂杂质的补偿，反之亦然。
N型起始处理晶片
N型起始处理晶片（即，在整个体中具有n型掺杂剂的晶片）不同于p型起始处理晶片，因为无法单独操纵晶片的热施主分布以通过补偿产生高电阻率区域。可通过将晶片掺杂一种或多种p型掺杂剂，在n型起始晶片中形成高电阻率区域。例如并且如图9所示，处理晶片具有起始n型掺杂剂浓度（Nd）和一定量热施主（NTD）。从图10可看出，可通过经由晶片表面将晶片掺杂一定量p型掺杂剂（Na），在图9的处理晶片中形成高电阻率区域。P型掺杂剂导致在n型处理晶片中形成p-n结，这样产生其中晶片电阻率增加的高补偿区域。
需要指出，尽管单独将氧外扩散或内扩散到n型起始处理晶片一般无法在处理晶片中形成高电阻率分布，但是外扩散和/或内扩散工艺可以影响处理晶片的电阻率分布。例如，从处理晶片表面外扩散氧减少晶片表面的热施主数量，从而减少用于产生高补偿区域的p型掺杂剂数量。进一步地，如果氧内扩散入晶片，则需要相对较大数量的p型掺杂剂以在晶片中产生电阻率峰值。
在此方面，应该理解，n型起始处理晶片可以经过p型掺杂、氧外扩散或氧内扩散的任意组合以在处理晶片中形成高电阻率区域。P型掺杂应该足以在晶片中形成高补偿区域并且取决于起始处理晶片的n型掺杂剂浓度和氧浓度。还应该指出，尽管图10的电阻率峰值被表示为出现在离开表面一定距离处，但是峰值也可以在表面本身处出现。
氧内扩散与外扩散工艺以及热施主形成
如上所述，在本发明的某些实施例中，需要将氧外扩散或内扩散入起始处理晶片以影响其中的电阻率分布。在此方面，可以使用本领域的技术人员已知的用于实现氧内扩散或外扩散的任何方法。在本发明的某些实施例中，通过在将在下面进一步的描述的一组有助于氧外扩散或内扩散的工艺条件下使晶片退火来实现氧内扩散或外扩散。
在处理晶片的前表面没有氧（例如，其上未设置诸如自然氧化层之类的氧化层）的实施例中以及在表面包含氧（例如，制造SOI之后，在处理晶片的的前表面处具有诸如自然氧化层或介电层之类的氧化层）的实施例中，可以从处理晶片外扩散氧。在其中没有氧化层的实施例中，可通过在相对无氧的周围环境中（例如，小于约100ppm）加热晶片，从处理晶片的前表面外扩散氧。在此类实施例中，外扩散可以在高于周围环境的任何温度上发生，其中较高温度对应于较快的外扩散速度。适当的周围环境例如包括与硅基本不反应的气体（例如，惰性气体）和氢气，在这种环境中，在处理晶片不包含表面氧化层的实施例中执行外扩散退火。
在处理晶片的表面上具有氧化层的实施例中，可在氧平衡溶解限度Oeuqil小于体氧浓度Oi时的温度处，通过使晶片退火来使氧外扩散。换言之，退火温度一般应保持小于氧平衡浓度Oeuqil等于或超过体氧浓度Oi时的温度。需要指出，气氛中允许的氧含量可以取决于退火温度，相反地，退火温度可根据气氛中的氧含量选择。如果晶片表面具有氧化层，则周围环境的氧含量可能大范围地变化，并且适当的周围环境例如包括惰性气体、氢气和氧气。
无论处理晶片在其前表面上是否包括表面氧化层，外扩散退火时长都取决于从处理晶片前表面将氧扩散到晶片内的理想深度。优选地，退火时长至少约10分钟或至少约30分钟、至少约1小时、至少约2小时或者至少约4小时（例如，从约10分钟到约6小时）。需要指出，氧分布还可能受到作为SOI制造工艺和/或电子器件制造工艺的一部分的热退火（例如，诸如在约1100℃到1125℃退火约1到4小时的高温接合退火）的影响。进一步地，外扩散退火本身可以是在此类制造工艺期间发生的退火。
一般而言，退火时长和退火温度应该选择为足以在处理晶片表面区域中产生高电阻率区域（例如，p-n结，其中电阻率峰值一般出现在该结处，或者其中晶片的补偿程度朝着处理晶片前表面递增）。在此方面，需要指出，这些参数还可取决于晶片是否还掺杂了类型不同于体晶片掺杂剂类型的掺杂剂（例如，p型处理晶片是否通过晶片前表面掺杂n型掺杂剂，反之亦然）并且还可取决于起始处理晶片的氧含量。
对于氧内扩散，可通过在表面上形成氧化物（例如，在SOI制造之后形成自然氧化层或介电层）并将晶片加热到氧平衡浓度Oeuqil超过体氧浓度Obulk时的温度，通过晶片前表面使氧内扩散。在此方面，退火温度应该大于氧平衡浓度Oeuqil基本等于体浓度Obulk时的温度。需要指出，例如通过在含氧气氛中执行退火，可以在退火本身期间在晶片表面上形成表面氧化层。在各种实施例中，内扩散退火的时长至少约10分钟或至少约30分钟、至少约1小时、至少约2小时或至少约4小时（例如，从约10分钟到约6小时）。
与上述外扩散工艺相同，一般而言，退火气体中的氧含量（如果有）、内扩散退火的时长以及退火温度应该被选择为足以在处理晶片表面区域中产生高电阻率区域。这些参数还可取决于晶片是否还掺杂有类型不同于体晶片掺杂剂类型的掺杂剂，并且还可取决于起始处理晶片氧含量和电阻层的所需厚度。
需要指出，上述用于氧外扩散退火和氧内扩散退火的工艺条件是示例性的，也可以使用所述条件以外的其它条件。可以选择参数的任意组合以在处理晶片中实现期望的电阻率分布。在此方面，此类参数的选择一般可由本领域的普通技术人员执行，并且例如可根据常规试验通过经验确定。
在需要使氧内扩散的实施例中（例如，扩散到p型晶片中以形成热施主），可通过执行热施主生成退火来形成热施主，在该退火中，间隙氧聚集形成热施主。在此方面，此处对术语“热施主”的使用不应被限于任何特定的结构。此类热施主例如可以包括氧聚集（例如，至少两个或三个氧原子聚集）。
在本发明的各种实施例中，热施主生成退火在至少约350℃的温度处执行。一般而言，热施主生成退火在小于约550℃的温度处执行，因为超过约550℃的温度会导致热施主分离回间隙氧。在某些实施例中，热施主被形成，然后由于诸如SOI形成或RF处理之类的后续处理而被分离。在此类实施例中，可执行另一热施主生成退火以在处理晶片中形成热施主（即，热施主生成退火可以在所有超过550℃的处理步骤执行完毕后执行）。
热施主生成退火可以执行至少约5分钟或至少约10分钟、至少约30分钟或至少约1小时（例如，从约5分钟到约5小时，从约5分钟到约3小时，或者从约30分钟到约3小时）。一般而言，热施主生成退火可在任何周围环境中执行。示例性周围环境例如包括惰性气体（例如，氩气）、氮气、氧、氢气以及这些气体的混合。
需要指出，热施主生成退火可以形成SOI制造方法的一部分和/或形成RF电路制造工艺的一部分。一般而言，处理晶片被加热到从约350℃到约550℃的温度以及不发生后续分离事件（例如，晶片被加热到高于约550℃的工艺）的任何工艺都是适合的。在热施主生成退火形成器件制造工艺（例如，RF制造工艺）的一部分的实施例中，SOI结构的处理晶片在此类制造工艺之前可能在表面层中具有如下氧浓度分布：使得处理晶片在后续热施主生成退火时，能够在表面层中形成p-n结（或者，在其它实施例中，在处理晶片前表面处形成浓度峰值）。此类SOI结构可以是n型或p型（即，仅包含n型掺杂剂或额外地包含一些小于p型掺杂剂杂质浓度的p型掺杂剂，或者仅包含p型掺杂剂或额外地包含一些小于n型掺杂剂杂质浓度的n型掺杂剂）。
进一步地，需要指出，尽管热施主不能在n型起始处理晶片中形成p-n结，但是此类热施主一般在此类晶片中偶然形成，因为n型晶片包含一定量的氧并且热施主生成退火可作为SOI或RF器件制造的一部分发生。由于热施主生成退火不可避免地形成此类工艺的一部分，因此，在本发明的某些实施例中，使氧外扩散以控制此类偶然形成的热施主的分布。
在此方面，需要指出，执行热施主生成退火时的温度和执行此退火的时长可能影响热施主分布，其中以较高温度和较长时间的退火形成相对较多的热施主。可以结合氧外扩散或内扩散参数选择退火温度和时长，在某些实施例中，结合掺杂剂分布以在晶片中产生所需的电阻率分布。一般而言，这些参数的组合选择在本领域的普通技术人员的能力范围内。
用于形成P-N结的处理晶片掺杂
如上所述，可将p型起始处理晶片通过其前表面掺杂一定量的n型掺杂剂以形成重补偿区域，或者甚至在处理晶片表面层中形成p-n结，或者n型起始处理晶片可掺杂一定量的p型掺杂剂以形成结和得到高电阻率区域。可使用本领域的技术人员公知的任何数量的技术将处理晶片掺杂第二类型掺杂剂。例如，可通过注入或通过“驱入”被施加到处理晶片前表面的掺杂剂原子来掺杂起始处理晶片。可通过将晶片前表面与包含掺杂剂原子的溶液接触，或者通过将其与液体金属掺杂剂接触，或者通过溅射，将掺杂剂原子施加到晶片表面。一旦施加完毕后，通过将晶片退火到掺杂剂平衡溶解度超过体中第二类型掺杂剂浓度时的温度，将第二类型掺杂剂驱入到晶片。对于典型的掺杂剂（例如，硼或磷），驱入退火可以在至少约900℃、至少约1,000℃，或者甚至至少约1,100℃的温度处执行，并且退火时长可以是至少约15分钟、至少约30分钟，或者甚至至少约1小时。需要指出，所述退火温度和退火时长仅是示例性的，可以不受限制地使用其它温度和退火时长。
在此方面，应该理解，退火可以形成现有制造工艺的一部分并且不需要为了将掺杂剂驱入到晶片而专门执行单独的退火。进一步地，驱入退火可以与上述热施主生成退火在同一退火工艺期间发生；但是需要指出，单独退火是优选的，以实现充分的掺杂剂扩散。需要指出，在本发明的某些实施例中，第二类型掺杂剂不通过单独的工艺步骤施加到晶片前表面；而是，晶片表面上的这些第二类型掺杂剂是由现有的一个或多个工艺步骤导致的杂质。可产生此类表面杂质的示例性处理步骤例如包括晶片清洗工艺和将晶片前表面暴露于气载杂质的任何工艺（例如，暴露于可能在处理晶片表面上积累硼的洁净室环境）。
选择掺杂量以使在处理晶片中形成p-n结（或者，在某些实施例中，晶片的补偿程度朝着表面递增，从而在表面处产生电阻率峰值）。在此方面，掺杂还将取决于处理晶片中的热施主分布。因此，在处理晶片为n型处理晶片（即，在整个晶片内以相对均匀的浓度掺杂n型掺杂剂）并且通过前表面掺杂p型掺杂剂的实施例中，一般而言，在晶片表面附近，p型掺杂剂浓度超过n型掺杂剂浓度，并且p型掺杂剂浓度朝着处理晶片的体层大致减少。P型掺杂剂减少到点Pequal，在该点上，其基本等于n型掺杂剂数量（以及可选地等于热施主数量）。在该点（或区域），晶片被高度补偿，从而导致电阻率峰值（该电阻率峰值可能在Pequal出现，也可能不在该处出现，具体取决于是否存在热施主）。在晶片中超过该点的位置，施主浓度超过p型掺杂剂浓度。在处理晶片为p型处理晶片并且通过前表面掺杂n型掺杂剂的实施例中，在晶片表面附近，n型掺杂剂浓度一般超过p型掺杂剂浓度，其中n型掺杂剂浓度朝着处理晶片的体层大致减少，直到两种类型掺杂剂的浓度在Pequal处变得基本相等。从Pequal向体层延伸时，p型掺杂剂浓度一般超过n型掺杂剂浓度。
需要指出，除了上述浓度分布之外，可以不受限制地使用其它各种n型和p型掺杂剂浓度分布。例如，起始处理晶片中的第一类型掺杂剂一般被描述为在整个晶片内相对均匀。但是，起始掺杂剂的浓度可能在处理晶片内变化。例如，起始处理晶片可以掺杂第一类型掺杂剂仅到离晶片表面特定距离D1处。一般在这些实施例中，第二类型掺杂剂被驱入晶片中仅到距离D2处，D2小于D1。
处理晶片电阻率分布
图11示出根据实例1制备的几个处理晶片的电阻率分布。从图11可看出，根据本发明的几个实施例，处理晶片具有电阻率峰值（Rpeak）在离处理晶片前表面一定距离处出现的电阻率分布。但是应该理解，图11的电阻率分布仅是示例性的，在本发明的其它实施例中，峰值出现在晶片表面。在峰值出现在离表面一定距离处的实施例中，Rpeak可以在离表面（或者在被纳入SOI晶片时，离介电-处理界面）至少约0.1μm处出现，或者在离表面至少约1μm处、或者在离表面甚至至少约2μm处出现（例如，从约0.1μm到约15μm、从约1μm到约15μm、从约2μm到约10μm、从约0.1μm到约5μm或者从约1μm到约5μm）。在本发明的某些实施例中，电阻率峰值Rpeak至少约1,000ohm-cm，在其它一些实施例中，至少约2,000ohm-cm、至少约5,000ohm-cm、至少约7,500ohm-cm、至少约10,000ohm-cm、或者甚至至少约20,000ohm-cm（例如，从约1,000ohm-cm到约100,000ohm-cm、从约1,000ohm-cm到约50,000ohm-cm、从约1,000ohm-cm到约25,000ohm-cm或者从约5,000ohm-cm到约25,000ohm-cm）。
进一步在此方面，电阻率峰值Rpeak与体电阻率Rbulk的电阻率之差可以至少约1,000ohm-cm、至少约2,000ohm-cm、至少约5,000ohm-cm、至少约7,500ohm-cm、或者甚至至少约10,000ohm-cm（例如，从约1,000ohm-cm到约75,000ohm-cm、从约1,000ohm-cm到约25,000ohm-cm、从约1,000ohm-cm到约15,000ohm-cm或者从约5,000ohm-cm到约25,000ohm-cm）。进一步地，电阻率峰值Rpeak与体电阻率Rbulk之比可以为至少约2:1、至少约3:1、至少约5:1或至少约7:1（例如，从约2:1到约100:1、从约2:1到约75:1、从约2:1到约50:1、从约3:1到约50:1或者从约3:1到约25:1）。
处理晶片还在其前表面具有电阻率RHD，该前表面在SOI制造之后形成与介电层的界面。如上所述，在某些实施例中，电阻率峰值Rpeak在表面/界面处出现。在此类实施例中，Rpeak等于RHD。但是在其它实施例中，如图11所示，电阻率从Rpeak向晶片表面大致减少。在这些实施例中，Rpeak与RHD之比可以为至少约2:1、至少约3:1、至少约5:1或至少约7:1（例如，从约2:1到约100:1、从约2:1到约75:1、从约2:1到约50:1、从约3:1到约50:1或者从约3:1到约25:1）。在某些实施例中，Rpeak与RHD的电阻率之差至少约1,000ohm-cm、至少约2,000ohm-cm、至少约5,000ohm-cm、至少约7,500ohm-cm或者至少约10,000ohm-cm（例如，从约1,000ohm-cm到约75,000ohm-cm、从约1,000ohm-cm到约25,000ohm-cm、从约1,000ohm-cm到约15,000ohm-cm或者从约5,000ohm-cm到约25,000ohm-cm）。
本发明的实施例中的处理晶片一般具有高电阻率区域，在该区域中，电阻率超过晶片体中的处理晶片电阻率。为实现本发明，晶片体的电阻率是在晶片经过本发明的用于产生高电阻率区域的方法处理（例如，热施主形成和在晶片中使用第二类型掺杂剂）之前的平均体电阻率。进一步在此方面，在本发明的特定实施例中，当特定晶片深度处的晶片电阻率超过体电阻率至少约体电阻率的50%时，高电阻率区域开始（例如，具有约2,000ohm-cm体电阻率的处理晶片的高电阻率区域将包括电阻率超过约3,000ohm-cm的任一轴区）。在其它实施例中，当在特定晶片深度处的晶片电阻率超过体电阻率至少约75%、至少约100%、至少约150%、或者甚至至少约200%时，高电阻率区域开始。
本发明的实施例中的处理晶片的高电阻率区域一般被描述为在从处理晶片前表面延伸深度DSL的处理晶片表面区域中出现，需要指出，在某些实施例中，本发明的处理晶片的高电阻率区域不延伸到处理晶片前表面，因为从峰值朝着表面的电阻率可能降到高电阻率区域的阈值水平之下（例如，大于体电阻率约50%），或者甚至低于体本身的电阻率。因此应该理解，高电阻率区域存在于该表面层内，但不一定延伸到处理晶片前表面。
在此方面，表面层深度DSL一般对应于从晶片前表面（或者在处理晶片被纳入SOI结构的实施例中，从介电-处理界面）到高电阻率区域中的最低点的距离（即，晶片体与高电阻率区域之间的界面）。在本发明的一个或多个实施例中，表面区域的深度DSL至少约5μm、至少约10μm、至少约15μm、至少约20μm、或者甚至至少约25μm（例如，从约5μm到约100μm、从约5μm到约50μm、从约5μm到约40μm或者从约10μm到约50μm）。需要指出，处理晶片还包括从表面层延伸到处理晶片后表面的体层。
如上所述，电阻率区域本身的厚度Dres可以小于表面层深度DSL。在本发明的各种实施例中，电阻率区域的厚度Dres至少约1μm、至少约5μm、至少约10μm、至少约15μm、至少约20μm、或者甚至至少约25μm（例如，从约1μm到约100μm、从约1μm到约50μm、从约5μm到约40μm或者从约10μm到约50μm）。
需要指出，图11所示的电阻率分布和上面描述的分布可以是在处理晶片纳入SOI结构之前、纳入SOI结构之后、或者在SOI结构表面上形成RF器件之后的处理晶片分布。在此方面，需要理解，术语“下部”、“上部”、“顶部”和/或“底部”不应被认为是限制性的，这些术语并非旨在指示处理晶片和/或SOI结构的任何特定方位。
应该理解，在执行热施主生成退火（例如，约2小时的约450℃退火）之前或在执行此类热施主生成退火之后，处理晶片（在SOI制造之前或之后）可以具有上面描述的和/或在附图（例如，图11、15和/或16）中示出的电阻率分布。进一步地，尽管根据处理晶片的“前表面”描述了本发明的特定实施例，但是应该理解，可以将具有所需特征的处理晶片纳入SOI结构，并且该“前表面”形成与介电层的界面（即，在接合工艺期间和之后形成介电-处理界面）。此处对处理晶片的“前表面”的称谓一般可以与“介电-处理界面”互换，并且短语“前表面”不应被认为是限制性的。
SOI结构制造
上面在各种实施例中描述的处理晶片根据本领域的技术人员公知的用于形成SOI结构的任何方法被纳入SOI结构。在此方面，应该理解，上述一个或多个工艺步骤可以形成SOI制造工艺的一部分（例如，热施主生成退火、掺杂剂“驱入”退火等）。用于形成SOI结构的示例性方法包括晶片接合工艺（例如，利用附着于供体晶片和处理晶片的至少一个表面的介电层将供体晶片和处理晶片进行接合，并且通过蚀刻和/或研磨或者通过劈开去除供体晶片的一部分）和SIMOX工艺（其中氧离子注入体硅衬底以产生损坏区，该损坏区通过高温退火而转换为掩埋氧化物层）。
根据晶片接合工艺制造的SOI晶片在图12-14示出并且在下面进行描述，在该晶片接合工艺中，使用具有上述电阻率分布的处理晶片（例如，期望的电阻率分布在SOI制造之前、在SOI制造之后或者在器件（例如，RF器件）制造之后出现）。根据接合工艺，在将供体晶片与处理晶片接合在一起之前，可以在供体晶片和/或处理晶片的表面上形成介电层（例如，沉积或生长）。在此方面，SOI结构和用于制备SOI结构的方法在此被描述为使介电层在供体晶片上沉积或生长，并且被描述为使处理晶片表面接到介电层表面。但是应该理解，除了在供体晶片上生长或沉积介电层之外，另选地，还可以使介电层在处理晶片上生长或沉积，并且这些结构可以不受限制地以各种布置中的任一布置进行接合。此处对单独设置在处理晶片上的介电层的称谓不应被认为是限制性的。
参照图12，在供体晶片12的抛光前表面上形成（例如，沉积或生长）介电层15（例如，氧化硅和/或氮化硅层）。介电层15可根据本领域中的任何已知技术施加，诸如热氧化（例如，湿氧化或干氧化）、化学气相沉积或这些技术的组合。需要指出，尽管介电层在图12中示出为仅位于供体晶片12的前表面上，但是在处理晶片的所有表面上生长介电层更为实用。
一般而言，介电层15生长为足以在最终结构中提供所需绝缘属性的基本均匀的厚度。但是，介电层通常具有至少约1nm且小于约5,000nm、小于约3,000nm、小于约1,000nm、小于约500nm、小于约300nm、小于约200nm、小于约150nm、小于约100nm、或者甚至小于约50nm的厚度。介电层15可以是任何适合于在SOI结构中使用的电绝缘材料，例如，包含SiO2、Si3N4或氧化铝、氮化铝、或者甚至氧化镁的材料。在一个实施例中，介电层15为SiO2（即，介电层基本由SiO2构成）。
在此方面，应该理解，尽管SOI结构在此被描述为具有介电层，但是在某些实施例中，去除介电层并且处理晶片和供体晶片“直接接合”。此处对此类介电层的称谓不应被认为是限制性的。本领域的技术人员公知的多种技术中的任意一种可用于制造此类直接接合的结构。
在某些实施例中，离子（例如，氢原子、氦原子或氢原子与氦原子的组合）被注入供体晶片前表面以下基本均匀的指定深度处以确定劈开面17。需要指出，当注入离子组合时，这些离子可以同时注入，也可以按顺序注入。可以使用本领域中公知的方式实现离子注入。例如，可以与编号为6,790,747的美国专利中公开的工艺类似的方式实现注入。注入参数例如可以包括以例如约20到约125keV（例如，以20keV的能量和2.4x1016离子/cm2的剂量注入H2 +）或者约40到约125keV的总能量、约1x1015到约1x1017离子/cm2（例如，从约1x1016到约7.5x1016离子/cm2）的总剂量注入离子。当使用离子组合时，可以相应地在离子组合之间调整剂量（例如，以36keV的能量和约1x1016离子/cm2的剂量注入He+，接着以48keV的能量和约5x1015离子/cm2的剂量注入H2 +）。
当在沉积介电层之前执行注入时，在低得足以防止沿供体层中的平面17过早的分离或劈开的温度适当地执行供体晶片上后续介电层的生长或沉积（即，在晶片接合工艺步骤之前）。分离或劈开温度是注入种类、注入剂量和注入材料的复杂函数。但是，一般可通过使沉积或生长温度保持低于约500℃来避免过早的分离或劈开。
现在参照图13，介电层15的前表面然后通过亲水接合工艺与处理晶片10的前表面接合以形成接合晶片20（可选地，该晶片还可以具有在其上形成的介电层（例如，氧化层））。介电层15和处理晶片10可通过使晶片表面暴露于例如包含氧或氮的等离子体而接合在一起。在通常称为表面活化的工艺中，暴露于等离子体下修改了表面结构。然后将晶片压在一起并且在其间形成接合界面18处的接合。
在接合之前，可选地，可以使用本领域中公知的技术对介电层和处理晶片的表面进行清洗和/或简单蚀刻或平坦化，以制备用于接合的表面。在不受制于特定原理的情况下，我们一般认为SOI结构的硅表面质量部分地取决于接合之前的表面质量。此外，接合之前两个表面的质量对最终接合界面的质量和强度都有直接影响。
因此，在某些实例中，介电层和/或处理晶片可以经过以下一种或多种步骤以在接合之前获取例如低表面粗糙度（例如，在接合之前小于约0.5nm均方根（RMS）的粗糙度）：（i）例如通过CMP进行平坦化和/或（ii）例如通过湿化学清洗过程进行清洗，诸如亲水表面制备工艺（例如，RCASC-1清洗工艺，其中表面在65℃与包含比例例如为1:2:50的氢氧化铵、过氧化氢以及水的溶液接触约20分钟，接着用去离子水冲洗并烘干）。可选地，两个表面中的一个或全部还可以在湿清洗工艺之后经过等离子体活化，或者以等离子体活化来替代湿清洗工艺，以增加最终的接合强度。等离子体环境例如可以包括氧气、氨气、氩气、氮气、乙硼烷或磷化氢。
一般而言，可以基本上使用本领域中公知的任何技术实现晶片接合，前提是用于实现接合界面形成的能量足以确保在后续处理（即，通过沿供体晶片中的劈开或分离面17的分离来实现层转移）期间维持接合界面的完整性。但是，晶片接合一般通过以下方式实现：在大气压或在减小的压力（例如，约50mTorr）下并且在室温下，使介电层的表面与处理晶片（可选地与其上的另一介电层）接触，接着在升高的温度下（例如，在至少约200℃、至少约300℃、至少约400℃、或者甚至至少约500℃）加热足够的时长（例如，至少约10秒、至少约1分钟、至少约15分钟、至少约1小时、或者甚至至少约3小时）。例如，加热可以在约350℃执行约2小时。最终界面的接合强度大于约500mJ/m2、大于约1000mJ/m2、大于约1500mJ/m2、或者甚至大于约2000mJ/m2。升高的温度导致在供体晶片与处理晶片的邻接表面之间形成共价键，从而固化了供体晶片与处理晶片之间的接合。在对接合晶片执行加热或退火的同时，早期注入供体晶片的离子弱化了劈开面。沿劈开面从接合晶片中分离（即，劈开）供体晶片的一部分以形成SOI结构。
在形成接合界面之后，最终的接合结构受到足以诱发沿供体晶片内的分离或劈开面裂开的条件作用（图14）。一般而言，该裂开可以使用本领域中公知的技术实现，例如，热诱发和/或机械诱发的劈开技术。但是，裂开通常通过以下方式实现：在惰性（例如，氩气或氮气）气氛或周围环境条件下，在至少约200℃、至少约300℃、至少约400℃、至少约500℃、至少约600℃、至少约700℃、或甚至至少约800℃的温度下（例如，处于约200℃到约800℃，或者约250℃到约650℃的范围内的温度）对接合结构退火持续至少约10秒、至少约1分钟、至少约15分钟、至少约1小时、或甚至至少约3小时的时长（其中较高的温度需要较短的退火时间，反之亦然）。
在此方面，需要指出，在另选实施例中，该分离可以通过机械力的方式单独诱发或实现，也可以通过机械力和退火的组合诱发或实现。例如，接合晶片可以置于固定装置中，其中沿垂直于接合晶片对边的方向施加机械力以将供体晶片的一部分拉离接合晶片。根据某些方法，使用吸盘施加机械力。通过在劈开面上接合晶片的边缘处施加机械斜楔使沿劈开面的分裂开始进行，从而使供体晶片的一部分开始分离。吸盘施加的机械力然后将供体晶片的一部分拉离接合晶片，从而形成SOI结构。
参照图14，在分离时，形成两个结构30、31。由于接合结构20的分离沿供体晶片12中的劈开面17发生（图13），因此供体晶片的部分成为这两个结构的部分（即，供体晶片的一部分与介电层一起转移）。结构30包括供体晶片的一部分。结构31是绝缘体上硅结构并包括处理晶片16、介电层15和硅层25。
最终的SOI结构31包括设置在介电层15和处理晶片10顶上的薄硅层25（在劈开后供体晶片留下的部分）。SOI结构的劈开面（即，供体晶片的薄硅层）具有可通过额外的处理弄平的粗糙表面。结构31可经过额外的处理以制造其上具有器件制造所需特征的硅层表面。此类特征例如包括降低的表面粗糙度和/或减小的光点缺陷浓度。此外，薄硅层25可以进一步处理以通过例如外延沉积来沉积附加的硅以增加层厚度。
还可通过将两个晶片进行接合并分别在如BGSOI或BESOI工艺中通过研磨和/蚀刻去除接合晶片之一的一部分来制备SOI结构。例如，SOI结构可通过以下方式制备：将一个晶片接合到另一晶片（其中一个晶片是上面描述的处理晶片），然后使用公知的晶片薄化技术蚀刻掉晶片之一的大部分以获取器件层（例如，请参阅编号为5,024,723和5,189,500的美国专利，出于所有相关、一致的目的，这两个专利通过引用的方式并入于此）。处理晶片可在BESOI制造工艺之前、BESOI工艺之后、或者在使用BESOI工艺制备的SOI结构制造电子器件之后具有上面描述的电阻率分布。
在本发明的某些实施例中，作为上述接合晶片方法的另选，使用SIMOX方法制备绝缘体上硅结构，其中体晶片经过本领域中标准的离子注入工艺（例如，请参阅编号为5,436,175的美国专利以及“PlasmaImmersion Ion Implantation for Semiconductor Processing,MaterialsChemistry and Physics46(1996)132-139”，出于所有相关、一致的目的，二者通过引用的方式并入于此）。在此方面，应该理解，根据SIMOX方法使用的体硅晶片可以是上面描述的“处理”晶片，短语“处理晶片”不应该被认为是限制性的。在此类SIMOX方法中，氧内扩散到处理晶片可能在形成掩埋氧化物层期间发生（例如，在接近1325°退火）。外扩散可以通过后续的低温退火发生。可通过离子注入法注入掺杂剂。
电子器件（例如，RF器件）制造
在此方面，应该理解，上面描述的SOI结构和处理晶片可以纳入电子器件并且尤其适合于制造射频（RF）器件。此类电子器件（例如，RF器件）可以具有通过硅器件层、介电层（例如，掩埋氧化物层）和处理晶片中的至少一者形成的沟槽和/或触头。进一步地，触头和/或栅结构可以在制造此类器件时，在硅层表面上形成。还应该理解，器件制造工艺本身可以形成用于制备具有上述电阻率分布的处理晶片的工艺的一部分（例如，热施主生成退火和/或掺杂剂“驱入”退火可以是器件制造工艺的一部分）。另选地，处理晶片可以在器件（例如，RF器件）制造工艺之前具有所需的电阻率。建立在包含具有上述电阻率分布的处理晶片的SOI结构上的器件可能特征在于，减少信号失真、频率响应和/或功耗。
实例
本发明的工艺进一步通过以下实例示出。这些实例不应被视为限制性的。
实例1：具有电阻率峰值位于表面层的处理晶片的制造
制备两个处理晶片并针对每个晶片确定扩展电阻分布（SRP）。每个处理晶片在经过修改电阻率分布的工艺之前，均为n型晶片。每个n型晶片经过p型表面杂质和/或氧内扩散或外扩散工艺（接着执行热施主生成退火）以修改处理晶片的电阻率分布并在处理晶片的表面层中产生几乎完整的补偿区域或p-n结（即，具有电阻率峰值的高电阻率区域）。需要指出，图11中具有最高峰值的分布和具有最低峰值的分布是同一晶片，而是SRP被测量两次（一次SRP在内部实验室被确定，另一次SRP通过外部实验室确定）。
SRP分析结果在图11中示出。从图11可看出，每个晶片具有从约900ohm-cm到约1,500ohm-cm的体电阻率并且具有至少约9,000ohm-cm的电阻率峰值。电阻率峰值一般在离处理晶片前表面约1μm到约5μm之间的位置出现。电阻率分布被认为主要受从晶片前表面内扩散的p型杂质（例如，硼和/或铝）影响。
实例2：处理晶片中P-N结的形成
在图15和16中，多个处理晶片的电阻率分布用虚线示出（图例中未标示）。建立多个参数（p-n结的p型侧和n型侧的体氧和电阻率）的模型以说明处理晶片的电阻率分布的制造过程。这些参数根据晶片中的掺杂剂分布和氧分布建模。图15示出经过氧外扩散工艺和热施主生成退火的p型晶片（掺硼）的电阻率分布，其中所包含的铝（第二p型掺杂剂）在退火之前位于该晶片的表面上。间隙氧的初始浓度为7ppma。在退火之前，p型起始处理晶片的电阻率约为4,000ohm-cm。在1125℃执行（即，模拟）4小时（即，典型SOI平滑化退火的退火条件）氧外扩散工艺。热施主生成退火在460℃上执行2小时。晶片表面的铝浓度为3x1012原子/cm3。铝在氧外扩散退火期间被“驱入”晶片（即，在同一退火工艺期间发生外扩散退火和驱入退火）。
图15还示出在热施主生成退火之前晶片中的氧分布。从图15可看出，氧浓度朝着晶片前表面减少（即，晶片已经过外扩散工艺）。图15中的“p型电阻率”趋势线示出处理晶片一部分中的模型化的处理晶片相对电阻率的变化，在该部分中，p型掺杂剂浓度超过n型掺杂剂浓度。“n型电阻率”趋势线示出处理晶片一部分中模型化的处理晶片相对电阻率的变化，在该部分中，n型掺杂剂（包括热施主）浓度超过p型掺杂剂浓度。从图15可看出，模型化的电阻率峰值出现在相对接近于处理晶片中实际电阻率峰值（“处理晶片电阻率”）的位置。晶片表面的晶片电阻率相对较低，因为掺杂了其它p型掺杂剂（铝）。当朝着晶片后表面延伸时（延伸约10μm深度），铝掺杂剂（即，受主）浓度减少，并且热施主增加，从而产生补偿和最终的电阻率峰值。当从电阻率峰值朝着后表面延伸时，施主超过受主，因为有大量热施主形成。
图16示出另一p型晶片（掺硼）的电阻率分布。还示出多个模型化参数以展示如何实现电阻率分布。图16的晶片经过内扩散工艺和热施主生成退火（或产生氧分布的工艺，在该氧分布中，氧浓度从处理晶片表面开始减少），其中所包含的铝（第二p型掺杂剂）在退火之前位于该晶片的表面。间隙氧初始浓度为5ppma。在退火之前，p型起始处理晶片的电阻率约为4,000ohm-cm。在1125℃上执行（即，模拟）4小时（即，典型SOI平滑化退火的退火条件）氧内扩散工艺。热施主生成退火在400℃执行2小时。晶片表面的铝浓度为3x1012原子/cm3。铝在氧内扩散退火期间被“驱入到”晶片（即，在同一退火工艺期间发生内扩散退火和驱入退火）。
图16还示出在热施主生成退火之前晶片中的氧分布。从图16可看出，氧浓度朝着晶片前表面递增（即，晶片已经过内扩散工艺）。图16中的“p型电阻率”趋势线示出处理晶片一部分中模型化的处理晶片相对电阻率的变化，在该部分中，p型掺杂剂浓度超过n型掺杂剂浓度（即，整个晶片）。从图16可看出，在处理晶片的所有部分中，p型掺杂剂超过n型掺杂剂（例如，热施主），因此，未示出“n型电阻率”的趋势线。晶片表面的电阻率相对较低，因为铝掺杂剂抵消了表面附近热施主的补偿。由于铝掺杂剂浓度从表面开始减少，因此热施主导致补偿和电阻率增加。随着深入处理晶片，热施主数量减少，从而使电阻率达到峰值，然后开始从峰值朝着处理晶片后表面减少。从图16可看出，模型化的电阻率峰值出现在相对接近于处理晶片的实际电阻率峰值（“处理晶片电阻率”）的位置。
当介绍本发明或其优选实施例的元件时，冠词“一”、“一个”、“该”和“所述”旨在表示存在一个或多个元件。术语“包括”、“包含”和“具有”旨在是包括在内的并意味着存在所列元件之外的其它元件。
在不偏离本发明的范围的情况下，可以对上述装置和方法做出各种修改，上面描述中包含的以及在附图中示出的所有事项都应被理解为示例性的，并非限制性的。

Claims (38)

1.一种用于制备绝缘体上硅结构的方法，所述绝缘体上硅结构包括处理晶片、硅器件层、在所述处理晶片与所述硅器件层之间的介电层，所述处理晶片具有轴、半径、前表面、后表面和沿轴方向从所述前表面延伸到所述后表面的外周边缘，其中所述处理晶片的所述前表面形成与所述介电层的界面，所述处理-介电界面和后表面垂直于所述轴，并且其中所述处理晶片进一步包括沿所述轴方向从所述处理-介电界面朝着所述后表面延伸深度Dsl且包括高电阻率区域的表面层和从所述表面层朝着所述后表面延伸的体层，所述处理晶片具有电阻率峰值位于所述高电阻率区域中的电阻率分布，所述电阻率从所述电阻率峰值朝着所述体层大致减少，所述方法包括：
选择具有给定掺杂浓度和间隙氧浓度的处理晶片，所述处理晶片掺杂有第一类型掺杂剂，所述第一类型掺杂剂为p型或n型掺杂剂；
通过以下步骤中的至少一项在所述处理晶片的所述表面层中形成高电阻率区域：
(1)将氧扩散入或扩散出所述处理晶片以在所述处理晶片中形成非均匀氧分布，并且对具有非均匀氧分布的所述晶片进行退火以形成非均匀热施主分布；以及
(2)将所述处理晶片的所述表面层掺杂第二类型掺杂剂，所述第二类型掺杂剂为p型或n型掺杂剂并且其类型不同于所述第一类型；
在供体晶片的至少一个表面和/或所述处理晶片的所述前表面上形成介电层；
将供体晶片和所述处理晶片进行接合以形成接合晶片，其中所述供体晶片和处理晶片通过所述介电层沿所述轴被分离，所述介电层形成在所述供体晶片与介电层之间的供体-介电界面以及在所述介电层与所述处理晶片的前表面之间的处理-介电界面，所述接合晶片包括位于所述供体-介电界面、所述处理-介电界面处、或者位于这两个界面之间的所述介电层中的接合界面；以及
从所述接合晶片中去除所述供体晶片的一部分，以使硅层保持接合到所述介电层以形成所述绝缘体上硅结构。
2.根据权利要求1所述的方法，其中所述电阻率峰值从所述电阻率峰值到所述处理-介电界面大致减少。
3.根据权利要求1或权利要求2所述的方法，其中所述处理晶片在形成所述高电阻率区域之前具有至少50ohm-cm的体电阻率。
4.根据权利要求1至3中任一项所述的方法，其中用于形成热施主的退火步骤是绝缘体上硅制造工艺或电子器件制造工艺的一部分。
5.根据权利要求1至3中任一项所述的方法，其中所述处理晶片中的高电阻率区域通过基本由以下步骤组成的方法产生：
通过所述处理晶片的前表面将氧扩散入所述处理晶片；以及
执行热施主生成退火，其中氧聚集并形成热施主。
6.根据权利要求1至3中任一项所述的方法，其中所述处理晶片中的高电阻率区域通过基本由以下步骤组成的方法产生：
通过所述处理晶片的前表面将氧扩散入所述处理晶片；
通过所述处理晶片的前表面将所述处理晶片掺杂第二类型掺杂剂，所述第二类型掺杂剂为p型或n型掺杂剂并且其类型不同于所述第一类型；以及
执行热施主生成退火，其中氧聚集并形成热施主。
7.根据权利要求1至3中任一项所述的方法，其中所述处理晶片中的高电阻率区域通过基本由以下步骤组成的方法产生：
通过所述处理晶片的前表面将氧扩散出所述处理晶片；以及
执行热施主生成退火，其中氧聚集并形成热施主。
8.根据权利要求1至3中任一项所述的方法，其中所述处理晶片中的高电阻率区域通过基本由以下步骤组成的方法产生：
通过所述处理晶片的前表面将氧扩散出所述处理晶片；
通过所述处理晶片的前表面将所述处理晶片掺杂第二类型掺杂剂，所述第二类型掺杂剂为p型或n型掺杂剂并且其类型不同于所述第一类型；以及
执行热施主生成退火，其中氧聚集并形成热施主。
9.根据权利要求1至3中任一项所述的方法，其中所述处理晶片中的高电阻率区域通过基本由以下步骤组成的方法产生：
通过所述处理晶片的前表面将所述处理晶片掺杂第二类型掺杂剂，所述第二类型掺杂剂为p型或n型掺杂剂并且其类型不同于所述第一类型。
10.根据权利要求1至3中任一项所述的方法，其中所述处理晶片中的高电阻率区域通过以下方法产生，该方法包括：通过所述处理晶片的前表面将所述处理晶片掺杂第二类型掺杂剂，所述第二类型掺杂剂为p型或n型掺杂剂并且其类型不同于所述第一类型，所述第一类型掺杂剂为p型，所述第二类型掺杂剂为n型。
11.根据权利要求1至3中任一项所述的方法，其中所述处理晶片中的高电阻率区域通过以下方法产生，该方法包括：通过所述处理晶片的前表面将所述处理晶片掺杂第二类型掺杂剂，所述第二类型掺杂剂为p型或n型掺杂剂并且其类型不同于所述第一类型，所述第一类型掺杂剂为n型，所述第二类型掺杂剂为p型。
12.根据权利要求1至3中任一项所述的方法，其中通过所述处理晶片的前表面将氧扩散入或扩散出所述处理晶片以在所述处理晶片中形成非均匀氧分布，并且对具有非均匀氧分布的所述晶片进行退火以形成热施主，所述热施主生成退火是SOI制造工艺的一部分。
13.根据权利要求1至3中任一项所述的方法，其中通过所述处理晶片的前表面将氧扩散入或扩散出所述处理晶片以在所述处理晶片中形成非均匀氧分布并且对具有非均匀氧分布的所述晶片进行退火以形成热施主，所述热施主生成退火是射频器件制造工艺的一部分。
14.根据权利要求1至13中任一项所述的方法，其中所述电阻率峰值Rpeak在离所述处理-介电界面至少0.1μm处出现，或者在离所述界面至少约1μm、至少约2μm、从约0.1μm到约15μm、从约1μm到约15μm、从约2μm到约10μm、从约0.1μm到约5μm或者从约1μm到约5μm之处出现。
15.根据权利要求1至14中任一项所述的方法，其中Rpeak为至少约1000ohm-cm。
16.根据权利要求1至15中任一项所述的方法，其中所述体层具有平均电阻率Rbulk，并且Rpeak与Rbulk之比为至少约2:1或至少约3:1、至少约5:1、至少约7:1、从约2:1到约100:1、从约2:1到约75:1、从约2:1到约50:1、从约3:1到约50:1或者从约3:1到约25:1。
17.根据权利要求1至16中任一项所述的方法，其中所述体层具有平均电阻率Rbulk，并且Rpeak与Rbulk的电阻率之差为至少约1,000ohm-cm或至少约2,000ohm-cm、至少约5,000ohm-cm、至少约7,500ohm-cm、至少约10,000ohm-cm、从约1,000ohm-cm到约75,000、从约1,000到约25,000ohm-cm、从约1,000ohm-cm到约15,000或者从约5,000ohm-cm到约25,000ohm-cm。
18.根据权利要求1至17中任一项所述的方法，其中所述处理晶片在所述处理-介电界面处具有电阻率RHD，并且Rpeak与RHD之比为至少约2:1或至少约3:1、至少约5:1、至少约7:1、从约2:1到约100:1、从约2:1到约75:1、从约2:1到约50:1、从约3:1到约50:1或者从约3:1到约25:1。
19.根据权利要求1至18中任一项所述的方法，其中所述处理晶片在所述处理-介电界面处具有电阻率RHD，并且Rpeak与RHD的电阻率之差为至少约1,000ohm-cm或至少约2,000ohm-cm、至少约5,000ohm-cm、至少约7,500ohm-cm、至少约10,000ohm-cm、从约1,000ohm-cm到约75,000、从约1,000到约25,000ohm-cm、从约1,000ohm-cm到约15,000或者从约5,000ohm-cm到约25,000ohm-cm。
20.根据权利要求1至19中任一项所述的方法，其中所述体层具有平均电阻率Rbulk，所述高电阻率区域具有遍布所述高电阻率区域并且超过所述体电阻率Rbulk至少约50%的电阻率，所述高电阻率区域具有沿所述轴方向测量的厚度Dres，该厚度为至少约1μm或至少约5μm、至少约10μm、至少约15μm、至少约20μm、至少约25μm、从约1μm到约100μm、从约1μm到约50μm、从约5μm到约40μm或者从约10μm到约50μm。
21.一种用于制备射频器件的方法，所述方法包括根据权利要求1至20中任一项所述的方法形成SOI结构并且使所述SOI结构受到进一步处理以在所述SOI结构上形成射频器件。
22.一种绝缘体上硅结构，包括处理晶片、硅器件层、在所述处理晶片与所述硅器件层之间的介电层，所述处理晶片形成与所述介电层的界面，所述处理晶片具有轴、半径、后表面和沿轴方向从所述处理-介电界面延伸到所述后表面的外周边缘，所述处理-介电界面和后表面垂直于所述轴，所述处理晶片包括沿所述轴方向从所述处理-介电界面朝着所述后表面延伸深度Dsl且包括高电阻率区域的表面层和从所述表面层朝着所述后表面延伸的体层，所述处理晶片具有电阻率峰值Rpeak存在于所述高电阻率区域中的电阻率分布，所述电阻率从所述电阻率峰值朝着所述处理-介电界面大致减少以及从所述电阻率峰值朝着所述体层大致减少，所述电阻率峰值在离所述界面至少0.1μm处出现。
23.根据权利要求22所述的绝缘体上硅结构，其中Rpeak为至少约1000ohm-cm。
24.根据权利要求22或权利要求23所述的绝缘体上硅结构，其中Rpeak在离所述处理-介电界面小于约15μm处出现。
25.根据权利要求22或权利要求23所述的绝缘体上硅结构，其中所述Rpeak在离所述界面至少1μm处出现，或者在离所述界面至少约2μm、从约0.1μm到约15μm、从约1μm到约15μm、从约2μm到约10μm、从约0.1μm到约5μm或者从约1μm到约5μm之处出现。
26.根据权利要求22至25中任一项所述的绝缘体上硅结构，其中所述体层具有平均电阻率Rbulk，并且Rpeak与Rbulk之比为至少约2:1、至少约3:1、至少约5:1、至少约7:1、从约2:1到约100:1、从约2:1到约75:1、从约2:1到约50:1、从约3:1到约50:1或者从约3:1到约25:1。
27.根据权利要求22至26中任一项所述的绝缘体上硅结构，其中所述体层具有平均电阻率Rbulk，并且Rpeak与Rbulk的电阻率之差为至少约1,000ohm-cm、至少约2,000ohm-cm、至少约5,000ohm-cm、至少约7,500ohm-cm、至少约10,000ohm-cm、从约1,000ohm-cm到约75,000、从约1,000到约25,000ohm-cm、从约1,000ohm-cm到约15,000或者从约5,000ohm-cm到约25,000ohm-cm。
28.根据权利要求22至27中任一项所述的绝缘体上硅结构，其中所述处理晶片在所述处理-介电界面处具有电阻率RHD，并且Rpeak与RHD之比为至少约2:1、至少约3:1、至少约5:1、至少约7:1、从约2:1到约100:1、从约2:1到约75:1、从约2:1到约50:1、从约3:1到约50:1或者从约3:1到约25:1。
29.根据权利要求22至28中任一项所述的绝缘体上硅结构，其中所述处理晶片在所述处理-介电界面处具有电阻率RHD，并且Rpeak与RHD的电阻率之差至少约1,000ohm-cm、至少约2,000ohm-cm、至少约5,000ohm-cm、至少约7,500ohm-cm、至少约10,000ohm-cm、从约1,000ohm-cm到约75,000、从约1,000到约25,000ohm-cm、从约1,000ohm-cm到约15,000或者从约5,000ohm-cm到约25,000ohm-cm。
30.一种射频器件，包括根据权利要求22至29中任一项的SOI结构的至少一部分。
31.一种绝缘体上硅结构，包括处理晶片、硅器件层、在所述处理晶片与所述硅器件层之间的介电层，所述处理晶片形成与所述介电层的界面，所述处理晶片具有轴、半径、后表面和沿轴方向从所述处理-介电界面延伸到所述后表面的外周边缘，所述处理-介电界面和后表面垂直于所述轴，所述处理晶片包括沿所述轴方向从所述处理-介电界面朝着所述后表面延伸深度Dsl且包括高电阻率区域的表面层和从所述表面层朝着所述后表面延伸且具有平均电阻率Rbulk的体层，所述高电阻率区域具有遍布所述高电阻率区域并且超过所述体层电阻率Rbulk至少约50%的电阻率，所述高电阻率区域具有沿所述轴方向测量的至少约1μm的厚度Dres。
32.根据权利要求31所述的绝缘体上硅结构，其中所述高电阻率区域的所述厚度Dres为至少约5μm、至少约10μm、至少约15μm、至少约20μm、至少约25μm、从约1μm到约100μm、从约1μm到约50μm、从约5μm到约40μm或者从约10μm到约50μm。
33.一种射频器件，包括根据权利要求31或权利要求32的SOI结构的至少一部分。
34.一种绝缘体上硅结构，包括处理晶片、硅器件层、在所述处理晶片与所述硅器件层之间的介电层，所述处理晶片形成与所述介电层的界面，所述处理晶片具有轴、半径、后表面和沿轴方向从所述处理-介电界面延伸到所述后表面的外周边缘，所述处理-介电界面和后表面垂直于所述轴，所述处理晶片具有沿所述轴方向从所述处理-介电界面朝着所述后表面延伸深度Dsl的表面层和从所述表面层朝着所述后表面延伸的体层，所述表面层中具有p-n结，所述处理晶片包括第一类型掺杂剂，所述第一类型掺杂剂为p型或n型掺杂剂，所述处理晶片包括第二类型掺杂剂，所述第二类型掺杂剂为p型或n型掺杂剂并且其类型不同于所述第一类型；所述第二类型掺杂剂在所述处理晶片的表面处或附近具有峰值浓度，前表面处的所述第二类型掺杂剂的浓度超过所述处理晶片中所述第一类型掺杂剂的平均浓度，所述第二类型掺杂剂的浓度从所述处理晶片的所述前表面朝着所述体层大致减少，在所述表面层中的点Pequal处，所述第二类型掺杂剂的浓度基本等于所述第一类型掺杂剂的浓度，从Pequal朝着所述体层，所述第二类型掺杂剂的浓度小于所述第一类型掺杂剂的浓度。
35.根据权利要求34所述的绝缘体上硅结构，其中Pequal是出现p-n结的点。
36.根据权利要求34所述的绝缘体上硅结构，其中所述表面层包括热施主并且p-n结出现在不同于Pequal的点处。
37.一种绝缘体上硅结构，包括处理晶片、硅器件层、在所述处理晶片与所述硅器件层之间的介电层，所述处理晶片形成与所述介电层的界面，所述处理晶片具有轴、半径、后表面和沿轴方向从所述处理-介电界面延伸到所述后表面的外周边缘，所述处理-介电界面和后表面垂直于所述轴，所述处理晶片具有沿所述轴方向从所述处理-介电界面朝着所述后表面延伸深度Dsl的表面层和从所述表面层朝着所述后表面延伸的体层，所述处理晶片包括第一类型掺杂剂，所述第一类型掺杂剂为p型或n型掺杂剂，所述处理晶片在所述表面层中具有氧浓度分布，使得所述处理晶片能够在执行后续热施主生成退火时，在所述表面层中形成p-n结。
38.根据权利要求37所述的绝缘体上硅结构，其中所述绝缘体上硅结构包括第二类型掺杂剂，所述第二类型掺杂剂为p型或n型掺杂剂并且其类型不同于所述第一类型，所述第二类型掺杂剂的浓度不超过所述第二类型掺杂剂的杂质水平浓度。
CN201280013586.4A 2011-03-16 2012-03-13 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法 Active CN103430298B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161453409P 2011-03-16 2011-03-16
US61/453,409 2011-03-16
US201161545891P 2011-10-11 2011-10-11
US61/545,891 2011-10-11
PCT/US2012/028920 WO2012125632A1 (en) 2011-03-16 2012-03-13 Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures

Publications (2)

Publication Number Publication Date
CN103430298A true CN103430298A (zh) 2013-12-04
CN103430298B CN103430298B (zh) 2016-03-16

Family

ID=45955089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280013586.4A Active CN103430298B (zh) 2011-03-16 2012-03-13 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法

Country Status (7)

Country Link
US (2) US20120235283A1 (zh)
EP (1) EP2686878B1 (zh)
JP (1) JP6228462B2 (zh)
KR (1) KR101870476B1 (zh)
CN (1) CN103430298B (zh)
TW (1) TWI550834B (zh)
WO (1) WO2012125632A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106257641A (zh) * 2015-06-17 2016-12-28 索泰克公司 用于制造高电阻率绝缘体上半导体衬底的方法
CN109075120A (zh) * 2016-03-31 2018-12-21 索泰克公司 用于rf应用的绝缘体上半导体衬底
CN109935626A (zh) * 2017-12-17 2019-06-25 微龛（北京）半导体科技有限公司 一种绝缘层上硅总剂量效应版图加固技术
CN110178211A (zh) * 2016-10-26 2019-08-27 环球晶圆股份有限公司 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
CN112385031A (zh) * 2018-07-13 2021-02-19 环球晶圆股份有限公司 具有优越性能、稳定性及可制造性的绝缘体结构上的射频硅
CN113109625A (zh) * 2021-04-07 2021-07-13 上海新昇半导体科技有限公司 硅片导电类型的判定方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011113549B4 (de) * 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US8884427B2 (en) * 2013-03-14 2014-11-11 Invensas Corporation Low CTE interposer without TSV structure
US9209069B2 (en) * 2013-10-15 2015-12-08 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
US9768056B2 (en) * 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
FI130149B (en) * 2013-11-26 2023-03-15 Okmetic Oyj High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device
KR102294812B1 (ko) 2014-01-23 2021-08-31 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
US10312134B2 (en) 2014-09-04 2019-06-04 Globalwafers Co., Ltd. High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
EP3221884B1 (en) 2014-11-18 2022-06-01 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafers with charge trapping layers and method of manufacturing thereof
EP4170705A3 (en) 2014-11-18 2023-10-18 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
WO2016140850A1 (en) 2015-03-03 2016-09-09 Sunedison Semiconductor Limited Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
CN107408532A (zh) 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
WO2016196011A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing silicon germanium-on-insulator
WO2016196060A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing semiconductor-on-insulator
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
WO2017087393A1 (en) 2015-11-20 2017-05-26 Sunedison Semiconductor Limited Manufacturing method of smoothing a semiconductor surface
JP6545608B2 (ja) * 2015-11-30 2019-07-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20180294158A1 (en) * 2015-12-04 2018-10-11 The Silanna Group Pty Ltd Semiconductor on insulator substrate
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
WO2017142704A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US10622247B2 (en) 2016-02-19 2020-04-14 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a buried high resistivity layer
US10593748B2 (en) 2016-03-07 2020-03-17 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
US10026642B2 (en) 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
US10573550B2 (en) 2016-03-07 2020-02-25 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
US11848227B2 (en) 2016-03-07 2023-12-19 Globalwafers Co., Ltd. Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
WO2017155808A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
EP3995608A1 (en) 2016-06-08 2022-05-11 GlobalWafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
US20180030615A1 (en) * 2016-07-28 2018-02-01 Sunedison Semiconductor Limited (Uen201334164H) Methods for producing single crystal silicon ingots with reduced seed end oxygen
EP3288067B1 (en) 2016-08-25 2021-10-27 IMEC vzw Method for transferring a group iii-iv semiconductor active layer
US10468295B2 (en) 2016-12-05 2019-11-05 GlobalWafers Co. Ltd. High resistivity silicon-on-insulator structure and method of manufacture thereof
WO2018125565A1 (en) 2016-12-28 2018-07-05 Sunedison Semiconductor Limited Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield
SG11201907141XA (en) 2017-02-10 2019-09-27 Globalwafers Co Ltd Methods for assessing semiconductor structures
US10879212B2 (en) * 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
EP3989272A1 (en) 2017-07-14 2022-04-27 Sunedison Semiconductor Limited Method of manufacture of a semiconductor on insulator structure
WO2019209492A1 (en) 2018-04-27 2019-10-31 Globalwafers Co., Ltd. Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
CN112262467A (zh) 2018-06-08 2021-01-22 环球晶圆股份有限公司 将硅薄层移转的方法
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11476213B2 (en) 2019-01-14 2022-10-18 Invensas Bonding Technologies, Inc. Bonded structures without intervening adhesive
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
FR3106019B1 (fr) * 2020-01-07 2021-12-10 Soitec Silicon On Insulator Procede de fabrication d’une structure de type semi-conducteur sur isolant pour applications radiofréquences
US11271079B2 (en) * 2020-01-15 2022-03-08 Globalfoundries U.S. Inc. Wafer with crystalline silicon and trap rich polysilicon layer
FR3108774B1 (fr) * 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
CN112582332A (zh) * 2020-12-08 2021-03-30 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法
TWI768957B (zh) 2021-06-08 2022-06-21 合晶科技股份有限公司 複合基板及其製造方法
CN114664657A (zh) * 2021-10-29 2022-06-24 中国科学院上海微系统与信息技术研究所 一种晶圆表面处理方法
CN114334792A (zh) * 2021-10-29 2022-04-12 上海新昇半导体科技有限公司 Soi结构的半导体硅晶圆及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1245971A (zh) * 1998-07-23 2000-03-01 佳能株式会社 半导体衬底及其制备方法
US20040224477A1 (en) * 2003-05-09 2004-11-11 Ibis Technology Corporation Method of producing a high resistivity simox silicon substrate
US20090110898A1 (en) * 2007-10-31 2009-04-30 International Business Machines Corporation High resistivity soi base wafer using thermally annealed substrate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278766A (ja) * 1989-04-19 1990-11-15 Fujitsu Ltd 半導体装置の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5024723A (en) 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
US5376579A (en) 1993-07-02 1994-12-27 The United States Of America As Represented By The Secretary Of The Air Force Schemes to form silicon-on-diamond structure
JPH07106512A (ja) 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2000100676A (ja) * 1998-07-23 2000-04-07 Canon Inc 半導体基板とその作製方法
US7132309B2 (en) 2003-04-22 2006-11-07 Chien-Min Sung Semiconductor-on-diamond devices and methods of forming
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6743662B2 (en) * 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
US20070032040A1 (en) * 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
JP3985768B2 (ja) * 2003-10-16 2007-10-03 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハの製造方法
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
FR2933233B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
US8089126B2 (en) 2009-07-22 2012-01-03 International Business Machines Corporation Method and structures for improving substrate loss and linearity in SOI substrates
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1245971A (zh) * 1998-07-23 2000-03-01 佳能株式会社 半导体衬底及其制备方法
US20040224477A1 (en) * 2003-05-09 2004-11-11 Ibis Technology Corporation Method of producing a high resistivity simox silicon substrate
US20090110898A1 (en) * 2007-10-31 2009-04-30 International Business Machines Corporation High resistivity soi base wafer using thermally annealed substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106257641A (zh) * 2015-06-17 2016-12-28 索泰克公司 用于制造高电阻率绝缘体上半导体衬底的方法
CN106257641B (zh) * 2015-06-17 2019-05-31 索泰克公司 高电阻率绝缘体上半导体衬底及其制造方法和半导体器件
CN109075120A (zh) * 2016-03-31 2018-12-21 索泰克公司 用于rf应用的绝缘体上半导体衬底
CN109075120B (zh) * 2016-03-31 2023-04-07 索泰克公司 用于rf应用的绝缘体上半导体衬底
CN110178211A (zh) * 2016-10-26 2019-08-27 环球晶圆股份有限公司 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
CN110178211B (zh) * 2016-10-26 2022-12-13 环球晶圆股份有限公司 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
CN109935626A (zh) * 2017-12-17 2019-06-25 微龛（北京）半导体科技有限公司 一种绝缘层上硅总剂量效应版图加固技术
CN112385031A (zh) * 2018-07-13 2021-02-19 环球晶圆股份有限公司 具有优越性能、稳定性及可制造性的绝缘体结构上的射频硅
CN113109625A (zh) * 2021-04-07 2021-07-13 上海新昇半导体科技有限公司 硅片导电类型的判定方法

Also Published As

Publication number Publication date
EP2686878B1 (en) 2016-05-18
EP2686878A1 (en) 2014-01-22
WO2012125632A1 (en) 2012-09-20
US20120238070A1 (en) 2012-09-20
KR20140019350A (ko) 2014-02-14
KR101870476B1 (ko) 2018-06-22
TW201241994A (en) 2012-10-16
CN103430298B (zh) 2016-03-16
US20120235283A1 (en) 2012-09-20
TWI550834B (zh) 2016-09-21
JP2014512091A (ja) 2014-05-19
US8846493B2 (en) 2014-09-30
JP6228462B2 (ja) 2017-11-08

Similar Documents

Publication Publication Date Title
CN103430298B (zh) 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
CN100399537C (zh) 绝缘体上硅锗(sgoi)和绝缘体上锗(goi)衬底的制造方法
US6245161B1 (en) Economical silicon-on-silicon hybrid wafer assembly
CN101207009B (zh) Soi基板的制造方法
CN101681805B (zh) Soi芯片的制造方法
CN107408532A (zh) 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
CN103943547B (zh) 基于增强吸附来制备绝缘体上材料的方法
CN101410940A (zh) 利用热处理去除氧物质的制造粘结衬底结构的方法和结构
US20090001500A1 (en) Method and structure for implanting bonded substrates for electrical conductivity
SG187333A1 (en) Method for transferring a monocrystalline semiconductor layer onto a support substrate
JP6752933B2 (ja) 多層構造体
CN103972148B (zh) 一种超薄绝缘体上材料的制备方法
US20210090876A1 (en) Methods of forming soi substrates
CN102738060B (zh) 一种goi晶片结构的制备方法
CN107667416A (zh) 制造绝缘体上半导体的方法
CN101286442B (zh) Soi基板的制造方法
KR101903239B1 (ko) Soi 기판 및 제조 방법
US20060131687A1 (en) Method and structure for implanting bonded substrates for electrical conductivity
CN103646909B (zh) 绝缘体上锗goi结构的制备方法
CN105428301A (zh) 利用微波退火技术低温制备goi的方法
JP5019852B2 (ja) 歪シリコン基板の製造方法
CN104752308B (zh) 一种基于混合加热制备绝缘体上材料的方法
WO2022054429A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2022067962A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JPH029148A (ja) 集積回路用基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190927

Address after: Taiwan, China Hsinchu Science Park industrial two East Road, No. 8

Patentee after: GlobalWafers Co.,Ltd.

Address before: Singapore City

Patentee before: SunEdison Semiconductor Limited (UEN201334164H)

Effective date of registration: 20190927

Address after: Singapore City

Patentee after: SunEdison Semiconductor Limited (UEN201334164H)

Address before: Missouri, USA

Patentee before: MEMC Electronic Materials, Inc.

TR01 Transfer of patent right