CN101217107A - 以键合减薄制备绝缘体上硅的方法 - Google Patents
以键合减薄制备绝缘体上硅的方法 Download PDFInfo
- Publication number
- CN101217107A CN101217107A CNA2007101736968A CN200710173696A CN101217107A CN 101217107 A CN101217107 A CN 101217107A CN A2007101736968 A CNA2007101736968 A CN A2007101736968A CN 200710173696 A CN200710173696 A CN 200710173696A CN 101217107 A CN101217107 A CN 101217107A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- bonding
- corrosion
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
一种键合减薄制备SOI晶片的制作方法,外延时利用掺杂气体源在外延炉内中原位生成背蚀层,然后再背蚀层上外延单晶作为SOI层以形成器件片。然后将该器件片和支撑片键合,键合前所用的器件片和支撑片中必须至少有一片做绝缘化处理,键合后再退火加固,采用研磨加腐蚀的方法腐蚀至器件片原位背蚀层,再腐蚀去除背蚀层,并对顶层硅进行精细研磨,形成最终的SOI圆片。最终埋层和顶层硅的厚度分别由氧化层厚度和器件片上外延层厚度决定。该工艺制造的SOI圆片埋层和SOI层厚度可以依据需要在大范围内调节。由于背蚀层的使用也保证了顶层硅的厚度均匀性。
Description
技术领域
本发明属于微电子与固体电子学、硅基集成电子器件材料的制造工艺技术领域。
背景技术
集成电路发展到目前极大规模的纳米技术时代,要进一步提高芯片的集成度和运行速度,现有的体硅材料和工艺遇到了严峻的挑战,必须在材料和工艺上有新的重大突破。SOI技术成为纳米技术时代取代现有单晶硅材料的解决方案之一,是维持Moore定律走势的利器,SOI材料成为纳米尺度极大规模集成电路的高端衬底材料。大量的功率器件,高压器件和MEMS需要厚埋层的SOI材料,并且随着器件性能要求的提高,对厚埋层以及SOI层的厚度均匀性要求也越来越严格。
国际上主流的SOI材料制备技术包括SMART-CUT,SIMOX,BESOI。SIMOX材料中的SiO2绝缘埋层是依靠氧离子注入硅中经高温退火形成的,因为受氧离子注入剂量与能量的影响,所以形成的SOI材料SiO2埋层一般小于400nm,上层Si厚度≤250nm,就是说,用离子注入SOI技术不能得到厚埋层,厚上层硅膜的SOI材料。这一工艺形成的SOI晶圆片,还不能满足高压器件、MEMS、光通讯等厚氧化埋层(如1-4微米)的要求。
而BESOI技术先将一片热氧化后的晶圆片和另一片晶圆片键合加固,再背面减薄到所需要的厚度形成SOI结构。这里有两种基本的减薄方法:将背面研磨后使用化学机械抛光工艺直接使SOI层达到要求的厚度。这种方法的成本低,但由于没有背蚀层只能适合制备很厚的SOI材料。且顶层硅厚度均匀性差,一般大于0.5微米,不能满足微电子应用的要求。另外,还有通过B+离子注入方式形成背蚀层,由于背蚀层腐蚀速率比的需要,必须要有很高的浓度,B+离子浓度大约在1020 atom/cm3。但是这里存在一个平衡,如果掺杂浓度小了,则无法形成足够强的背蚀层。但如果注入浓度太高又会改变晶圆片表面的晶体结构,因为对于任何掺杂注入都需要一个退火过程来修复受损的晶格。
发明内容
针对厚埋层、厚膜SOI材料的特殊需求,本发明提出利用外延时原位生长背蚀层技术和键合SOI技术制备厚膜SOI新技术,能够制备顶层硅均匀性好,埋层可以通过器件片和支撑的绝缘化处理(包括热氧化或化学沉积)得到任意需要的埋层厚度,而SOI层厚度则可以通过控制在背蚀层上单晶外延生长的时间而得到任意需要的厚度,结合两者就可以得到埋层和SOI层连续可调的SOI材料。
本发明中所说的“原位生成背蚀层”是指在所述背蚀层的是在外延炉中依靠外延的掺杂气体分解后形成,而后可以继续在其上外延单晶硅,不需要将圆片移出外延设备做另外处理,就可以使背蚀层生长和单晶外延同时在同一设备中完成。
本发明中SOI材料主要的制备过程如下,如图1所示,选取一片半导体晶圆片wafer A,首先做前清洗,可以采用常用的RCA清洗方法对晶圆片表面进行清洗,前清洗后,通过绝缘化处理(包括热氧化的方式或者化学沉积的方法)在wafer生长出一定厚度的绝缘层(包括二氧化硅,或氮化硅等等)然后这片wafer作为支撑片以备后用。
另外取一片wafer B,同样可以先用RCA清洗方法进行晶圆片表面清洗,清洗后将这片wafer B进行原位背蚀层的外延生长,其生长的步骤如下:在高温、压力为常压或低压情况下,首先通入B2H6,AsH3,PH3,其中任意一种反应气体,在Si表面覆盖生长一层B原子或者As或者P原子层的背蚀层,然后再通入SiH4、TCS、DCS、SiCl4等外延气体进行外延,根据需要生长一定厚度的外延层,所述的外延工艺优先采用以SiH4为气源的外延工艺。外延层可以是P型或N型。外延SOI层采用半导体工业中普遍采用的常规工艺[2]。
根据腐蚀选择比高的原则选择外延层和背蚀层的掺杂原子。也可以外延生长非掺杂外延单晶硅层,这样背蚀层的掺杂气源可以任意选择。外延后可以对外延表面进行处理,包括精细抛光处理或者绝缘层化处理,提高wafer B表面质量或者满足后序工艺的要求。
所述的绝缘层化处理优先采用低温等离子氧化生成绝缘薄膜或者低温低压化学气相沉积、低温等离子辅助沉积工艺生成绝缘薄膜。经过处理后的wafer B作为器件片。
使用键合工艺将waferA和B两片键合在一起,键合时可以采用室温键合工艺或者低温等离子辅助键合工艺,键合后加固。优先推荐采用低温等离子辅助键合工艺以及后续中温退火加固工艺。两片晶圆片键合好后先利用研磨方法将器件片wafer B背面的硅膜去除直到距离背蚀层1~100μm,此处减薄后器件片上剩余的厚度要大于研磨后薄膜中机械损伤层,通常工艺下厚度为10μm左右,然后化学液湿法腐蚀,或者高温HCl刻蚀方法腐蚀到原位外延背蚀层,由于背蚀层的作用,第一步腐蚀停止,然后再用化学液湿法腐蚀将背蚀层腐蚀。为了进一步提高SOI层的表面质量可以采用包括抛光等方法对表面进行加工。这样就可以得到合适规格要求的SOI wafer。
本发明的优点在于由于使用背蚀层,可以使SOI层的均匀性得到很好的提高,而同时SOI层的均匀性也不再受到支撑片平整性的影响,可以降低支撑片成本。另外,由于不采用离子注入工艺,可以很好的保证SOI层的质量,如晶格完整性、电阻分布均匀性。因为离子注入的缺陷会导致最终的SOI层质量的下降。由于GaAs等其他单晶具有和单晶硅类似的外延和键合工艺性质,因此本发明同样可以实施在GaAs等其他单晶圆片中。
附图说明
图1是本发明实施例的制备流程示意图。
具体实施方式
下面的具体实施例有助于理解本发明的特征和优点,但本发明的实施并不局限于此实施例。
实施例1:
步骤1:选取一片单晶硅抛光圆片wafer A,然后采用RCA的SC1溶液对晶圆片表面进行前清洗,前清洗后,通过热氧化的方式在wafer A生长1000nm厚二氧化硅层,此处生长的二氧化硅厚度可以根据需要,按照Deal-grove氧化层厚度计算的经验公式[1],改变生长时间或温度等工艺参数从而到达作连续调整的目的,这片wafer A作为支撑片以备后用。
步骤2:另取一片单晶硅抛光圆片wafer B,同样采用RCA的SC1溶液清洗,清洗后这片wafer B送入外延炉中,其生长的步骤如下:在600℃,0.4 Torr压力下,通入200sccm PH3,反应室中PH3浓度为100%,30分钟。
在Si表面覆盖生长一层P原子背蚀层,然后再通入SiH4外延气体进行体硅外延,生长1μm的单晶硅外延层。在这里外延生长的单晶硅厚度也可依据规格需要调整外延时间而对外延层厚度进行任意连续调整,经过SC1后清洗处理后的wafer B作为器件片。
步骤3:使用低温等离子辅助键合工艺将wafer A和B两片键合在一起,键合时采用低温等离子辅助键合工艺,键合后采用中低温退火工艺加固。两片晶圆片键合好后先利用研磨方法将器件片wafer B背面的硅膜去除直到距离背蚀层10μm左右,然后用KOH溶液腐蚀到原位外延背蚀层,由于背蚀层的作用,第一步腐蚀停止,然后再用配比为1∶3∶8的HF∶HNO3∶CH3COOH混酸溶液在25℃的温度下将背蚀层腐蚀掉。
步骤4:采用化学机械抛光法对SOI表面进行加工一次精细加工,得到最终产品。
实施例2:
步骤1:选取一片单晶硅抛光圆片wafer A,然后采用RCA的SC1溶液对晶圆片表面进行前清洗,前清洗后,通过热氧化的方式在wafer A生长500nm厚二氧化硅层,此处生长的二氧化硅厚度可以根据需要,按照Deal-grove氧化层厚度计算的经验公式[1],改变生长时间或温度等工艺参数从而到达作连续调整的目的,这片wafer A作为支撑片以备后用。
步骤2:另取一片单晶硅抛光圆片wafer B,同样采用RCA的SC1溶液清洗,清洗后这片wafer B送入外延炉中,其生长的步骤如下:在1000℃,760 Torr压力下,通入400sccm B2H6,反应室中B2H6浓度为100%,20分钟。
在Si表面覆盖生长一层B原子背蚀层,然后再通入SiH2Cl2外延气体进行体硅外延,生长1.5μm的单晶硅外延层。经过SC1后清洗处理后,再通过LPCVD的方法沉积500nm厚的二氧化硅层。这片wafer B作为器件片。
步骤3:使用低温等离子辅助键合工艺将wafer A和B两片键合在一起,键合时采用低温等离子辅助键合工艺,键合后采用中低温退火工艺加固。两片晶圆片键合好后先利用研磨方法将器件片wafer B背面的硅膜去除直到距离背蚀层10μm左右,然后用NaOH溶液腐蚀到原位外延背蚀层,由于背蚀层的作用,第一步腐蚀停止,然后再用配比为1∶3∶8的HF∶HNO3∶CH3COOH混酸溶液在25℃的温度下将背蚀层腐蚀掉。
步骤4:采用化学机械抛光法对SOI表面进行加工一次精细加工,得到最终产品。
参考文献:
[1]B.E.Deal and A.S.Grove,J.Appl.Phys.36,3770(1965).
[2][美]K.A.杰克逊主编;屠海令等译,半导体工艺,科学出版社,1999.6
Claims (11)
1.一种键合减薄制备绝缘体上硅SOI晶片的方法,其特征在于步骤如下:
(1)晶片外延时利用掺杂气体源在外延炉内中原位生成背蚀层,然后再背蚀层上外延单晶作为SOI层以形成器件片;
(2)将步骤(1)制备的器件片和支撑片键合,键合前所述器件片和支撑片中至少一片经过绝缘化处理,键合后再退火加固。
(3)采用研磨加腐蚀的方法腐蚀至器件片原位背蚀层,
(4)去除背蚀层,
(5)对顶层硅进行精细研磨抛光,形成最终的SOI晶片。
2.按权利要求1所述的方法,其特征在于步骤(1)外延单晶硅前或外延单晶硅过程中原位生长背蚀层,其通入反应气体为AsH3或PH3或B2H6中任何一种;反应气体的浓度体积比在0.5~100%之间,保护气氛为H2或N2或Ar中任何一种,其反应温度300-1400℃之间,反应气压在0.01-10Torr之间;或者反应压力在700-770Torr之间。
3.按权利要求1所述的绝缘体上硅的制作方法,其特征在于:
步骤(1)中,根据对最终产品对顶层硅厚度的要求,在器件片上采用外延的单晶硅层作为SOI层,即在原位生长的背蚀层上生长外延层,外延为同质外延或异质外延;外延层为P型或N型,掺硼、磷或砷。
4.按权利要求1所述的绝缘体上硅的制作方法,其特征在于:
步骤(2)中根据对绝缘埋层厚度的要求,对器件片或支撑片进行绝缘化处理,绝缘化处理方法包括热氧化生长或者化学气相沉积方法;其中热氧化生长处理温度在300~1400℃之间;化学气相沉积的绝缘层包括:沉积的SiO2膜或Si3N4膜,沉积的绝缘层可进行500~1200℃的退火处理。
5.按权利要求1所述的绝缘体上硅的制作方法,其特征在于:
步骤(2)中将所述的器件片和支撑片进行键合,并退火加固;退火温度在100-1000℃,时间0.5-15小时;气氛为干氧、湿氧、含氧气的氮气或氩气混合气氛。
6.按权利要求1所述的绝缘体上硅的制作方法,其特征在于:步骤(3)中从背面研磨器件片,减薄器件片使背蚀层上剩余薄膜的厚度在1-100μm之内。
7.按权利要求1所述的绝缘体上硅的制作方法,其特征在于:步骤(4)中采用化学腐蚀、高温氯化氢HCl刻蚀或者热氧化的方法除去器件片上的原位背蚀层,露出外延得到的SOI层。
8.按权利要求1所述的绝缘体上硅的制作方法,其特征在于:步骤(2)在室温下直接键合或采用等离子体辅助室温键合。
9.按权利要求1所述的绝缘体上硅的制作方法,其特征在于步骤(3)中器件片减薄采用Grinding或Lapping研磨设备或Polishing抛光设备;器件片的减薄厚度大于50μm。
10.按权利要求1所述的绝缘体上硅的制作方法,其特征在于所述的腐蚀方法使被腐蚀材料和原位背蚀层的腐蚀速率比大于50,从而实现在原位背蚀层上的腐蚀自停止;腐蚀液为单晶硅有机腐蚀剂、强碱腐蚀液或四甲基氢氧化铵溶液;其腐蚀液的重量配比是化学剂和去离子水的比例在1∶1~1∶1000;腐蚀反应温度在10-200℃之间。
11.按权利要求7所述的绝缘体上硅的制作方法,其特征在于化学腐蚀方法除去原位背蚀层,其特征在于所述的原位背蚀层的化学腐蚀液HNA体积配比为HF∶HNO3∶CH3COOH=1∶(1~5)∶(3~15)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710173696A CN100595882C (zh) | 2007-12-28 | 2007-12-28 | 以键合减薄制备绝缘体上硅的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710173696A CN100595882C (zh) | 2007-12-28 | 2007-12-28 | 以键合减薄制备绝缘体上硅的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101217107A true CN101217107A (zh) | 2008-07-09 |
CN100595882C CN100595882C (zh) | 2010-03-24 |
Family
ID=39623513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710173696A Active CN100595882C (zh) | 2007-12-28 | 2007-12-28 | 以键合减薄制备绝缘体上硅的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100595882C (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102479674A (zh) * | 2010-11-22 | 2012-05-30 | 比亚迪股份有限公司 | 一种晶圆制造方法 |
CN102820251A (zh) * | 2011-06-08 | 2012-12-12 | 中国科学院上海微系统与信息技术研究所 | 一种基于键合工艺的高k介质埋层的soi材料制备方法 |
CN102903607A (zh) * | 2011-06-30 | 2013-01-30 | 上海新傲科技股份有限公司 | 采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法 |
CN107393812A (zh) * | 2017-08-31 | 2017-11-24 | 长江存储科技有限责任公司 | 一种晶片清洗方法 |
CN110459555A (zh) * | 2019-08-29 | 2019-11-15 | 长春长光圆辰微电子技术有限公司 | 背照式图像传感器晶圆边缘无硅膜缺陷的工艺制程方法 |
CN113889431A (zh) * | 2020-07-01 | 2022-01-04 | 中芯集成电路(宁波)有限公司上海分公司 | 绝缘体上半导体结构的制造方法 |
CN114242647A (zh) * | 2021-12-08 | 2022-03-25 | 中环领先半导体材料有限公司 | 一种改善绝缘体上硅晶圆的器件硅层厚度均匀性的方法 |
EP4006955A1 (fr) * | 2020-11-27 | 2022-06-01 | Commissariat à l'énergie atomique et aux énergies alternatives | Procédé basse température de fabrication d'un substrat semiconducteur sur isolant |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3250721B2 (ja) * | 1995-12-12 | 2002-01-28 | キヤノン株式会社 | Soi基板の製造方法 |
SG63832A1 (en) * | 1997-03-26 | 1999-03-30 | Canon Kk | Substrate and production method thereof |
CN1313412A (zh) * | 2000-03-10 | 2001-09-19 | 广镓光电股份有限公司 | 在单晶基板上形成第三族氮化物外延层方法、制品及设备 |
TW492048B (en) * | 2000-07-19 | 2002-06-21 | Yamakawa Satosh | Method of manufacturing SOI substrate and semiconductor device |
JP2004335642A (ja) * | 2003-05-06 | 2004-11-25 | Canon Inc | 基板およびその製造方法 |
CN100487885C (zh) * | 2005-07-29 | 2009-05-13 | 上海新傲科技有限公司 | 一种绝缘体上硅的制作方法 |
-
2007
- 2007-12-28 CN CN200710173696A patent/CN100595882C/zh active Active
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102479674A (zh) * | 2010-11-22 | 2012-05-30 | 比亚迪股份有限公司 | 一种晶圆制造方法 |
CN102479674B (zh) * | 2010-11-22 | 2014-12-31 | 比亚迪股份有限公司 | 一种晶圆制造方法 |
CN102820251A (zh) * | 2011-06-08 | 2012-12-12 | 中国科学院上海微系统与信息技术研究所 | 一种基于键合工艺的高k介质埋层的soi材料制备方法 |
CN102903607A (zh) * | 2011-06-30 | 2013-01-30 | 上海新傲科技股份有限公司 | 采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法 |
CN107393812A (zh) * | 2017-08-31 | 2017-11-24 | 长江存储科技有限责任公司 | 一种晶片清洗方法 |
CN110459555A (zh) * | 2019-08-29 | 2019-11-15 | 长春长光圆辰微电子技术有限公司 | 背照式图像传感器晶圆边缘无硅膜缺陷的工艺制程方法 |
CN113889431A (zh) * | 2020-07-01 | 2022-01-04 | 中芯集成电路(宁波)有限公司上海分公司 | 绝缘体上半导体结构的制造方法 |
EP4006955A1 (fr) * | 2020-11-27 | 2022-06-01 | Commissariat à l'énergie atomique et aux énergies alternatives | Procédé basse température de fabrication d'un substrat semiconducteur sur isolant |
FR3116940A1 (fr) * | 2020-11-27 | 2022-06-03 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé basse température de fabrication d’un substrat semiconducteur sur isolant |
CN114242647A (zh) * | 2021-12-08 | 2022-03-25 | 中环领先半导体材料有限公司 | 一种改善绝缘体上硅晶圆的器件硅层厚度均匀性的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100595882C (zh) | 2010-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100595882C (zh) | 以键合减薄制备绝缘体上硅的方法 | |
JP5719815B2 (ja) | エピタキシコーティングされたシリコンウェーハの製造法 | |
CN106757324B (zh) | 一种硅外延片的制造方法 | |
KR100348682B1 (ko) | 반도체기재의 제조방법 | |
KR100352368B1 (ko) | 반도체기판 및 이것의 제조방법 | |
CN100487885C (zh) | 一种绝缘体上硅的制作方法 | |
CN104952708B (zh) | 外延晶圆、半导体装置以及碳化硅半导体装置的制造方法 | |
US8361888B2 (en) | Method for manufacturing SOI wafer | |
EP3109894B1 (en) | Composite substrate for semiconductor, and method for manufacturing a composite substrate for semiconductor | |
US6375738B1 (en) | Process of producing semiconductor article | |
AU745315B2 (en) | Method for manufacturing semiconductor article | |
TWI430352B (zh) | 製造經磊晶塗覆的半導體晶圓的方法 | |
CN103765559A (zh) | SiC外延晶片及其制造方法 | |
KR20080009040A (ko) | 에피택셜 코팅된 실리콘 웨이퍼 | |
US6995077B2 (en) | Epitaxially coated semiconductor wafer and process for producing it | |
JP5910430B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
KR20100040329A (ko) | 접합 웨이퍼 제조 방법 | |
CN114242647B (zh) | 一种改善绝缘体上硅晶圆的器件硅层厚度均匀性的方法 | |
CN109075028B (zh) | 贴合式soi晶圆的制造方法 | |
CN104810248B (zh) | 适用于4°和8°偏轴硅面碳化硅衬底的原位处理方法 | |
Deng et al. | Damage-free and atomically-flat finishing of single crystal SiC by combination of oxidation and soft abrasive polishing | |
CN110838435B (zh) | 一种外延层转移方法 | |
KR101032564B1 (ko) | 접합 웨이퍼의 제조 방법 | |
JP3748499B2 (ja) | 半導体基板の作製方法 | |
KR101063908B1 (ko) | 에피택셜 웨이퍼의 제조장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |