CN109427538B - 一种异质结构的制备方法 - Google Patents

一种异质结构的制备方法 Download PDF

Info

Publication number
CN109427538B
CN109427538B CN201710735726.3A CN201710735726A CN109427538B CN 109427538 B CN109427538 B CN 109427538B CN 201710735726 A CN201710735726 A CN 201710735726A CN 109427538 B CN109427538 B CN 109427538B
Authority
CN
China
Prior art keywords
substrate
layer
sacrificial layer
thin film
heterostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710735726.3A
Other languages
English (en)
Other versions
CN109427538A (zh
Inventor
欧欣
王庶民
王畅
游天桂
张焱超
黄凯
王利娟
林家杰
潘文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201710735726.3A priority Critical patent/CN109427538B/zh
Priority to PCT/CN2017/114971 priority patent/WO2019037331A1/zh
Priority to US16/640,059 priority patent/US20210090955A1/en
Publication of CN109427538A publication Critical patent/CN109427538A/zh
Application granted granted Critical
Publication of CN109427538B publication Critical patent/CN109427538B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02398—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种异质结构的制备方法，包括提供供体衬底，并于供体衬底表面形成牺牲层；于牺牲层表面形成薄膜盖层，其远离所述牺牲层的表面为注入面；从注入面进行离子注入，以在牺牲层中形成缺陷层；提供受体衬底，并将受体衬底与薄膜盖层的注入面键合；沿缺陷层剥离所述牺牲层，以将键合有薄膜盖层的受体衬底与供体衬底分离，获得受体衬底‑薄膜盖层异质结构。通过上述方案，本发明中引入含铝化合物等易被化学腐蚀的材料作为牺牲层，层裂之后借用含铝化合物易氧化的特点，将处理牺牲层的工序简化，并且使得到的异质结构和供体衬底表面洁净，可以成功的将薄膜盖层转移到受体衬底上，在提供柔性衬底的同时，供体衬底材料还可以重复利用。

Description

一种异质结构的制备方法
技术领域
本发明属于硅基光电集成应用技术领域，特别是涉及一种异质结构的制备方法。
背景技术
近些年，硅基化合物半导体集成工艺受到越来越广泛的关注。传统工艺以硅材料作为光发射器，由于硅是间接带隙半导体，发光性能很差，虽然之后有研究者将硅材料处理成纳米或者量子尺寸来开发其非线性的光学性质，但是性能仍然不能和化合物半导体媲美。化合物半导体，由于其高的电子迁移率，由直接带隙而产生的高效的光发射优势，一直是科研和产业界的热门研究对象。但是化合物半导体价格相对昂贵，而且后期集成工艺向大尺寸方向发展举步维艰，也是其走向产业化的一个巨大瓶颈。因此，将化合物半导体与硅集成电路相结合的异质集成技术，成为了光电集成领域的研究热点。异质集成技术为器件与系统的设计制备提供更大的自由度，能够提升器件性能，减少制备成本等，在电子光电子、自旋电子学、生物传感以及光伏太阳能领域都有着广阔的应用前景。
此外，柔性衬底(compliant substrate)也是一直以来研究十分热门的话题。外延层在衬底表面形核生长，岛合并时易产生穿透位错，这个位错会贯穿到整个外延层，若采用柔性衬底材料，那么外延小岛原子团簇和非常薄的柔性衬底之间的原子作用力小于同体材料作用力，一部分穿透位错可以在柔性衬底和外延层的界面处通过滑移释放，超薄的柔性衬底对外延层原子束缚力远远低于体硅材料衬底。因此，柔性衬底在器件中的应用也是很有前景的。
目前，异质集成工艺有两种方案：外延生长以及离子束剥离薄膜转移技术。对于一般的外延方法，硅基上异质外延层有高的位错密度，加上反相畴和自掺杂效应会影响载流子迁移率，增大器件的漏电流；离子束剥离薄膜转移技术是将离子注入缺陷工程的切割技术和基于晶片键合的层转移技术结合起来，是异质集成常用的方法，此方法在单晶衬底上切割和转移薄层到相对便宜的异质衬底上，有一定的经济效益，对于离子束剥离薄膜转移技术而言，首先离子注入(氢离子或者氦离子)产生一个高斯分布，在一个特定的平行于表面位置处(注入离子密度最大处或者晶格伤害最大处)形成缺陷层，在后续退火工艺中被离子注入的晶片就会沿缺陷层裂开，然而，由于层裂过程引起的表面粗糙，以及离子注入引入的表面缺陷为后续工作带来很大的困扰，用刻蚀方法处理，也会加多工序甚至容易引入杂质粒子。
因此，如何提供一种异质结构的制备方法，以解决现有技术中的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种异质结构的制备方法，用于解决现有技术中异质结构形成所带来的漏电流大、容易引入表面缺陷以及杂质粒子等问题。
为实现上述目的及其他相关目的，本发明提供一种异质结构的制备方法，包括如下步骤：
1)提供一供体衬底，并于所述供体衬底表面形成牺牲层；
2)于所述牺牲层表面形成薄膜盖层，所述薄膜盖层远离所述牺牲层的表面为注入面；
3)从所述注入面进行离子注入，以使得在所述牺牲层中形成缺陷层；
4)提供一受体衬底，并将所述受体衬底与所述薄膜盖层的注入面键合；
5)沿所述缺陷层剥离所述牺牲层，以将键合有所述薄膜盖层的所述受体衬底与所述供体衬底分离，获得受体衬底-薄膜盖层异质结构。
作为本发明的一种优选方案，步骤1)中，还包括于所述供体衬底表面形成缓冲层的步骤，且所述缓冲层形成于所述供体衬底与所述牺牲层之间。
作为本发明的一种优选方案，步骤1)中，所述牺牲层的材料为含铝化合物。
作为本发明的一种优选方案，所述含铝化合物为AlP、AlAs、AlSb和Al(GaIn)(PAsSb)所构成群组中的任意一种。
作为本发明的一种优选方案，还包括步骤6)，采用自然氧化对剥离后得到的所述牺牲层进行表面处理，以使所述牺牲层便于清理。
作为本发明的一种优选方案，步骤2)中，所述薄膜盖层的厚度为20～1000nm。
作为本发明的一种优选方案，步骤1)中，所述供体衬底为Si衬底、Ge衬底、GaP衬底、GaAs衬底、InP衬底、GaSb衬底、InAs衬底、InSb衬底、II-VI族衬底以及IV-VI族衬底所构成的群组中的任意一种。
作为本发明的一种优选方案，步骤3)中，所述缺陷层与所述牺牲层的上表面及下表面之间均具有间距。
作为本发明的一种优选方案，步骤3)中，所述离子注入为氢离子注入、氦离子注入以及氢氦离子共注入所构成的群组中的任意一种。
作为本发明的一种优选方案，所述离子注入的能量为10～200keV，离子注入的剂量为1×1016～3×1017cm-2，进行所述离子注入的温度为-50～300℃。
作为本发明的一种优选方案，步骤4)中，进行键合的温度为室温至500℃。
作为本发明的一种优选方案，步骤4)中，所述受体衬底为硅衬底、绝缘体上硅衬底及碳化硅衬底所构成的群组中的任意一种。
作为本发明的一种优选方案，步骤5)中，通过对步骤4)所得到的结构进行退火，以沿所述缺陷层剥离所述牺牲层，所述退火的温度为50～500℃。
如上所述，本发明的异质结构的制备方法，具有以下有益效果：
1)本发明中引入铝化物等易被化学腐蚀的材料作为牺牲层，层裂之后借用铝化物易氧化(在普通室内环境)的特点，或者进行一些简单的刻蚀，将处理牺牲层的工序简化，并且使得到的硅衬底材料和半导体衬底材料表面洁净；
2)本发明的异质结构的制备方法，可以成功的将薄膜盖层转移到受体衬底上，在提供柔性衬底的同时，该半导体供体衬底材料还可以重复利用，节能环保。
附图说明
图1显示为本发明提供的异质结构的制备方法的流程图。
图2～9(b)显示为本发明硅基异质结构制备的各步骤对应的结构示意图。
元件标号说明
11 供体衬底
12 牺牲层
121 第一分割牺牲层
122 第二分割牺牲层
13 缓冲层
14 薄膜盖层
141 注入面
15 缺陷层
16 受体衬底
S1～S5 步骤1)～步骤5)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图9(b)。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图1～9(b)所示，本发明提供一种异质结构的制备方法，包括如下步骤：
1)提供一供体衬底，并于所述供体衬底表面形成牺牲层；
2)于所述牺牲层表面形成薄膜盖层，所述薄膜盖层远离所述牺牲层的表面为注入面；
3)从所述注入面进行离子注入，以使得在所述牺牲层中形成缺陷层；
4)提供一受体衬底，并将所述受体衬底与所述薄膜盖层的注入面键合；
5)沿所述缺陷层剥离所述牺牲层，以将键合有所述薄膜盖层的所述受体衬底与所述供体衬底分离，获得受体衬底-薄膜盖层异质结构。
下面将结合附图详细说明本发明的异质结构的制备方法。
如图1中的S1及图2～图4所示，进行步骤1)，提供一供体衬底11，并于所述供体衬底11表面形成牺牲层12；
作为示例，步骤1)中，所述供体衬底11为Si衬底、Ge衬底、GaP衬底、GaAs衬底、InP衬底、GaSb衬底、InAs衬底、InSb衬底、II-VI族衬底以及IV-VI族衬底所构成的群组中的任意一种。
具体的，所述供体衬底11作为制备工艺的支撑衬底，其中，IV-VI族衬底是指第四-六族元素构成的化合物，其他类似名称以此类推，在此不一一赘述。在本实施例中优选为GaSb衬底。
作为示例，步骤1)中，所述牺牲层12的材料为含铝化合物。
作为示例，所述含铝化合物为AlP、AlAs、AlSb和Al(GaIn)(PAsSb)所构成群组中的任意一种。
具体的，一方面，所述牺牲层12采用外延法生长，从而可以使得其与相邻层之间具有平滑的界面，另一方面，本发明可以在后续采用选择性刻蚀法仅对所述牺牲层进行刻蚀，从而进一步保证原有的平滑表面不被破坏，也无需像现有技术中那样需要对缺陷表面进行平坦化才可以。另外，所述牺牲层12的材料AlSb或者含铝化合物或易被化学腐蚀的其他材料，其目的是，借用其易被腐蚀的特性，如易氧化的铝化物，在空气中就极易氧化，从而使其在剥离完成后易被清理掉，则可以是分离后的结构得到清洁优质的表面，如可以得到表面洁净的硅基异质外延结构和可重复利用且表面洁净的半导体供体衬底结构。另外，所述牺牲层12的厚度为200～1200nm，优选为400～800nm或500～700nm，在本实施例中，所述牺牲层12选择为AlSb牺牲层，厚度选择为600nm。
作为示例，步骤1)中，还包括于所述供体衬底11表面形成缓冲层13的步骤，且所述缓冲层13形成于所述供体衬底11与所述牺牲层12之间。
具体的，形成所述缓冲层13以有利于所述供体衬底与所述牺牲层之间的界面匹配，所述缓冲层13的材料可以为但不仅限于锗或低温生长的III-V材料，本实施例中选择为GaSb缓冲层，所述缓冲层13的生长方法可以为但不仅限于分子束外延或有机金属气相生长法，所述缓冲层13厚度可以为但不仅限于200～1000nm，优选为400～800nm或500～700nm，在本实施例中选择为550nm。
如图1中的S2及图5所示，进行步骤2)，于所述牺牲层12表面形成薄膜盖层14，所述薄膜盖层14远离所述牺牲层12的表面为注入面141；
作为示例，步骤2)中，所述薄膜盖层14为GaSb层。
作为示例，步骤2)中，所述薄膜盖层14的厚度为20～1000nm。
具体的，在所述牺牲层12的表面形成所要形成的异质结构中的一种结构，在本发明中为薄膜盖层14，其可以作为柔性衬底层，依实际需求而定，在此并不做具体限制。在本实施例中，所述薄膜盖层14的厚度优选为160～800nm或180～300nm或30～150nm或50～80nm，本实施例中选择为200nm，且所述薄膜盖层14选择为GaSb层。
如图1中的S3及图6所示，进行步骤3)，于所述注入面141进行离子注入，并使得在所述牺牲层14的预设深度处形成缺陷层15；
作为示例，步骤3)中，所述缺陷层15与所述牺牲层12的上表面及下表面之间均具有间距，即所述缺陷层15的深度大于所述薄膜盖层14的厚度，且小于所述薄膜盖层14与所述牺牲层12的厚度之和。
具体的，于所述牺牲层12中定义一预设深度，在离子从所述注入面注入时，离子注入的能量足以使注入离子达到该预设深度，并在所述预设深度处形成所述缺陷层15，所述缺陷层在后续工艺中分离，用于得到所需的异质结构。其中，所述缺陷层将所述牺牲层分成第一分割牺牲层121以及第二分割牺牲层122.
作为示例，步骤3)中，所述离子注入为氢离子注入、氦离子注入以及氢氦离子共注入所构成的群组中的任意一种。
作为示例，所述离子注入的能量为10～200keV，离子注入的剂量为1×1016～3×1017cm-2，进行所述离子注入的温度为-50～300℃。
具体的，所述离子注入的离子种类，也可以为能实现相同或相似功能的其他种类的离子，在此不做限制。另外，当离子注入为氢氦离子共注入时，先注入He离子，再注入H离子；或者先注入H离子，再注入He离子；或者同时注入H离子和He离子。
优选地，所述He离子的注入深度与所述H离子的注入深度相同或相近。具体的，在离子注入过程中，可通过调整注入离子的能量，以使得两种离子的注入深度相同。也就是说，注入的离子的能量与离子注入深度(也即本实施例中所述缺陷层15的深度)相对应，注入的离子能量越大，形成缺陷层15就越深，反之则形成缺陷层15就越浅。进一步，所述He离子的注入深度与所述H离子的注入深度相同，可以保证He离子的射程(Rp)在所述H离子注入的射程附近，促进后续剥离，当然，在实现此功能的前提下，所述He离子的注入深度与所述H离子的注入深度也可以为相接近。
具体的，在离子注入过程中，进行所述离子注入的温度保持在-50～300℃，此时，注入的离子浓度会在所述牺牲层12中呈高斯型分布，并在所述牺牲层中引入晶体缺陷，从而形成缺陷层15。优选地，温度为-30℃～-10℃或者10℃～40℃或者100℃～200℃，在本实施例中，选择保持温度为室温，从而减少了控制注入温度需要额外的能耗，并且缓解了在高温注入过程中样品表面已经起泡的现象，有利于后续的键合过程。
具体的，所述注入能量优选为50～150keV，本实施例中选择为75KeV，注入剂量优选为2×1016～1×1017cm-2，本实施例中选择为5×1016cm-2，可达到660nm的注入深度。
如图1中的S4及图7所示，进行步骤4)，提供一受体衬底16，并将所述受体衬底16与所述薄膜盖层14的注入面141键合；
作为示例，步骤4)中，进行键合的温度为室温至500℃。
作为示例，步骤4)中，所述受体衬底16为硅衬底、绝缘体上硅衬底及碳化硅衬底所构成的群组中的任意一种。
具体的，所述受体衬底16为所需要得到的异质结构中的另一部分，另外，所述受体衬底16为硅、二氧化硅、蓝宝石、碳化硅、金刚石、氮化镓、砷化镓或者玻璃中的任意一种，在本实施例中，优选为硅基衬底。
具体的，进行键合的方法为直接键合、生长介质层(如SiO2等)键合、聚合物键合、旋涂玻璃键合中的任意一种，在其他实施例中，也可以为其他实现相同功能并达到相同效果的键合方式，在此不做限制。通过以上键合方法，可以将缺陷控制在界面处附近极小的厚度范围内，使薄膜内部晶格质量不受影响，将所述注入面141和所述受体衬底16的一个表面进行牢固键合。其中，键合温度优选为30～200℃或50～80℃或260～350℃，本实施例中，选择为35℃。
如图1中的S5及图8～9(b)所示，进行步骤5)，沿所述缺陷层15剥离所述牺牲层12，以将键合有所述薄膜盖层14的所述受体衬底16与所述供体衬底11分离，获得受体衬底-薄膜盖层异质结构，进而得到所述薄膜盖层构成的柔性衬底层。
作为示例，步骤5)中，通过对步骤4)所得到的结构进行退火，以沿所述缺陷层15剥离所述牺牲层12。
作为示例，进行退火的温度为50～500℃。
具体的，可以通过退火的方式使所述缺陷层15开裂，即使所述牺牲层12发生层列。退火温度优选为100～400℃，本实施例中选择为250℃下进行退火。
另外，可以选择两段式的退火方式，具体的，先在较低的温度(如10～30℃)下进行较长时间的退火，可以使所述H离子和He离子有足够的迁移能量形成缺陷，即促进H或He在材料中的扩散并与材料中的缺陷结合，但又保证不至于使大量所述H离子和所述He离子逃逸出所述InP衬底；进而再在较高的温度(如260～300℃)下进行退火，可使形成的所述缺陷层15中的缺陷连城一条缺陷带，以致产生剥离。其中，在退火过程中，H和/或He的聚集会受热膨胀，增加缺陷内部的压强，导致化学键的断裂及缺陷的增值，在缺陷层处形成平台型的缺陷(缺陷带)，并最终导致所述牺牲层剥离。从而，低温预退火与高温后退火结合的复合退火过程与直接退火过程相比，可以更加缩短退火时间，
作为示例，还包括步骤6)，对剥离后得到的所述牺牲层进行表面处理，以使所述牺牲层便于清理。
作为示例，进行所述表面处理的工艺包括自然氧化或化学刻蚀。
具体的，在两部分结构分离之后，还包括进行表面处理的步骤，包括自然氧化或者选择性刻蚀，本实施例中，选择为退火后发生层裂，放置于空气中，使牺牲层氧化，基于牺牲层(如铝化物)易氧化的特性，在空气中便被氧化，待牺牲层自行氧化后用气泵进行层裂表面处理，以得到洁净的两个表面，即洁净的薄膜盖层表面(所述注入面的相对层)，以及洁净的缓冲层表面。从而，得到了优质的异质结构，也即本发明在提供优质的柔性衬底的同时也得到了优质的供体衬底以及位于所述供体衬底表面的缓冲层，其中，所述供体衬底或形成有所述缓冲层的供体衬底可以在其他的异质结构制备中重复利用。
综上所述，本发明提供一种异质结构的制备方法，包括步骤提供一供体衬底，并于所述供体衬底表面形成牺牲层；于所述牺牲层表面形成薄膜盖层，所述薄膜盖层远离所述牺牲层的表面为注入面；从所述注入面进行离子注入，以使得在所述牺牲层中形成缺陷层；提供一受体衬底，并将所述受体衬底与所述薄膜盖层的注入面键合；沿所述缺陷层剥离所述牺牲层，以将键合有所述薄膜盖层的所述受体衬底与所述供体衬底分离，获得受体衬底-薄膜盖层异质结构。通过上述方案，本发明中引入铝化物等易被化学腐蚀的材料作为牺牲层，层裂之后借用铝化物易氧化(在普通室内环境)的特点，或者进行一些简单的刻蚀，将处理牺牲层的工序简化，并且使得到的硅衬底材料和半导体衬底材料表面洁净；本发明的异质结构的制备方法，可以成功的将薄膜盖层转移到受体衬底上，在提供柔性衬底的同时，该半导体供体衬底材料还可以重复利用，节能环保。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种异质结构的制备方法，其特征在于，包括如下步骤：
1）提供一供体衬底，并于所述供体衬底表面形成牺牲层，所述牺牲层的材料为含铝化合物；
2）于所述牺牲层表面形成薄膜盖层，所述薄膜盖层远离所述牺牲层的表面为注入面；
3）从所述注入面进行离子注入，以使得在所述牺牲层中形成缺陷层；
4）提供一受体衬底，并将所述受体衬底与所述薄膜盖层的注入面键合；
5）沿所述缺陷层剥离所述牺牲层，以将键合有所述薄膜盖层的所述受体衬底与所述供体衬底分离，获得受体衬底-薄膜盖层异质结构，其中，去除所述牺牲层的过程中，仅去除所述牺牲层，与所述牺牲层相接触的材料层的表面保持原有的平滑表面；
其中，通过对步骤4）得到的结构进行退火，使所述牺牲层发生层裂，以沿所述缺陷层剥离所述牺牲层；步骤5）之后还包括步骤6），采用自然氧化对剥离后得到的所述牺牲层进行表面处理，待牺牲层自行氧化后用气泵进行层裂表面处理，以得到洁净的两个表面。
2.根据权利要求1所述的异质结构的制备方法，其特征在于，步骤1）中，还包括于所述供体衬底表面形成缓冲层的步骤，且所述缓冲层形成于所述供体衬底与所述牺牲层之间。
3.根据权利要求1所述的异质结构的制备方法，其特征在于，所述含铝化合物为AlP、AlAs、AlSb和Al(GaIn)(PAsSb)所构成群组中的任意一种。
4.根据权利要求1所述的异质结构的制备方法，其特征在于，步骤2）中，所述薄膜盖层的厚度为20~1000nm。
5.根据权利要求1所述的异质结构的制备方法，其特征在于，步骤1）中，所述供体衬底为Si衬底、Ge衬底、GaP衬底、GaAs衬底、InP衬底、GaSb衬底、InAs衬底、InSb衬底、II-VI族衬底以及IV-VI族衬底所构成的群组中的任意一种。
6.根据权利要求1所述的异质结构的制备方法，其特征在于，步骤3）中，所述缺陷层与所述牺牲层的上表面及下表面之间均具有间距。
7.根据权利要求1所述的异质结构的制备方法，其特征在于，步骤3）中，所述离子注入为氢离子注入、氦离子注入以及氢氦离子共注入所构成的群组中的任意一种。
8.根据权利要求7所述的异质结构的制备方法，其特征在于，所述离子注入的能量为10~200keV，离子注入的剂量为1×1016~3×1017cm-2，进行所述离子注入的温度为-50~300℃。
9.根据权利要求1所述的异质结构的制备方法，其特征在于，步骤4）中，进行键合的温度为室温至500℃。
10.根据权利要求1所述的异质结构的制备方法，其特征在于，步骤4）中，所述受体衬底为硅衬底、绝缘体上硅衬底及碳化硅衬底所构成的群组中的任意一种。
11.根据权利要求1所述的异质结构的制备方法，其特征在于，步骤5）中，所述退火的温度为50~500℃。
CN201710735726.3A 2017-08-24 2017-08-24 一种异质结构的制备方法 Active CN109427538B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710735726.3A CN109427538B (zh) 2017-08-24 2017-08-24 一种异质结构的制备方法
PCT/CN2017/114971 WO2019037331A1 (zh) 2017-08-24 2017-12-07 一种异质结构的制备方法
US16/640,059 US20210090955A1 (en) 2017-08-24 2017-12-07 Method for preparing a heterostructure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710735726.3A CN109427538B (zh) 2017-08-24 2017-08-24 一种异质结构的制备方法

Publications (2)

Publication Number Publication Date
CN109427538A CN109427538A (zh) 2019-03-05
CN109427538B true CN109427538B (zh) 2021-04-02

Family

ID=65439919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710735726.3A Active CN109427538B (zh) 2017-08-24 2017-08-24 一种异质结构的制备方法

Country Status (3)

Country Link
US (1) US20210090955A1 (zh)
CN (1) CN109427538B (zh)
WO (1) WO2019037331A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244227B (zh) * 2020-01-19 2023-07-18 中国科学院上海微系统与信息技术研究所 一种硅基光子集成模块及其制备方法
CN111564534B (zh) * 2020-04-07 2021-10-19 中国科学院上海微系统与信息技术研究所 一种单光子源的制备方法及单光子源和集成光学器件
CN115206811B (zh) * 2021-04-08 2024-09-10 中国科学院上海微系统与信息技术研究所 异质键合结构及制备方法
CN113872557B (zh) * 2021-09-29 2022-07-12 北京超材信息科技有限公司 用于声表面波器件的复合衬底及制造方法、声表面波器件
CN114070227B (zh) * 2021-10-26 2023-07-25 中国科学院上海微系统与信息技术研究所 一种氮化铝声波谐振器的制备方法及谐振器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2867307B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
JPWO2007023911A1 (ja) * 2005-08-25 2009-03-26 株式会社 東北テクノアーチ 半導体基板製造方法
TW200912053A (en) * 2007-09-14 2009-03-16 Sino American Silicon Prod Inc Method of fabricating semiconductor substrate by use of heterogeneous substrate and recycling heterogeneous substrate during fabrication thereof
CN204216065U (zh) * 2014-11-17 2015-03-18 北京中科天顺信息技术有限公司 一种制作氮化物外延层、自支撑衬底与器件的晶圆结构
CN104810444B (zh) * 2015-03-04 2018-01-09 华灿光电(苏州）有限公司 发光二极管外延片及其制备方法、发光二极管芯片制备及衬底回收方法
CN106653583A (zh) * 2016-11-11 2017-05-10 中国科学院上海微系统与信息技术研究所 一种大尺寸iii‑v异质衬底的制备方法

Also Published As

Publication number Publication date
CN109427538A (zh) 2019-03-05
WO2019037331A1 (zh) 2019-02-28
US20210090955A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
CN109427538B (zh) 一种异质结构的制备方法
US11594446B2 (en) High resistivity SOI wafers and a method of manufacturing thereof
CN110178211B (zh) 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
JP7451777B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
WO2018086380A1 (zh) 一种大尺寸iii-v异质衬底的制备方法
JP2018509002A (ja) 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
TWI699832B (zh) 製造絕緣體覆矽鍺之方法
Tauzin et al. Transfers of 2-inch GaN films onto sapphire substrates using Smart Cut (TM) technology
CN107195534B (zh) Ge复合衬底、衬底外延结构及其制备方法
CN112018025A (zh) Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
EP1437764A1 (en) A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
CN106531682A (zh) GeOI结构以及制备方法
US20210054528A1 (en) Method for manufacturing a monocrystalline layer of gaas material and substrate for epitaxial growth of a monocrystalline layer of gaas material
CN106449369B (zh) 绝缘体上半导体结构以及制备方法
CN106449663B (zh) 绝缘体上半导体结构以及制备方法
Dadwal et al. Blistering study of H-implanted InGaAs for potential heterointegration applications
CN106449368B (zh) 半导体结构以及制备方法
Tauzin¹ et al. TRANSFER OF TWO-INCH GAN FILM BY THE SMART CUT™ TECHNOLOGY

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Ou Xin

Inventor after: Wang Shumin

Inventor after: Wang Chang

Inventor after: You Tiangui

Inventor after: Zhang Yanchao

Inventor after: Huang Kai

Inventor after: Wang Lijuan

Inventor after: Lin Jiajie

Inventor after: Pan Wenwu

Inventor before: Wang Shumin

Inventor before: Ou Xin

Inventor before: Wang Chang

Inventor before: You Tiangui

Inventor before: Zhang Yanchao

Inventor before: Huang Kai

Inventor before: Wang Lijuan

Inventor before: Lin Jiajie

Inventor before: Pan Wenwu

GR01 Patent grant
GR01 Patent grant