CN106373871B - 半导体结构以及制备方法 - Google Patents

半导体结构以及制备方法 Download PDF

Info

Publication number
CN106373871B
CN106373871B CN201611059590.0A CN201611059590A CN106373871B CN 106373871 B CN106373871 B CN 106373871B CN 201611059590 A CN201611059590 A CN 201611059590A CN 106373871 B CN106373871 B CN 106373871B
Authority
CN
China
Prior art keywords
layer
complex
semiconductor
substrate
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611059590.0A
Other languages
English (en)
Other versions
CN106373871A (zh
Inventor
王敬
孙川川
梁仁荣
许军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201611059590.0A priority Critical patent/CN106373871B/zh
Publication of CN106373871A publication Critical patent/CN106373871A/zh
Application granted granted Critical
Publication of CN106373871B publication Critical patent/CN106373871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Abstract

本发明公开了一种半导体结构以及制备方法。该方法包括：(1)在基底的上表面依次形成缓冲层和半导体层，以便获得第一复合体；(2)对所述第一复合体进行离子注入处理，所述注入的离子中含氢离子；(3)将所述第一复合体与衬底进行键合处理，以便获得第二复合体，其中，所述衬底的上表面具有绝缘层，并且所述键合处理中所述绝缘层与所述半导体层接触；以及(4)对所述第二复合体进行剥离处理，以便分别获得第三复合体和所述半导体结构，其中，所述过渡层以及所述半导体层分别独立地由II‑VI族化合物形成。该方法操作步骤简单，对仪器设备要求较低，并且可以避免II‑VI族化合物晶片尺寸对绝缘体上半导体结构的尺寸造成限制。

Description

半导体结构以及制备方法
技术领域
本发明涉及半导体技术以及半导体制造领域，具体而言，本发明涉及半导体结构以及制备方法。
背景技术
随着半导体技术的发展，金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸不断缩小，其工作速度也不断提高。然而，对于Si材料本身而言，目前的MOSFET器件已经接近于物理与技术的双重极限，且Si材料本身是间接带隙而不适合用于光电子领域。因而，为了进一步提升Si基器件和电路的性能，本领域技术人员提出了各种提升Si基器件和电路性能的方法。例如，将II-VI族化合物半导体材料，与具有SiO2绝缘层的Si片直接键合形成绝缘体上半导体(Semiconductor-on-insulator)结构，使其易于实现光电子和微电子的集成，兼具II-VI族化合物半导体材料良好的光电特性和Si集成电路优异的集成工艺优势，具有很好的应用前景。
然而，目前的半导体结构及其制备方法仍有待改进。
发明内容
本发明是基于发明人对以下事实和问题的发现和认识而做出的：
现有的绝缘体上半导体制备技术是智能剥离(Smart-cut)技术，即先向半导体晶片中注入氢离子，然后将半导体晶片与具有SiO2等绝缘氧化物表层的Si片直接键合，再利用高温退火实现剥离，形成半导体结构。然而，目前市场上少有II-VI族化合物半导体晶片商品出售，实验室中制备的II-VI族化合物半导体晶片的晶片直径不大。例如，现有的实验室制备的硫化锌单晶片直径大约在2英寸以下，因此利用上述智能剥离技术难以获得更大直径(例如8-12英寸)的半导体结构，而目前主流Si片直径为8-12英寸，因此制备的半导体结构难以直接替代Si基半导体结构用于半导体器件。并且，上述智能剥离技术不易获得半导体层很薄(小于100nm)的半导体结构，而先进的器件结构往往要求绝缘体上半导体薄膜的厚度要低于100nm。
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
在本发明的一个方面，本发明提出了一种制备半导体结构的方法。根据本发明的实施例，该方法包括：(1)在基底的上表面依次形成缓冲层和半导体层，以便获得第一复合体；(2)对所述第一复合体进行离子注入处理，所述注入的离子中含氢离子；(3)将所述第一复合体与衬底进行键合处理，以便获得第二复合体，其中，所述衬底的上表面具有绝缘层，并且所述键合处理中所述绝缘层与所述半导体层接触；以及(4)对所述第二复合体进行剥离处理，以便分别获得第三复合体和所述半导体结构，其中，所述过渡层以及所述半导体层分别独立地由II-VI族化合物形成。该方法操作步骤简单，对仪器设备要求较低，并且可以避免利用II-VI族化合物晶片进行制备时，由于晶片尺寸过小而对半导体结构的尺寸造成限制。
根据本发明的实施例，所述II-VI族化合物为MX，其中，所述M为Zn、Cd以及Hg的至少之一，所述X为S、Se或者Te。
根据本发明的实施例，所述半导体层以及所述缓冲层分别独立地通过外延生长形成。由此，可以简化制备工艺，便于控制半导体层以及所述缓冲层的质量。
根据本发明的实施例，在步骤(1)中，形成所述缓冲层之前，预先在所述基底的上表面形成过渡层。由此，可以利用半导体层与过渡层之间更加优质的界面状态，降低异质外延时的缺陷密度，阻碍基底元素(如Si)向表面扩散而进入缓冲层，从而可以进一步提高最终形成的半导体结构的质量。
根据本发明的实施例，所述过渡层的厚度不小于1微米。由此，可以进一步提高过渡层的质量。
根据本发明的实施例，在步骤(1)中，形成所述半导体层之前，形成所述半导体层之前，预先在所述缓冲层的上表面形成离子吸附层，所述离子吸附层中的材料的晶格常数与所述缓冲层以及所述半导体层中的所述II-VI族化合物的晶格常数均不同。由此，可以利用离子吸附层提高对注入的氢离子的吸附以及聚集能力，从而有利于降低剥离处理所需要的氢离子的注入剂量。
根据本发明的实施例，所述离子吸附层为II-VI族化合物形成。由此，可以简化离子吸附层的制作工艺。
根据本发明的实施例，所述离子吸附层的厚度为2-50nm。
根据本发明的实施例，在步骤(4)中，所述剥离处理是在所述离子吸附层中进行的。
根据本发明的实施例，所述衬底与所述基底分别独立地是由硅形成的。
根据本发明的实施例，在步骤(1)中，在所述半导体层上表面形成第一钝化层。由此，可以进一步改善II-VI族化合物半导体层与绝缘层(氧化物)之间的界面状态。
根据本发明的实施例，进一步包括：在所述半导体结构上表面形成第二钝化层。由此，可以进一步提高半导体结构的性能。
根据本发明的实施例，所述离子注入处理的注入剂量为：0.5×1016/cm2～1×1017/cm2。本发明所提出的方法可以在上述注入剂量下实现剥离处理，较现有的智能剥离技术有较大的降低，从而有利于降低生产成本。
根据本发明的实施例，所述离子注入处理时，所述第一复合体的温度为200-600摄氏度。由此，有利于进一步降低注入剂量。
根据本发明的实施例，在所述半导体结构中，所述半导体层的厚度小于100nm。由此，有利于进一步提高半导体结构的性能。
根据本发明的实施例，在步骤(1)之后，步骤(2)之前，预先对所述第一复合体的上表面进行抛光处理。由此，有利于获得平坦的上表面，从而可以改善后续键合处理的键合质量。
根据本发明的实施例，所述所述剥离处理的温度为200-800摄氏度。
根据本发明的实施例，该方法进一步包括：在步骤(4)之后，对获得的所述半导体结构表面进行抛光处理。由此，可以进一步提高获得的半导体结构的表面平整度。
根据本发明的实施例，该方法进一步包括：将所述第三复合体回收利用，返回至步骤(2)中进行离子注入处理。由此，可以对第三复合体进行反复利用，一方面可以节省生产成本，另一方面可以提高生产效率，缩短生产时间。
根据本发明的实施例，在将所述第三复合体返回至步骤(2)之前，预先对所述第三复合体进行下列处理：对所述第三复合体的上表面进行抛光处理；和在所述第三复合体的上表面形成所述半导体层。由此，可以进一步提高对第三复合体进行重复利用的效果。
在本发明的另一方面，本发明提出了一种半导体结构。根据本发明的实施例，所述半导体结构是由前面所述的方法形成的。由此，该半导体结构具有前面描述的方法获得的半导体结构所具有的全部特征以及优点，在此不再赘述。
根据本发明的实施例，所述半导体结构中所述半导体层的直径不小于4英寸。由于该半导体结构是利用前面所述的方法形成的，因此，该半导体结构中，半导体层的尺寸可以不受II-VI族化合物晶片尺寸的限制。
附图说明
图1是根据本发明一个实施例的制备半导体结构的方法的流程示意图；
图2是根据本发明另一个实施例的制备半导体结构的方法的流程示意图；
图3是根据本发明又一个实施例的制备半导体结构的方法的流程示意图；
图4是根据本发明又一个实施例的制备半导体结构的方法的流程示意图；
图5是根据本发明又一个实施例的制备半导体结构的方法的流程示意图；
图6是根据本发明一个实施例的半导体结构的结构示意图；以及
图7是根据本发明另一个实施例的半导体结构的结构示意图。
附图说明：
1000：第一复合体；2000：第二复合体；3000：第三复合体；4000：半导体结构；
100：基底；200：缓冲层；300：半导体层；400：离子吸附层；500：衬底；600：绝缘层；
700：半导体结构中的半导体层；800：第三复合体中剩余半导体层；10：过渡层；20：第一钝化层；30：第二钝化层；1A：半导体结构中残留离子吸附层；1B：第三复合体中剩余离子吸附层。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，术语“半导体结构”特指绝缘层上表面具有II-VI族化合物半导体的结构(Semiconductor on insulator)。该半导体结构包括II-VI族化合物半导体层、绝缘层以及衬底。也即是说，当II-VI族化合物为CdTe时，半导体结构为CdTe-OI结构；当II-VI族化合物为ZnSe时，半导体结构为ZnSe-OI结构。
在本发明的一个方面，本发明提出了一种制备半导体结构的方法。根据本发明的实施例，参考图1，该方法包括：
S1：形成第一复合体
根据本发明的实施例，在该步骤中，在基底的上表面依次形成缓冲层以及半导体层，以便获得第一复合体。根据本发明的实施例，缓冲层以及半导体层是由II-VI族化合物形成的。形成缓冲层以及半导体层的材料分别独立地选自II-VI族化物，也即是说，形成缓冲层以及半导体层的材料可以相同，也可以不相同。根据本发明的具体实施例，II-VI族化合物为MX，其中，M为Zn、Cd以及Hg的至少之一，X为S、Se或者Te。也即是说，II-VI族化合物可以为Zn、Cd、Hg的硫化物、硒化物以及碲化物。具体的，可以为ZnS、ZnSe、ZnTe、CdS、CdSe、CdTe、HgSe以及HgTe。并且，上述Zn、Cd、Hg的硫化物、硒化物以及碲化物可以为三元化合物。例如，根据本发明的具体实施例，上述MX可以为HgCdTe、HgCdSe等。当MX为三元化合物时，构成三元化合物的多个M元素之和与X元素的原子比可以为1:1。
根据本发明的另一些实施例，缓冲层以及半导体层可以由单一的MX化合物组成，也可以由多种化学组成不同的MX化合物组成。也即是说，缓冲层以及半导体层还可以包括多个由上述MX化合物构成的亚层，相邻的两个亚层具有不同的化学组成。根据本发明的具体实施例，基底可以为硅基底。缓冲层可以起到减少基底中的Si向表面的扩散、缓解晶格失配以及减少缺陷等作用。根据本发明的具体实施例，缓冲层可以为非应变的II-VI族化合物形成的，其厚度可以为1-3微米。第一复合体中的半导体层是间接形成在基底的上表面上的，因此半导体层的横向尺寸可以与基底的尺寸相等。半导体层在后续步骤中将为最终制备的半导体结构提供II-VI族化合物层，从而可以使得获得的半导体结构的尺寸不必受常规II-VI族化合物晶片尺寸较小的限制。
根据本发明的一些实施例，缓冲层以及半导体层可以分别独立地通过外延生长或者溅射沉积工艺形成。溅射沉积包括磁控溅射、脉冲激光沉积等工艺，溅射沉积后，可以通过后续退火来改进缓冲层以及半导体层的晶体质量。优选地，缓冲层以及半导体层可以分别独立地通过外延生长形成，由此，可以进一步提高形成的缓冲层以及半导体层的质量。外延可以是常规的金属有机物化学气相沉积技术(MOCVD)，或者分子束外延(MBE)等。外延生长技术可以较好的控制半导体层的质量以及厚度，且MOCVD外延生长技术成本较为低廉，所需的设备也较容易获得，有利于降低生产成本。
根据本发明的实施例，为了进一步提高基底以及半导体层之间的界面质量，可以在形成缓冲层之前，预先在基底的上表面形成过渡层。根据本发明的具体实施例，过渡层可以是由Ge和砷化物的至少之一形成的。也即是说，过渡层可以含有Ge以及砷化物的至少之一。例如，过渡层可以为锗过渡层或是GaAs过渡层，或者，过渡层还可以包括锗亚层以及GaAs亚层，其中锗亚层设置在基底的上表面，GaAs亚层设置在锗亚层的上表面。根据本发明的具体实施例，过渡层的厚度可以为1微米以上。与硅相比，锗和砷化镓与II-V族化合物的晶格常数更接近，以锗以及砷化镓为过渡层可以起到降低过渡层中缺陷密度的作用。例如，可以采用Ge为过渡层，其与II-VI族化合物(如ZnSe)的晶格常数很接近，过渡层还可以起到阻碍基底元素(如Si)向缓冲层扩散的作用。具体的，过渡层也可以是通过外延生长形成的。例如，可以利用低温外延生长形成过渡层，温度低于450摄氏度的低温外延可以有效控制Si衬底和Ge之间的失配位错，由此，可以进一步提高形成的过渡层的质量，进而提高后续的半导体层外延质量。
根据本发明的实施例，该步骤中形成的过渡层、缓冲层以及半导体层的具体厚度以及外延生长和溅射沉积条件均不受特别限制，本领域技术人员可以根据最终需要形成的半导体结构的具体要求进行调节。发明人经过大量实验发现，适当增大过渡层和缓冲层的厚度，则有利于控制其表面的穿通位错，因而形成低穿通位错密度的过渡层和缓冲层。根据本发明的具体实施例，过渡层和缓冲层的厚度可以分别为1微米以上。
为了进一步提高该步骤中形成的第一复合体的质量，并提高最终获得的半导体结构的性能，根据本发明的实施例，在形成半导体层之前，还可以进一步包括：
预先在缓冲层的上表面形成离子吸附层。也即是说，在缓冲层以及半导体层之间，形成离子吸附层。具体的，离子吸附层可以为上述MX化合物，同时，离子吸附层与缓冲层和半导体层的材料具有不同的晶格常数，以便在离子吸附层中引入应变。例如，当缓冲层由ZnSe形成时，离子吸附层可以为ZnS，而半导体层可以由ZnSe形成，也可以由CdSe或CdTe形成。离子吸附层的厚度可以为2-50nm。根据本发明的另一些实施例，离子吸附层的厚度可以为10-30nm。发明人经过深入研究以及大量实验发现，由上述材料形成的离子吸附层对于氢离子具有较强的吸附和聚集功能。由于在后续步骤中，需要通过注入氢离子，实现剥离处理，由此，可以利用离子吸附层提高对注入的氢离子的吸附以及聚集能力，从而有利于降低剥离处理所需要的氢离子的注入剂量，有利于降低生产成本。另外，离子吸附层可以有效地控制后续剥离处理时剥离的位置，实现具有超薄半导体层厚度的半导体结构。常规的智能剥离技术中，II-VI族化合物剥离所需的离子注入剂量大(氢离子注入剂量大约需要5×1016/cm2～1×1017/cm2)，注入能量高(离子注入时，高的注入能量下容易获得大的离子束流，也容易获得大的注入剂量；相应地，为了获得高的注入剂量，往往需要高的注入能量，造成的注入深度也大)，离子注入的深度往往100nm以上，最终获得的半导体层厚度大于100nm。而在采用离子吸附层之后，剥离所需要的离子注入剂量下降(氢离子注入剂量可以下降到5×1016/cm2以下)，注入能量也可以降低，注入的氢离子聚集在离子吸附层中，第一复合体中半导体层的厚度与最终获得的半导体结构中II-VI族化合物半材料的厚度是一致的，因此可以较为容易地获得半导体层厚度小于100nm的半导体结构。
根据本发明的实施例，为进一步提高键合处理的效果，改善键合质量，在进行后续离子注入处理之前，还可以预先对第一复合体的上表面进行抛光处理。由此，有利于获得平坦的上表面，从而可以改善键合质量。优选地，采用抛光工艺对第一复合体的上表面进行处理，以获得平坦表面。抛光之后，需要对第一复合体表面进行清洗，以获得清洁表面。
根据本发明的实施例，参考图5，为改善半导体结构中半导体层与绝缘层的界面质量，在进行后续离子注入处理之前，还可以预先在第一复合体1000的上表面形成第一钝化层20。由于在后续步骤中，需要将第一复合体1000中的半导体层300通过键合与绝缘层600接触，以形成半导体结构4000，但半导体层400与氧化物(绝缘层600)之间的界面质量往往不够理想。因此，可以利用第一钝化层20改善半导体层与绝缘层的界面质量，进而改善具有半导体结构的器件的电学性能。形成第一钝化层的材料可以根据实际情况进行选择，例如，根据本发明的具体实施例，当半导体层由ZnSe等材料构成时，第一钝化层20可以为SiNx或者AlN。第一钝化层的厚度可以为0.5-10nm。优化地，第一钝化层为SiNx。采用SiNx或者AlN作为第一钝化层时，可以由原子层沉积(ALD)等方法形成。
S2：离子注入处理
根据本发明的实施例，在该步骤中，对第一复合体进行离子注入处理，注入的离子中含氢离子。根据本发明的具体实施例，注入的离子可以为H离子，也可以为H/He离子共注入，或者为H/Ar共注入。根据本发明的实施例，离子注入处理的注入剂量可以为0.5×1016/cm2～1×1017/cm2。该步骤中注入的离子将聚集在半导体层，从而可以在后续剥离处理步骤中，在半导体层中实现剥离，进而实现半导体结构的制备。如前所述，当第一复合体中具有离子吸附层时，由于离子吸附层对于H离子的吸附以及聚集作用，可以大幅降低离子注入处理的注入剂量，此时后续的剥离过程也将在离子吸附层中进行。根据本发明的具体实施例，在第一复合体中具有离子吸附层时，离子注入处理的注入剂量可以为0.5×1016/cm2～5×1016/cm2。在该步骤中，进行离子注入的具体方法不受特别限制，本领域技术人员可根据实际情况，选择熟悉的方法或技术实现离子注入。离子注入时，既可以采用常温离子注入，即进行离子注入处理时不对第一复合体进行加热处理，也可以采用高温离子注入，即离子注入时第一复合体的温度为200-600摄氏度。高温离子注入时，氢离子更容易扩散到离子吸附层中，增加氢离子在离子吸附层中的聚集程度，有利于降低离子注入的剂量，降低成本。本发明所提出的方法可以在上述注入剂量下实现剥离处理，较现有的智能剥离技术有较大的降低，从而有利于降低生产成本。
S3：形成第二复合体
根据本发明的实施例，在该步骤中，将经过离子注入处理的第一复合体与衬底进行键合处理，以便获得第二复合体。具体的，衬底的上表面具有绝缘层，并且键合处理中，绝缘层与半导体层接触。根据本发明的具体实施例，衬底可以为硅衬底，绝缘层可以为二氧化硅、氧化铪、氧化铝等。衬底以及绝缘层为最终形成的半导体结构中的衬底以及绝缘层，因此，本领域技术人员能够理解的是，在键合处理过程中，需要将前面形成的第一复合体倒置，使第一复合体上表面的半导体层与衬底的绝缘层键合在一起。键合处理的具体操作步骤以及键合条件不受特别限制，本领域技术人员可以根据实际情况进行选择。
S4：剥离处理
根据本发明的实施例，在该步骤中，对第二复合体进行剥离处理，以便分别获得第三复合体和半导体结构。具体的，剥离处理可以包括温度为400-800摄氏度的高温退火，或温度低于400摄氏度(例如，200-400摄氏度)的微波退火。在上述剥离处理过程中，预先注入的含氢的离子将在上述高温退火或是低温退火过程中形成气体，从而实现第二复合体的剥离。如前所述，在离子注入过程中，注入的离子将存在于半导体层或是离子吸附层中，因此，剥离处理也是在半导体层或者离子吸附层中进行的。具体地，上述剥离处理是在半导体层中，靠近半导体层以及缓冲层之间的界面处发生的；或者，上述剥离处理是在离子吸附层中，靠近离子吸附层与半导体层之间的界面处发生的。由此，可以将第二复合体剥离分割为两部分。参考图3，剥离后的第二复合体2000被分割为：半导体结构4000(由衬底500、绝缘层600、以及半导体结构中的半导体层700形成)，以及第三复合体3000(由第三复合体中剩余半导体层800、缓冲层200以及基底100形成)，根据本发明的一些实施例，当剥离在极靠近半导体层以及缓冲层之间的界面处发生时，获得的第三复合体3000中可以不含有剩余半导体层800(图中未示出)。本领域技术人员能够理解的是，当第一复合体中含有过渡层以及离子吸附层时，参考图4，剥离处理之后形成的第三复合体3000由基底100、过渡层10、缓冲层200以及第三复合体中剩余离子吸附层1B构成，形成的半导体结构4000表面有残留离子吸附层1A；同样，当第一复合体表面含有第一钝化层20时，参考图5，剥离之后形成的半导体结构4000由衬底500、绝缘层600、第一钝化层20、半导体结构中的半导体层700和表面的残余离子吸附层1A构成。
根据本发明的实施例，最终形成的半导体结构4000中的半导体层700(由第一复合体中的半导体层或是离子吸附层经剥离处理形成)的厚度小于100nm。根据本发明的具体实施例，当第一复合体中具有离子吸附层时，一方面可以利用离子吸附层实现对注入的氢离子的吸附以及聚集，另一方面，可以利用离子吸附层以及第一复合体的半导体层的界面处优先吸附H离子的特征，在离子吸附层中靠近该界面处实现剥离。由此，剥离后形成的半导体结构中半导体层的厚度，可以通过控制第一复合体中形成的半导体层的厚度控制。而第一复合体中的半导体层厚度可以通过外延生长进行控制，从而可以在第一复合体中的半导体层较薄时，剥离仍然在第一复合体的半导体层以及离子吸附层的界面处实现。而常规的Smart-cut工艺中，离子注入的深度最小在100nm以上，因此，Smart-cut工艺获得的半导体结构的半导体层的厚度最小大约为100nm。而本发明中，则可以获得半导体层厚度小于50nm甚至小于30nm的半导体结构。根据本发明的实施例，为了进一步提高获得的半导体结构的性能，还可以去除绝缘体上半导体薄膜表面残余的离子吸附层。
根据本发明的实施例，在形成半导体结构之后，还可以在半导体结构的半导体层的上表面形成第二钝化层。根据本发明的具体实施例，第二钝化层可以是SiNx或者AlN，厚度为0.5-10nm。采用SiNx或者AlN作为第二钝化层时，可以由原子层沉积(ALD)等方法形成。第二钝化层与第一钝化层可以采用相同的材料，也可以采用不同的材料。优化地，第二钝化层为0.5-2nm厚的SiNx薄膜。而且氮化物钝化层与氧化物绝缘层之间的界面性能明显优于ZnS等II-VI族化合物与氧化物绝缘层的界面性能。由此，可以进一步提高半导体结构的性能。根据本发明的实施例，当第一复合体中具有离子吸附层时，形成的半导体结构表面也具有残留的离子吸附层。在形成第二钝化层之前，该残留的离子吸附层可以除去，也可以不除去。最终形成的半导体结构如图6或图7所示。
根据本发明的实施例，该方法还可以进一步包括对获得的绝缘体上半导体薄膜表面进行抛光处理。由此，可以进一步提高获得的半导体结构的表面平整度。本领域技术人员能够理解的是，上述抛光处理在改善半导体结构表面平整度的同时，还可以去除其表面残留的离子吸附层。因此，根据本发明的一个实施例，可以在形成第二钝化层30之前进行上述抛光处理，以便形成如图7所示的半导体结构。
根据本发明的实施例，参考图2，该方法进一步包括：
第三复合体的回收利用
根据本发明的实施例，在剥离处理之后，除去半导体结构，还可以获得第三复合体。将第三复合体返回至步骤S2中进行离子注入处理，可以重新利用第三复合体中的剩余半导体层，从而避免了每生产一个半导体结构均需要制备一次第一复合体。如前所述，当第一复合体中无离子吸附层时，剥离处理是在半导体层中进行的。由此，剥离后形成的第三复合体表面残留有一部分半导体层。此时，第三复合体可以直接返回至离子注入处理的步骤中做为第一复合体使用，也可以在半导体层表面继续外延，加厚半导体层，再返回至离子注入处理的步骤中做为第一复合体使用；而当第一复合体中含有离子吸附层时，则剥离后形成的第三复合体的上表面为离子吸附层，此时可以直接在离子吸附层上表面重新形成半导体层，然后将其返回至离子注入处理步骤，做为第一复合体使用。由此，可以对第三复合体进行反复利用，一方面可以节省生产成本，另一方面仅需要一片基底、进行一次层的生长，即可获得多个半导体结构，从而可以提高生产效率，缩短生产时间。
根据本发明的具体实施例，在将所述第三复合体返回至离子注入处理之前，可以预先对第三复合体进行下列处理以便提后续处理的效率以及效果：
对第三复合体的上表面进行抛光处理。根据本发明的具体实施例，抛光处理可以降低半导体层表面的粗糙度。进行上述处理有利于获得较为平整的表面，从而可以提高后续键合处理的键合质量。
具体的，参考图3，上述方法可以首先通过包括但不限于外延生长等技术，在基底100的上表面形成半导体层200，做为第一复合体1000。对第一复合体1000进行离子注入处理；随后，提供上表面具有绝缘层600的衬底500(可以为上表面具有SiO2的Si衬底)，然后将衬底500以及第一复合体1000进行键合，使绝缘层600与半导体层300相接触，形成第二复合体2000；在后续的剥离处理中，第二复合体2000沿图中所示出的实现剥离边界发生剥离，形成半导体结构4000(包括衬底500、绝缘层600以及剥离形成的半导体结构中的半导体层700)，以及第三复合体3000。其中，第三复合体3000包括基底100、缓冲层200以及第三复合体中剩余半导体层800。第三复合体3000返回离子注入步骤中进行处理，即可实现第三复合体的重复利用。本领域技术人员能够理解的是，当第三复合体3000表面的第三复合体中剩余半导体层800不足时，在进行离子注入之前，还需要在第三复合体3000的表面重新形成半导体层(图中未示出)。
根据本发明的另一些实施例，参考图4，上述方法也可以首先形成含有过渡层10以及离子吸附层400的第一复合体1000。对第一复合体1000进行离子注入处理；随后，提供上表面具有绝缘层600的衬底500，然后将衬底500以及第一复合体1000进行键合，使绝缘层600与半导体层300相接触，形成第二复合体2000；在后续的剥离处理中，第二复合体2000沿图中所示出的实现剥离边界(在离子吸附层300中)发生剥离，形成半导体结构4000(包括衬底500、绝缘层600、剥离形成的半导体结构中的半导体层700、以及残留离子吸附层1A)，以及第三复合体3000。其中，第三复合体3000包括基底100、过渡层10以及剩余离子吸附层1B。在第三复合体3000的表面重新形成半导体层后，即可将第三复合体3000返回离子注入步骤中进行处理，实现第三复合体的重复利用。
综上所述，该方法具有以下优点的至少之一：
(1)操作步骤简单、对仪器设备要求较低；
(2)可以在较小的离子注入剂量下实现剥离，有利于降低半导体结构的生产成本；
(3)可以避免利用II-VI族化合物晶片进行制备对半导体结构的尺寸造成限制，获得大尺寸的半导体结构；
(4)通过离子吸附层的引入，可以实现制备50nm及以下厚度的半导体层的半导体结构的制备；
(5)实现对基底等结构的重复利用，有利于降低生产成本，缩短制备周期。
在本发明的另一方面，本发明提出了一种半导体结构。根据本发明的实施例，该半导体结构是由前面所述的方法形成的。由此，该半导体结构具有前面描述的方法获得的半导体结构所具有的全部特征以及优点，在此不再赘述。
根据本发明的实施例，该半导体结构中的半导体层的直径不小于4英寸。由于该半导体结构是利用前面所述的方法形成的，因此，该半导体结构中，半导体层的尺寸可以不受砷化物半导体材料晶片尺寸的限制，可以形成8-12英寸甚至更大尺寸的半导体结构。
本发明所提出的上述半导体结构可以用于制备诸如属-氧化物-半导体场效应晶体管等半导体器件。由此，可以使该金属-氧化物-半导体场效应晶体管具有性能优良、制备简便等优点的至少之一。
下面通过具体实施例对本发明进行说明，需要说明的是，下面的具体实施例仅仅是用于说明的目的，而不以任何方式限制本发明的范围，另外，如无特殊说明，则未具体记载条件或者步骤的方法均为常规方法，所采用的试剂和材料均可从商业途径获得。其中，砷化物外延生长设备使用为Aixtron公司生产的AIX 2800G4-TM型金属有机物化学气相沉积系统。
实施例一
(1)利用金属有机物化学气相沉积技术，二甲基锌、硫化氢(H2S)和硒化氢(H2Se)作为气源，以8英寸的硅抛光片为基底，首先外延形成ZnS缓冲层，外延时基底温度为300℃，形成约1.5微米厚的ZnS缓冲层。再在同一设备内，降低温度至225℃，形成约200nm的ZnS半导体层。再将晶片表面抛光清洗，以提高ZnS表面的平整度，利于后续的键合。这样获得了第一复合体。
(2)对第一复合体进行氢离子注入，注入剂量为1×1017/cm2，注入深度为120nm。
(3)以另一片8英寸硅抛光片为衬底，经1000℃热氧化在衬底表面形成10nm厚的SiO2绝缘层。将第一复合体与衬底键合，获得第二复合体(包含基底/ZnS缓冲层/ZnS半导体层/SiO2绝缘层/Si衬底)。其中，SiO2绝缘层与ZnS半导体层相接触。
(4)在700℃氮气氛下退火1小时，在氢离子注入的位置实现智能剥离，获得第三复合体(包含Si基底/ZnS缓冲层/剩余ZnS半导体层)和半导体结构(包含Si衬底/SiO2绝缘层/ZnS半导体层)。对所获得的半导体结构抛光清洗，提高ZnS半导体层表面平整度。
实施例二
(1)利用金属有机物化学气相沉积技术，二甲基锌、硫化氢(H2S)和硒化氢(H2Se)作为气源，以8英寸的硅抛光片为基底，首先外延形成ZnS缓冲层，外延时基底温度为300℃，形成约3微米厚的ZnS缓冲层。将晶片表面抛光清洗，以提高ZnS表面的平整度，利于后续的键合。继续利用金属有机物化学气相沉积技术，升高温度至250℃，形成约20nm厚的ZnSe离子吸附层。再在同一设备内，温度250℃，形成约50nm厚的ZnS半导体层。这样获得了第一复合体。
(2)对第一复合体进行氢离子注入，注入剂量为4×1016/cm2，注入深度为70nm。
(3)以另一片8英寸硅抛光片为衬底，经1000℃热氧化在衬底表面形成10nm厚的SiO2绝缘层。将第一复合体与衬底键合，获得第二复合体(包含基底/ZnS缓冲层/ZnSe离子吸附层/ZnS半导体层/SiO2绝缘层/Si衬底)。其中，SiO2绝缘层与ZnS半导体层相接触。
(4)在700℃氮气氛下退火1小时，在ZnSe离子吸附层中实现智能剥离，获得第三复合体(包含Si基底/ZnS缓冲层/部分ZnSe离子吸附层)和半导体结构(包含Si衬底/SiO2绝缘层/ZnS半导体层/残余ZnSe离子吸附层)。对所获得的半导体结构进行抛光清洗，去除残余离子吸附层，并提高ZnS半导体层表面平整度。
实施例三
步骤(1)同实施例二。
(2)将第一复合体放入原子层沉积系统中，，形成约2nm厚的SiNx作为第一钝化层。这样获得了具有第一钝化层的第一复合体。
(3)对第一复合体进行氢离子注入，注入剂量为4×1016/cm2，注入深度为70nm。
(4)以另一片8英寸硅抛光片为衬底，经1000℃热氧化在衬底表面形成10nm厚的SiO2绝缘层。将第一复合体与衬底键合，获得第二复合体(包含基底/ZnS缓冲层/ZnSe离子吸附层/ZnS半导体层/第一钝化层/SiO2绝缘层/Si衬底)。其中，SiO2绝缘层与第一钝化层相接触。
(5)在350℃下微波退火1小时，在ZnSe离子吸附层中实现智能剥离，获得第三复合体(包含Si基底/ZnS缓冲层/部分ZnSe离子吸附层)和半导体结构(包含Si衬底/SiO2绝缘层/第一钝化层/ZnS半导体层/残余ZnSe离子吸附层)。对所获得的半导体结构进行抛光清洗，提高所获得的半导体结构表面平整度。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，在本发明中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (21)

1.一种制备半导体结构的方法，其特征在于，所述方法包括：
(1)在基底的上表面依次形成缓冲层和半导体层，以便获得第一复合体；
(2)对所述第一复合体进行离子注入处理，所述注入的离子中含氢离子；
(3)将所述第一复合体与衬底进行键合处理，以便获得第二复合体，其中，所述衬底的上表面具有绝缘层，并且所述键合处理中所述绝缘层与所述半导体层接触；以及
(4)对所述第二复合体进行剥离处理，以便分别获得第三复合体和所述半导体结构，
其中，所述缓冲层以及所述半导体层分别独立地由II-VI族化合物形成，
在步骤(1)中，形成所述半导体层之前，预先在所述缓冲层的上表面形成离子吸附层，所述离子吸附层中的材料的晶格常数与所述缓冲层以及所述半导体层中的所述II-VI族化合物的晶格常数均不同。
2.根据权利要求1所述的方法，其特征在于，所述II-VI族化合物为MX，
其中，所述M为Zn、Cd以及Hg的至少之一，所述X为S、Se或者Te。
3.根据权利要求1所述的方法，其特征在于，所述半导体层以及所述缓冲层分别独立地通过外延生长形成。
4.根据权利要求1所述的方法，其特征在于，在步骤(1)中，形成所述缓冲层之前，预先在所述基底的上表面形成过渡层。
5.根据权利要求4所述的方法，其特征在于，所述过渡层的厚度不小于1微米。
6.根据权利要求1所述的方法，其特征在于，所述离子吸附层为II-VI族化合物形成。
7.根据权利要求1所述的方法，其特征在于，所述离子吸附层的厚度为2-50nm。
8.根据权利要求1所述的方法，其特征在于，在步骤(4)中，所述剥离处理是在所述离子吸附层中进行的。
9.根据权利要求1所述的方法，其特征在于，所述衬底与所述基底分别独立地是由硅形成的。
10.根据权利要求1所述的方法，其特征在于，进一步包括：在步骤(1)中，在所述半导体层上表面形成第一钝化层。
11.根据权利要求10所述的方法，其特征在于，在步骤(1)中进一步包括：在所述半导体结构上表面形成第二钝化层。
12.根据权利要求1所述的方法，其特征在于，所述离子注入处理的注入剂量为：0.5×1016/cm2～1×1017/cm2。
13.根据权利要求1所述的方法，其特征在于，所述离子注入处理时，所述第一复合体的温度为200-600摄氏度。
14.根据权利要求1所述的方法，其特征在于，在所述半导体结构中，所述半导体层的厚度小于100nm。
15.根据权利要求1所述的方法，其特征在于，在步骤(1)之后，步骤(2)之前，预先对所述第一复合体的上表面进行抛光处理。
16.根据权利要求1所述的方法，其特征在于，所述剥离处理的温度为200-800摄氏度。
17.根据权利要求1所述的方法，其特征在于，进一步包括：在步骤(4)之后，对获得的所述半导体结构表面进行抛光处理。
18.根据权利要求1所述的方法，其特征在于，进一步包括：
将所述第三复合体回收利用，返回至步骤(2)中进行离子注入处理。
19.根据权利要求18所述的方法，其特征在于，在将所述第三复合体返回至步骤(2)之前，预先对所述第三复合体进行下列处理：
对所述第三复合体的上表面进行抛光处理；和
在所述第三复合体的上表面形成所述半导体层。
20.一种半导体结构，其特征在于，所述半导体结构是由权利要求1～19任一项所述的方法形成的。
21.根据权利要求20所述的半导体结构，其特征在于，所述半导体结构中所述半导体层的直径不小于4英寸。
CN201611059590.0A 2016-11-24 2016-11-24 半导体结构以及制备方法 Active CN106373871B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611059590.0A CN106373871B (zh) 2016-11-24 2016-11-24 半导体结构以及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611059590.0A CN106373871B (zh) 2016-11-24 2016-11-24 半导体结构以及制备方法

Publications (2)

Publication Number Publication Date
CN106373871A CN106373871A (zh) 2017-02-01
CN106373871B true CN106373871B (zh) 2019-07-02

Family

ID=57891568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611059590.0A Active CN106373871B (zh) 2016-11-24 2016-11-24 半导体结构以及制备方法

Country Status (1)

Country Link
CN (1) CN106373871B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867381B (zh) * 2019-11-07 2022-10-14 上海新硅聚合半导体有限公司 一种带底电极的硅基钽酸锂单晶薄膜衬底及其制备方法和应用

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442105B1 (ko) * 2001-12-03 2004-07-27 삼성전자주식회사 소이형 기판 형성 방법
JP2007266044A (ja) * 2006-03-27 2007-10-11 New Japan Radio Co Ltd 半導体装置の製造方法
CN100483738C (zh) * 2006-12-07 2009-04-29 西安电子科技大学 基于自支撑SiC的GaN器件及制作方法
CN103943547B (zh) * 2013-01-23 2017-02-08 中国科学院上海微系统与信息技术研究所 基于增强吸附来制备绝缘体上材料的方法

Also Published As

Publication number Publication date
CN106373871A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
Ghandhi et al. Highly oriented zinc oxide films grown by the oxidation of diethylzinc
KR100905977B1 (ko) 광전자 적용 기판 제조방법
US20210013090A1 (en) Method of manufacturing a template wafer
TW200402799A (en) Semiconductor device
WO2018086380A1 (zh) 一种大尺寸iii-v异质衬底的制备方法
CN101501836A (zh) 多层半导体晶片及其制造方法
TWI398019B (zh) 在ｓｏｉ上氮化鎵半導體裝置及其製程
JP2005303246A (ja) 新規なＳｉ基板上への高品質ＺｎＳｅエピタキシー層の成長方法
CN110352484A (zh) 高电阻率绝缘体上硅结构及其制造方法
CN112673455A (zh) 金刚石上半导体衬底、用于制造金刚石上半导体衬底的前体及其制造方法
CN102184882A (zh) 一种形成复合功能材料结构的方法
CN104409593B (zh) 一种制作氮化物外延层、衬底与器件晶圆的方法
CN109427538B (zh) 一种异质结构的制备方法
SG171714A1 (en) Strain engineered composite semiconductor substrates and methods of forming same
US20110011450A1 (en) Methods and structures for bonding elements
CN106373871B (zh) 半导体结构以及制备方法
CN106611740B (zh) 衬底及其制造方法
CN112018025A (zh) Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
CN106531682A (zh) GeOI结构以及制备方法
CN1359158A (zh) 一种类似绝缘层上硅结构的材料及制备方法
Clavelier et al. Review of some critical aspects of Ge and GeOI substrates
CN113097124B (zh) 异质集成GaN薄膜及GaN器件的制备方法
WO2023284170A1 (zh) 一种制作GaN芯片的方法及GaN芯片
CN106449369B (zh) 绝缘体上半导体结构以及制备方法
CN106783616A (zh) 半导体结构以及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant