JPH0467649A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0467649A JPH0467649A JP18097190A JP18097190A JPH0467649A JP H0467649 A JPH0467649 A JP H0467649A JP 18097190 A JP18097190 A JP 18097190A JP 18097190 A JP18097190 A JP 18097190A JP H0467649 A JPH0467649 A JP H0467649A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- layer
- insulating film
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 26
- 239000001301 oxygen Substances 0.000 claims abstract description 26
- -1 oxygen ions Chemical class 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 30
- 239000000758 substrate Substances 0.000 abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 238000002955 isolation Methods 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 15
- 239000000377 silicon dioxide Substances 0.000 abstract description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract 2
- 229910052757 nitrogen Inorganic materials 0.000 abstract 1
- 238000009826 distribution Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
5ol(シリコンオンインシュレータ)基板の素子分離
領域の形成方法に関し、 微細化された素子分離領域をもって素子分離のなされた
Sol基板を単純な工程をもって製造する方法を提供す
ることを目的とし、 半導体層上に絶縁膜を形成し、この絶縁膜をパターニン
グして前記の半導体層上に台形状に残留酸素をイオン注
入して熱処理をなすように構成する。
領域の形成方法に関し、 微細化された素子分離領域をもって素子分離のなされた
Sol基板を単純な工程をもって製造する方法を提供す
ることを目的とし、 半導体層上に絶縁膜を形成し、この絶縁膜をパターニン
グして前記の半導体層上に台形状に残留酸素をイオン注
入して熱処理をなすように構成する。
本発明は、5ol(シリコンオンインシュレータ)基板
の素子分離領域の形成方法に関する。
の素子分離領域の形成方法に関する。
第2図(a)に示すように、シリコン基板11上に絶縁
層12が形成され、絶縁層12上にシリコン層13が形
成されたSO■基板14の素子分離には、従来、以下に
説明するLOCO3法が使用されている。
層12が形成され、絶縁層12上にシリコン層13が形
成されたSO■基板14の素子分離には、従来、以下に
説明するLOCO3法が使用されている。
第2図(b)に示すように、SOI基板14上に薄い二
酸化シリコン膜15を形成した後、窒化シリコン[16
を形成し、この窒化シリコン膜16をパターニングして
素子分#領域形成領域から餘去する。
酸化シリコン膜15を形成した後、窒化シリコン[16
を形成し、この窒化シリコン膜16をパターニングして
素子分#領域形成領域から餘去する。
次に、第2図(C)に示すように、窒化シリコン膜16
に覆われていない領域のシリコン層13を熱酸化して厚
いフィールド酸化Wi17を形成した後、窒化シリコン
膜16と二酸化シリコン膜15とを除去して、第2図(
d)に示すように、フィールド酸化膜17よりなる素子
分離領域の形成されたSol基板14を形成する。
に覆われていない領域のシリコン層13を熱酸化して厚
いフィールド酸化Wi17を形成した後、窒化シリコン
膜16と二酸化シリコン膜15とを除去して、第2図(
d)に示すように、フィールド酸化膜17よりなる素子
分離領域の形成されたSol基板14を形成する。
熱酸化をなしてフィールド酸化膜17を形成する時に、
フィールド酸化膜17が窒化シリコンWi、16の端部
に食い込んで、いわゆるバーズビークが形成されるため
、素子形成6M域がその分だけ縮小され、半導体装置の
高集積化にとって障害になっている。
フィールド酸化膜17が窒化シリコンWi、16の端部
に食い込んで、いわゆるバーズビークが形成されるため
、素子形成6M域がその分だけ縮小され、半導体装置の
高集積化にとって障害になっている。
本発明の目的は、この欠点を解消することにあり、微細
化された素子分離領域をもって素子分離のなされたSO
I基板を単純な工程をもって製造する方法を提供するこ
とにある。
化された素子分離領域をもって素子分離のなされたSO
I基板を単純な工程をもって製造する方法を提供するこ
とにある。
上記の目的は、半導体層(1)上に絶縁膜(2)を形成
し、この絶縁膜(2)をパターニングして前記の半導体
層(1)上に台形状に残留し、この台形状に残留する絶
縁膜(2)をマスクとして酸素をイオン注入して熱処理
をなす工程を有する半導体装置の製造方法によって達成
される。
し、この絶縁膜(2)をパターニングして前記の半導体
層(1)上に台形状に残留し、この台形状に残留する絶
縁膜(2)をマスクとして酸素をイオン注入して熱処理
をなす工程を有する半導体装置の製造方法によって達成
される。
第1図(C)に示すように、絶縁膜2に覆われている領
域の半導体層1の上層に酸素イオンが導入されるように
注入エネルギーを選定して酸素イオンを導入すると、絶
縁膜2に覆われていない領域の半導体層1には酸素イオ
ンが深く導入される。
域の半導体層1の上層に酸素イオンが導入されるように
注入エネルギーを選定して酸素イオンを導入すると、絶
縁膜2に覆われていない領域の半導体層1には酸素イオ
ンが深く導入される。
熱処理をなして、酸素イオンの導入された領域5の半導
体層1を絶縁層6に変換すると、絶縁層6は、第1図(
d)に示すように、絶縁膜2に覆われていた領域におい
ては半導体層1の上層に形成されて素子分離領域を形成
し、絶縁#2に覆われていなかった領域においては半導
体層1の内部に形成されてSol基板を構成する絶縁層
を形成する。
体層1を絶縁層6に変換すると、絶縁層6は、第1図(
d)に示すように、絶縁膜2に覆われていた領域におい
ては半導体層1の上層に形成されて素子分離領域を形成
し、絶縁#2に覆われていなかった領域においては半導
体層1の内部に形成されてSol基板を構成する絶縁層
を形成する。
ところで、半導体層1の上に形成される絶縁膜2の形状
が台形状ではなく、端面が垂直をなしている場合には、
導入される酸素イオンの濃度分布は第4図に示すように
なる。なお、この例においては、絶縁膜2の厚さは3,
500人であり、注入エネルギーは200KeVであり
、酸素イオンのドーズ量は2 X 10 ”cm−”で
ある、また、図の等両線に付記した数値は不純物濃度(
C,−’)を示す。
が台形状ではなく、端面が垂直をなしている場合には、
導入される酸素イオンの濃度分布は第4図に示すように
なる。なお、この例においては、絶縁膜2の厚さは3,
500人であり、注入エネルギーは200KeVであり
、酸素イオンのドーズ量は2 X 10 ”cm−”で
ある、また、図の等両線に付記した数値は不純物濃度(
C,−’)を示す。
絶縁膜2に覆われた領域の酸素イオン導入領域と絶縁W
X2に覆われていない領域の酸素イオン導入領域とは相
互に離隔して形成されるため、熱処理をなして酸素イオ
ンの導入された領域の半導体層lを絶縁層6に変換する
場合に、絶縁膜2の下の半導体層1の上層に形成される
素子分離用の絶縁層と絶縁膜2に覆われていない領域の
半導体層1の内部に形成されるSOI基板を構成する絶
縁層とは相互に離隔して形成され、SOI基板の素子分
離が不完全になる。
X2に覆われていない領域の酸素イオン導入領域とは相
互に離隔して形成されるため、熱処理をなして酸素イオ
ンの導入された領域の半導体層lを絶縁層6に変換する
場合に、絶縁膜2の下の半導体層1の上層に形成される
素子分離用の絶縁層と絶縁膜2に覆われていない領域の
半導体層1の内部に形成されるSOI基板を構成する絶
縁層とは相互に離隔して形成され、SOI基板の素子分
離が不完全になる。
これに対し、絶縁膜2の形状が台形状をなしている場合
には、導入される酸素イオンの濃度分布は、第5図及び
第6図に示すようになる。なお、第5図は台形の傾斜面
が水平面となす角度が60度の場合の濃度分布であり、
第6図は、その角度が45度の場合の濃度分布である。
には、導入される酸素イオンの濃度分布は、第5図及び
第6図に示すようになる。なお、第5図は台形の傾斜面
が水平面となす角度が60度の場合の濃度分布であり、
第6図は、その角度が45度の場合の濃度分布である。
第5図及び第6図のいずれの場合においても、絶縁膜2
に覆われた領域の酸素イオン導入領域と絶縁膜2に覆わ
れていない領域の酸素イオン導入領域とは相互に連接し
ており、したがって、熱処理をなして酸素イオンの導入
された領域の半導体層1を絶縁層6に変換する場合に、
絶縁膜2の下の半導体層1の上層に形成される素子分離
用の絶縁層と絶縁膜2に覆われていない領域の半導体層
1の内部に形成されるSO1基板を構成する絶縁層とは
相互に連接し、素子分離が完全になされたSol基板が
形成される。
に覆われた領域の酸素イオン導入領域と絶縁膜2に覆わ
れていない領域の酸素イオン導入領域とは相互に連接し
ており、したがって、熱処理をなして酸素イオンの導入
された領域の半導体層1を絶縁層6に変換する場合に、
絶縁膜2の下の半導体層1の上層に形成される素子分離
用の絶縁層と絶縁膜2に覆われていない領域の半導体層
1の内部に形成されるSO1基板を構成する絶縁層とは
相互に連接し、素子分離が完全になされたSol基板が
形成される。
以下、図面を参照しつ一1本発明の一実施例に係る素子
分離領域の形成されたSol基板の製造方法について説
明する。
分離領域の形成されたSol基板の製造方法について説
明する。
第1図(a)参照
シリコン基板1上に、CVD法を使用して二酸化シリコ
ン膜2を約3,000人厚定形成する。次いで、レジス
ト層3を形成し、これをパターニングして素子形成領域
に開口4を形成した後、リンを注入エネルギー30Ke
V、ドーズ量1×101101S”をもってイオン注入
する。
ン膜2を約3,000人厚定形成する。次いで、レジス
ト層3を形成し、これをパターニングして素子形成領域
に開口4を形成した後、リンを注入エネルギー30Ke
V、ドーズ量1×101101S”をもってイオン注入
する。
第1図(b)、第3図参照
フッ酸を使用して二酸化シリコン膜2をエツチングする
。不純物リンは第3図に8をもって示す形状に導入され
ており、また、不純物の導入された領域のエツチング速
度は速くなることがら、エツチングの結果、二酸化シリ
コン膜2は第1図(b)に示すように、台形状に残留す
る。
。不純物リンは第3図に8をもって示す形状に導入され
ており、また、不純物の導入された領域のエツチング速
度は速くなることがら、エツチングの結果、二酸化シリ
コン膜2は第1図(b)に示すように、台形状に残留す
る。
第1図(c)参照
酸素を注入エネルギー180 KeV、 ドーズ量2
XIO”cm−”をもってイオン注入する。図において
、点線をもって示す領域5は酸素イオンの導入された領
域を示す。
XIO”cm−”をもってイオン注入する。図において
、点線をもって示す領域5は酸素イオンの導入された領
域を示す。
第1図(d)参照
二酸化シリコン膜2を除去し、窒素ガス中において約1
,350°Cの温度に約30分間加熱して熱処理を施し
、酸素イオンの導入された領域5を二酸化シリコンより
なる絶縁層6に変換する。
,350°Cの温度に約30分間加熱して熱処理を施し
、酸素イオンの導入された領域5を二酸化シリコンより
なる絶縁層6に変換する。
図中にAをもって示す領域は、シリコン基板lの内部に
約4,000人厚定形縁層6が形成され、その上に約2
.500人厚0シリコン層7が形成されたSol構造の
素子形成領域となり、図中にBをもって示す領域は、約
4.000人厚定形縁層6がシリコン基板1の上層に形
成された素子分離領域となる。
約4,000人厚定形縁層6が形成され、その上に約2
.500人厚0シリコン層7が形成されたSol構造の
素子形成領域となり、図中にBをもって示す領域は、約
4.000人厚定形縁層6がシリコン基板1の上層に形
成された素子分離領域となる。
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、シリコン基板上に二酸化シリコン膜を台
形状に形成して酸素イオンを導入するという簡易な工程
をもって、素子分離用の絶縁層とSOI基板を構成する
絶縁層とを、両者が相互に確実に連接するように形成す
ることができるので、微細な素子分離領域をもって完全
に素子分離がなされた501基板を製造することが可能
になる。
法においては、シリコン基板上に二酸化シリコン膜を台
形状に形成して酸素イオンを導入するという簡易な工程
をもって、素子分離用の絶縁層とSOI基板を構成する
絶縁層とを、両者が相互に確実に連接するように形成す
ることができるので、微細な素子分離領域をもって完全
に素子分離がなされた501基板を製造することが可能
になる。
第1図は、本発明の一実施例に係る半導体装置の製造方
法を説明する工程図である。 第2図は、従来技術に係るSOI基板の素子分離工程図
である。 第3図は、絶縁膜を台形状にエツチングする説明図であ
る。 第4図は、絶縁膜の端面が垂直である場合の酸素イオン
濃度分布図である。 第5図は、絶縁膜が台形状をなし、台形の斜面の角度が
60度の場合の酸素イオン濃度分布図である。 第6図は、絶縁膜が台形状をなし、台形の斜面の角度が
45度の場合の酸素イオン濃度分布図である。 2・・・絶縁膜(二酸化シリコン膜)、3・・・レジス
ト層、 4・・・開口、 5・・・酸素イオン導入領域、 6・・・絶縁層、 7・・・シリコン層、 11・・・シリコン基板、 12・・・絶縁層、 13・・・シリコン層、 14・・・SOI基板、 15・・・二酸化シリコン膜、 16・・・窒化シリコン膜、 17・・・フィールド酸化膜。
法を説明する工程図である。 第2図は、従来技術に係るSOI基板の素子分離工程図
である。 第3図は、絶縁膜を台形状にエツチングする説明図であ
る。 第4図は、絶縁膜の端面が垂直である場合の酸素イオン
濃度分布図である。 第5図は、絶縁膜が台形状をなし、台形の斜面の角度が
60度の場合の酸素イオン濃度分布図である。 第6図は、絶縁膜が台形状をなし、台形の斜面の角度が
45度の場合の酸素イオン濃度分布図である。 2・・・絶縁膜(二酸化シリコン膜)、3・・・レジス
ト層、 4・・・開口、 5・・・酸素イオン導入領域、 6・・・絶縁層、 7・・・シリコン層、 11・・・シリコン基板、 12・・・絶縁層、 13・・・シリコン層、 14・・・SOI基板、 15・・・二酸化シリコン膜、 16・・・窒化シリコン膜、 17・・・フィールド酸化膜。
Claims (1)
- 【特許請求の範囲】 半導体層(1)上に絶縁膜(2)を形成し、該絶縁膜
(2)をパターニングして前記半導体層(1)上に台形
状に残留し、 該台形状に残留する絶縁膜(2)をマスクとして酸素を
イオン注入して熱処理をなす 工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18097190A JPH0467649A (ja) | 1990-07-09 | 1990-07-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18097190A JPH0467649A (ja) | 1990-07-09 | 1990-07-09 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0467649A true JPH0467649A (ja) | 1992-03-03 |
Family
ID=16092482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18097190A Pending JPH0467649A (ja) | 1990-07-09 | 1990-07-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0467649A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012850A (ja) * | 1995-12-30 | 1998-01-16 | Hyundai Electron Ind Co Ltd | Soi基板およびその製造方法 |
US5841171A (en) * | 1996-05-08 | 1998-11-24 | Mitsubishi Denki Kabushiki Kaisha | SOI Semiconductor devices |
US6774016B2 (en) | 2001-02-19 | 2004-08-10 | Samsung Electronics Co., Ltd. | Silicon-on-insulator (SOI) substrate and method for manufacturing the same |
-
1990
- 1990-07-09 JP JP18097190A patent/JPH0467649A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012850A (ja) * | 1995-12-30 | 1998-01-16 | Hyundai Electron Ind Co Ltd | Soi基板およびその製造方法 |
US5841171A (en) * | 1996-05-08 | 1998-11-24 | Mitsubishi Denki Kabushiki Kaisha | SOI Semiconductor devices |
US6096583A (en) * | 1996-05-08 | 2000-08-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
US6774016B2 (en) | 2001-02-19 | 2004-08-10 | Samsung Electronics Co., Ltd. | Silicon-on-insulator (SOI) substrate and method for manufacturing the same |
US7064387B2 (en) | 2001-02-19 | 2006-06-20 | Samsung Electronics Co., Ltd. | Silicon-on-insulator (SOI) substrate and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0467649A (ja) | 半導体装置の製造方法 | |
JPH0324727A (ja) | 半導体装置の製造方法 | |
JPS6289357A (ja) | バイポ−ラ集積回路において低欠陥密度の低固有抵抗領域を製造する方法 | |
JP2788889B2 (ja) | 半導体装置における分離形成方法 | |
JPH01179431A (ja) | 半導体装置の製造方法 | |
JPH04267336A (ja) | 半導体装置の製造方法 | |
JPH09246507A (ja) | 半導体装置およびその製造方法 | |
JPH0316150A (ja) | 半導体素子の製造方法 | |
JPS6098640A (ja) | 半導体装置の製造方法 | |
JPH0334425A (ja) | 半導体装置の製造方法 | |
JPS61128533A (ja) | 半導体装置の製造方法 | |
JPH09237784A (ja) | 素子分離方法 | |
JPH04309226A (ja) | 半導体装置の製造方法 | |
JPH1167684A (ja) | 半導体装置およびその製造方法 | |
JP2000357665A (ja) | 半導体基板中に絶縁領域を形成する方法 | |
JPS62222627A (ja) | 半導体装置の製造方法 | |
JPS60180137A (ja) | 素子分離型集積回路の製造方法 | |
JPH01105543A (ja) | 半導体装置の製造方法 | |
JPS6269645A (ja) | 半導体装置の製造方法 | |
JPH03270229A (ja) | 半導体装置の製造方法 | |
JPH1012720A (ja) | 半導体装置の製造方法 | |
JPH0227813B2 (ja) | Handotaisochinoseizohoho | |
JPH02125624A (ja) | 半導体装置の製造方法 | |
JPS6143470A (ja) | 半導体装置の製造方法 | |
JPH07153838A (ja) | 素子分離領域の形成方法及び素子分離領域 |