CN108885972B - 具有氧化物单晶薄膜的复合晶片的制造方法 - Google Patents

具有氧化物单晶薄膜的复合晶片的制造方法 Download PDF

Info

Publication number
CN108885972B
CN108885972B CN201780021577.2A CN201780021577A CN108885972B CN 108885972 B CN108885972 B CN 108885972B CN 201780021577 A CN201780021577 A CN 201780021577A CN 108885972 B CN108885972 B CN 108885972B
Authority
CN
China
Prior art keywords
wafer
single crystal
oxide single
temperature
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780021577.2A
Other languages
English (en)
Other versions
CN108885972A (zh
Inventor
秋山昌次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN108885972A publication Critical patent/CN108885972A/zh
Application granted granted Critical
Publication of CN108885972B publication Critical patent/CN108885972B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/24—Preliminary treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions

Abstract

本发明涉及一种复合晶片，其包括转移至支承晶片整个表面的钽酸锂或铌酸锂氧化物单晶薄膜，且在支承晶片与氧化物单晶薄膜之间的接合界面上不发生开裂或剥落。一种复合晶片的制造方法，其至少包括：在氧化单晶片中形成离子注入层的步骤，对所述氧化物单晶片的所述离子注入表面和支承晶片表面中的至少一者进行表面活化处理的步骤，将所述氧化物单晶片的所述离子注入表面接合至所述支承晶片表面形成层合体的步骤，在90℃以上且不致使开裂发生的温度下对所述层合体进行第一热处理的步骤，对所述离子注入层施加机械冲击的步骤，以及在250℃～600℃的温度下对带有转移的所述氧化物单晶薄膜的所述支承晶片进行第二热处理以获得复合晶片的步骤。

Description

具有氧化物单晶薄膜的复合晶片的制造方法
技术领域
本发明涉及一种复合晶片的制造。更具体而言，本发明涉及一种在支承晶片上具有氧化物单晶薄膜的复合晶片的制造方法。
背景技术
在以智能手机为代表的紧凑型通信设备领域，通信量急剧增加，设备具有更多的功能。为了应对通信量的增加，带数增加了；而另一方面，紧凑型通信设备需要在不增大尺寸的情况下具有更多的功能。因此，对于应用于紧凑型通信设备的各种部件而言，进一步减小尺寸和提高性能是必不可少的。
氧化物单晶如钽酸锂(LT)和铌酸锂(LN)是有代表性的压电材料，被广泛用作表面声波(SAW)设备的材料。当被用作压电材料时，氧化物单晶的显示从电磁能至机械能的转换效率的机电耦合系数较大，可以获得更宽的带宽。然而，氧化物单晶的温度稳定性低，温度的变化会改变其可操作的频率。这种温度稳定性低的起因在于氧化物单晶的热膨胀系数。
作为用作电压材料的氧化物单晶的温度稳定性的提高方法，现有技术公开了以下方法，例如：将氧化物单晶片与具有比其热膨胀系数小的材料、具体而言与蓝宝石晶片进行接合；将层合体从氧化物单晶片侧面削薄成几微米至几十微米，从而抑制氧化物单晶热膨胀的影响(非专利文献1)。在该方法中，对于层合体被削薄后的氧化物单晶片而言，大部分氧化物单晶片被可惜地丢弃，导致材料利用率低。用作氧化物单晶的钽酸锂或铌酸锂是一类昂贵的材料，因此，为降低生产成本，需要材料利用率高以实现少量废弃的技术。
SOI晶片的制造技术、例如智能剥离(Smart-Cut)法，简而言之是一种将包括氢离子层的硅片接合在支承晶片上并将层合体在约500℃下进行加热以使离子注入层发生热剥离(专利文献1)。为了提高氧化物单晶片在产品中的利用效率，尝试了在智能剥离法中使用氧化物单晶片代替硅晶片以在支承晶片上形成氧化物单晶薄膜的方法(非专利文献2和3)。
非专利文献2公开了以下技术：在包含离子注入层的钽酸锂晶片表面，形成了厚度为121nm的Cr金属层；具有几百纳米厚度的二氧化硅基板通过该金属层进行接合；将层合体在200℃～500℃下加热以沿着离子注入层剥离层合体，由此使钽酸锂薄膜通过金属层转移至二氧化硅基板上；然后，将钽酸锂晶片接合至二氧化硅基板的与转移有钽酸锂薄膜的表面相对的另一表面上，从而制造出一种钽酸锂-金属-绝缘体(lithium-tantalate-metal-on-insulator：LTMOI)结构。非专利文献3公开了以下技术：硅片与包括离子注入层的钽酸锂晶片接合；将层合体在200℃下加热以沿着离子注入层剥离层合体，由此使钽酸锂薄膜热转移至硅片上。
参考文献目录
专利文献
专利文献1：JP 3048201 B
非专利文献
非专利文献1：Taiyo Yuden株式会社，“用于智能手机射频前端的SAW-Duplexer(表面声波双工器)的温度补偿技术”，[online(在线)]，2012年11月8日，电波新闻高科技(Dempa Shimbun High Technology)，[2015年3月20日检索]；互联网(网址：http://www.yuden.co.jp/jp/product/tech/column/20121108.html)
非专利文献2：A Tauzin等，“利用智能剥离技术在金属电极上得到3英寸单晶LiTaO3薄膜(3-inch single-crystal LiTaO3 films onto metallic electrode usingSmart Cut TM technology)”，Electronics Letters，2008年6月19日，第44卷，第13期，第822页
非专利文献3：Weill Liu等，“利用薄膜转移技术在硅基板上制备单晶LiTaO3薄膜(Fabrication of single-crystalline LiTaO3 film on silicon substrate usingthin film transfer technology)”，J.Vac.Sci.Technol.，B26(1)，2008年1月/2月，第206页
发明概述
本发明需要解决的问题
氧化物单晶如钽酸锂(LT)和铌酸锂(LN)既坚硬也非常脆，与图4所示的硅、玻璃和蓝宝石相比，它们具有明显大的热膨胀系数。当此类氧化物单晶与不同类型的晶片(如硅、玻璃或蓝宝石晶片)进行接合并在高温下加热时，由于晶片之间的热膨胀系数不同，这种接合晶片会发生剥离或破裂。例如，蓝宝石具有特别较大的热膨胀系数且通常作为支承晶片使用，从图4可以看出，钽酸锂与蓝宝石之间热膨胀系数的差异高达7×10-6/K(＝7ppm/K)以上。
非专利文献2是一份报告，其中，包括位于钽酸锂晶片和钽酸锂薄膜之间的金属层和二氧化硅基板的结构，被用于抑制由于热处理时热膨胀差异而引起的晶片的剥离或开裂，使钽酸锂薄膜能够转移。然而，该方法使用与薄膜相同的钽酸锂作为底层基板，因此，作为压电材料仍然存在温度稳定性差的问题。此外，该结构有金属层介入，其在应用上也有局限性。此外，需要使用大量昂贵的钽酸锂来抑制晶片的开裂，从而导致更高的生产成本。
非专利文献3公开了在200℃～800℃下的热处理，但仅公开了一个利用智能剥离法在200℃下将钽酸锂薄膜转移至硅片上的具体实例，在该实例中并未描述钽酸锂薄膜是否能够转移至硅片的整个表面。本发明的发明人利用与非专利文献3类似的方法，通过200℃下热处理针对剥离进行了验证实验，发现钽酸锂薄膜并没有完全转移至硅片的整个表面上，而是仅仅转移至小部分的表面上。尤其是，钽酸锂薄膜根本没有转移至硅片的周缘区域。这被认为是由于接合晶片在热处理过程中因晶片之间热膨胀的差异而弯曲，晶片沿着与钽酸锂晶片的接合界面在硅片的周缘区域上分离。在热处理温度设置为200℃以上的情况下，推断认为：该接合晶片由于热膨胀的差异而引起的弯曲也不会像上面描述的那样受到抑制，并且钽酸锂薄膜不能稳定地转移至硅片的整个表面。
根据非专利文献2或3所述方法进行剥离且转移的氧化物单晶薄膜可能对支承晶片的接合强度不足。为了提升支承晶片与氧化物单晶薄膜之间的接合力，在剥离且转移后进行热处理(例如300℃以上)，由此接合力能够得到提升，但同时由于支承晶片与氧化物单晶薄膜膨胀系数的差异而会伴随应力产生，并可能在接合力增大之前发生氧化物单晶薄膜的部分剥落。
解决问题的方法
换言之，本发明的一个方面提供了一种在支承晶片上具有氧化物单晶薄膜的复合晶片的制造方法，所述方法至少包括:
离子注入层形成步骤，通过氧化物单晶片表面注入原子氢离子或分子氢离子以在所述氧化物单晶片中形成离子注入层，所述氧化物单晶片为钽酸锂晶片或铌酸锂晶片；
表面活化处理步骤，针对所述氧化物单晶片的离子注入表面和待接合至所述氧化物单晶片上的支承晶片表面中的至少一者进行表面活化处理；
层合体形成步骤，在所述表面活化处理后，将所述氧化物单晶片的离子注入表面接合至所述支承晶片表面以形成层合体；
第一热处理步骤，针对所述层合体在90℃以上且不致使开裂发生的温度下进行第一热处理；
机械冲击施加步骤，在所述第一热处理后，针对所述层合体的所述离子注入层施加机械冲击，从而沿着所述离子注入层剥离所述层合体，获得被转移至所述支承晶片上的氧化物单晶薄膜；以及
复合晶片获得步骤，针对具有转移的所述氧化物单晶薄膜的所述支承晶片在250℃～600℃的温度下进行第二热处理以获得复合晶片。
所述方法中，将所述原子氢离子以5.0×1016个原子/cm2～2.75×1017个原子/cm2的注入量(单位：原子数/cm2)注入，或者将所述分子氢离子以2.5×1016个分子/cm2～1.37×1017个分子/cm2的注入量注入。
本发明的另一个方面提供了复合晶片，所述复合晶片包括位于支承晶片上的钽酸锂或铌酸锂的氧化物单晶薄膜。
发明的技术效果
基于本发明的制造方法，可生产一种复合晶片，其中，将具有均匀厚度的氧化物单晶薄膜转移至支承晶片的整个表面，且复合晶片在支承晶片与氧化物单晶薄膜的接合界面上具有高附着性，并不易发生剥离或开裂。另外，将氧化物单晶薄膜转移至支承晶片上后剥离得到的氧化物单晶片能够再次应用于其他复合晶片，这样可以降低成本。
附图说明
图1中(a)～(f)是本发明实施方式中复合晶片的制造方法示意图。
图2是剥离后的热处理前后的、复合晶片的从氧化物单晶薄膜表面出发的厚度(深度)与复合晶片中的氢离子浓度之间的关系图。
图3是在剥离后的热处理前以及在剥离后400℃～500℃下热处理后的、复合晶片的从氧化物单晶薄膜表面出发的厚度(深度)与复合晶片的氢离子浓度之间的关系图。
图4是不同材料热膨胀系数的对比图。
具体实施方式
在此将详细描述本发明的实施方式，但本发明的范围并不限于这些实施方式。
本发明的实施方式涉及在支承晶片上具有氧化物单晶薄膜的复合晶片的制造方法。
所述支承晶片例如可以是由热膨胀系数至少小7ppm/K的待接合的氧化物单晶片的材料制成的晶片。支承晶片的实例包括蓝宝石晶片、硅晶片、带有氧化膜的硅片和玻璃晶片。支承晶片可以为任意尺寸，例如，可以采用直径为75mm～150mm，厚度为0.2mm～0.8mm的晶片。支承晶片可以是商用晶片，但并不限于此。例如，带有氧化膜的硅片是指至少在待接合的表面具有氧化膜的硅片，并且可通过在空气气氛、700℃～1200℃下加热硅片来制备氧化膜于硅片表面上。带有氧化膜的硅片中，氧化膜可以为任意厚度，但所述厚度优选为10nm～500nm。
氧化物单晶是包含锂、诸如钽或铌等金属元素以及氧的化合物、例如可举出钽酸锂(LiTaO3)和铌酸锂(LiNbO3)。特别是在激光器件、压电元件、表面声波器件等方面的应用中，优选所述氧化物单晶是钽酸锂单晶或铌酸锂单晶。所述氧化物单晶通常以晶片的形式使用。所述氧化物单晶片可以为任意尺寸，例如，可以采用直径为75mm～150mm，厚度为0.2mm～0.8mm的晶片。所述氧化物单晶片可以是商用晶片，或者也可以是通过已报道的方法包括提拉法(例如JP 2003-165795 A和JP 2004-079061 T)或者组合使用这些方法中公开的工序来进行制备得到的。
每个支承晶片和氧化物单晶片的待接合表面上的表面粗糙度均方根为1.0nm以下。若将表面粗糙度均方根大于1.0nm的表面进行接合，则接合界面上可能会产生空隙，导致剥离。因此，表面粗糙度均方根大于1.0nm的表面，可以经过化学机械抛光(CMP)来达到预期的表面粗糙度。表面粗糙度均方根可以通过如原子力显微镜(AFM)来评估。
通过氧化物单晶片表面注入氢离子而在氧化物单晶片内形成离子注入层。所述离子注入层是在能够从氧化物单晶片表面出发的预定深度下形成离子注入层的注入能量下通过注入预定量的原子氢离子(H+)或分子氢离子(H2 +)来形成的。作为注入条件，注入能量可为如50keV～200keV。对于原子氢离子(H+)，其注入量为5.0×1016个原子/cm2～2.75×1017个原子/cm2。若注入量小于5.0×1016个原子/cm2，则在随后的步骤中不会引起离子注入层的脆化(脆裂)。若注入量超过2.75×1017个原子/cm2，则在离子注入时离子注入面会产生微腔，以致晶片表面不均匀，无法达到预期的表面粗糙度。对于分子氢离子(H2 +)，其注入量为2.5×1016个分子/cm2～1.37×1017个分子/cm2。若注入量小于2.5×1016个分子/cm2，则在随后的步骤中不会引起离子注入层的脆化。若注入量超过1.37×1017个分子/cm2，则在离子注入时离子注入面会产生微腔，以致晶片表面不均匀，无法达到预期的表面粗糙度。原子氢离子的注入量可为分子氢离子注入量的两倍。
接着，将氧化物单晶片的离子注入表面和待接合至所述氧化物单晶片上的支承晶片表面中的至少一者，进行表面活化处理。进行活化处理的表面，可以是氧化物单晶片的离子注入表面和待接合至所述氧化物单晶片上的支承晶片表面中的两者或其中的至少一者。通过所述表面活化处理，可以不采用为了提高接合后的接合强度而在高温下进行的热处理，在相对较低的温度下也能达到预期的接合强度。特别是当晶片是硬而脆的氧化物单晶片(如钽酸锂和铌酸锂)时，支承晶片具有比氧化物单晶片小得多的热膨胀系数，它们经过上述表面活化处理，然后彼此接合，由于两者的热膨胀系数不同，在接合界面平行方向会产生较大的剪切应力，其在后续较低温度下的热处理中不会破坏接合界面，这是因为表面活化处理使得接合界面具有足够的抗剪切应力的接合强度，而该剪切应力有助于在不使离子注入层剥离的程度内破坏离子注入层。
表面活化处理的实例包括臭氧水处理、紫外线臭氧处理、离子束处理和等离子体处理。例如，当使用臭氧进行处理时，可以将臭氧气体引入纯水中产生臭氧水，晶片可以浸入臭氧水中，从而以活跃的臭氧活化表面。例如，当进行紫外光臭氧处理时，短波紫外光(例如，波长约为195nm)可应用于空气或氧气以产生活跃的臭氧，晶片可保存在所得气氛中，从而活化表面。例如，当进行离子束处理时，等离子束如Ar可在高真空下(例如，小于1×10- 5Pa)下施加于晶片表面以露出高活性的悬挂键。例如，当使用等离子进行处理时，晶片可放在真空室中，在减压条件下(例如，0.2mTorr～1.0mTorr)暴露于等离子体气体中大约5秒～60秒，从而实现表面的等离子体处理。所述等离子体气体，当对表面进行氧化时可以采用氧气，当对表面不进行氧化时可以采用氢气、氮气、氩气或它们的混合气。通过等离子体处理，使晶片表面的有机物得以氧化和去除，表面有更多的OH基团并被活化。
接着，在所述表面活化处理后，氧化物单晶片的离子注入表面与支承晶片表面接合以形成层合体。至于温度，当氧化物单晶片与支承晶片接合时，所述接合优选在室温附近(包括室温)进行，例如，在10℃～50℃。作为最终产品的复合晶片通常在室温附近使用，所述接合优选地也在这个温度范围内进行。接合时的温度可以是接合发生处的温度，也可以是环境温度(大气温度)或仪器中的温度。例如，接合时的温度可以通过在接合仪器中设置温度来控制。所述室温是指不将对象物进行加热或冷却时的环境温度，但并不局限于特定的值，例如10℃～30℃，优选为25℃附近。
接着，第一热处理步骤，针对所述层合体在90℃以上且不致使开裂发生的温度下进行第一热处理，例如，在接合界面上。若温度低于90℃，氧化物单晶片与支承晶片之间的接合界面的接合强度可能会不足，层合体可能会沿着接合界面剥离。第一热处理的温度可以根据所使用的支承晶片而改变。例如，当支承晶片为蓝宝石晶片时，第一热处理的温度优选为90℃～225℃，更优选为90℃～200℃。当支承晶片为硅片或具有氧化膜的硅片时，所述温度优选为90℃～200℃，更优选为90～175℃。当支承晶片为玻璃晶片时，所述温度优选为90℃～110℃，更优选为90～100℃。通过在90℃以上的温度下加热所述层合体且不致使开裂，支承晶片与氧化物单晶片之间的接合界面的接合力可得到提升，且在随后的步骤中易于引起离子注入层的脆化。热处理的实例包括但不限于热处理炉和烘箱。例如，所述层合体的温度可以是在炉或烘箱内通过热处理仪器中的热电偶或类似物测得的温度。在上述温度下进行所述热处理的时间不限于特定的值，只要不引起开裂或剥离，时间可以从10分钟至几十小时，例如，长达100小时。例如，当热处理温度为90℃以上且低于110℃时，热处理时间优选为10分钟～100小时；当热处理温度为110℃以上且低于175℃时，热处理时间优选为10分钟～60小时；当热处理温度为175℃以上且低于200℃时，热处理时间优选为10分钟～24小时；当热处理温度为200℃以上且低于225℃时，热处理时间优选为10分钟～12小时。基于本发明可以对没有保护晶片的层合体进行加热，并且这可以进一步简化工序。
对于第一热处理后的所述层合体，优选冷却至室温附近(包括室温)，例如，10℃～50℃。例如，热处理后的层合体可以置于调节为25℃的室内以便达到目标温度。当层合体处于室温附近的温度下时，这与接合温度基本相同，层合体的应力会减小，且在随后的机械冲击的工序中不太可能使层合体发生裂纹或缺陷。
接着，在所述第一热处理后，针对所述层合体的所述离子注入层施加机械冲击，从而使层合体沿着离子注入层进行剥离，将氧化物单晶薄膜转移至支承晶片上。施加机械冲击的方法可以是任意方法，剥离工具可以采用如锋利工具、楔形的锋利刀片，也可以使用如气体、液体的流体射流。剥离工具如锋利工具和楔形锋利刀片可以是任意的剥离工具，可由塑料(例如，聚醚醚酮)、金属、氧化锆、硅、金刚石或类似物制备得到。锋利工具，可以使用楔形刀、剪刀或其类似物。如气体、液体的流体射流可为任意流体，例如，可以采用流速约为10L/分钟～1000L/分钟的高压空气射流或高压水射流。例如，流体射流可以针对层合体的离子注入层的端部进行连续或间歇地喷射。
机械冲击可以施加于例如层合体的侧面，例如通过将楔形刀片与离子注入层的端部接触或者将楔形刀片插入离子注入层的端部来沿着离子注入层剥离层合体。机械冲击可以通过例如连续或间歇地向层合体的离子注入层端部喷射气体或液体流体，如高压空气射流或高压水射流作用，以沿着离子注入层剥离层合体。此外，例如，当楔形刀片接触层合体的离子注入层端部时，气体或液体流体，如高压空气射流或高压水射流，可以连续或间歇地喷射至与刀片接触的侧面，从而沿着离子注入层剥离层合体。上述剥离优选为从一端到另一端的开裂。
在层合体的离子注入层施加机械冲击之前，在某些情况下，优选地在层合体的一个表面或每一个表面固定增强材料。例如，增强材料可以附着在层合体的支承晶片的侧面、层合体的氧化物单晶片的侧面，或者层合体的支承晶片和氧化物单晶片的每一个侧面上。所述增强材料优选为真空夹具、静电夹具、补强板或保护带。所述真空夹具可为任意真空夹具，包括多孔聚乙烯、氧化铝等的真空夹具。所述静电夹具可为任意静电夹具，包括由如碳化硅、氮化铝等陶瓷制成的静电夹具。所述真空夹具和静电夹具可为任意形状，优选其大于层合体的直径。所述补强板可为任意补强板，其可用塑料、金属、陶瓷等材料来制作。所述补强板可为任意形状，优选其大于层合体的直径。例如，补强板可用双面胶带固定在层合体上。上述保护带的材料、厚度等不受限制，例如，可以使用在半导体制造过程中采用的切割带或BG带。通过使用这种增强材料，在对层合体施加机械冲击时，可更可靠地防止除离子注入层之外的剥离或者层合体的开裂，并能够可靠地进行剥离。
在本发明中，所述机械冲击可包括超声振动。例如，第一热处理后，可对层合体施加超声振动以沿离子注入层剥离层合体，从而得到转移至支承晶片上的氧化物单晶薄膜。超声波是具有高频率的弹性振动波(声波)。对层合体施加超声振动的方法可为任意方法，并且，可以采用振荡器、例如像超声波切割器那样的应用了超声波的楔形刀片与层合体的侧面、例如离子注入层的端部进行接触来施加超声振动。只要在对接合界面无任何影响的情况下离子注入层能发生脆化，超声波的频率不限于特定的值，但优选为20kHz～40kHz。作为对层合体施加超声振动的另一方法，可使用带振荡器如超声波清洗机的水浴，并可通过液体将振动施加到浸入水浴中的层合体上。当通过液体将振动施加到层合体上时，在施加了超声振动的水浴中浸泡1分钟～60分钟，可使层合体沿着离子注入层进行更可靠的剥离。在这种情况下，优选频率为26kHz～1.6MHz。上述两种方法可组合使用。
应用超声波时，在某些情况下，真空夹具或静电夹具等增强材料优选地固定在层合体的一个表面或每个表面。例如，增强材料可以附着在层合体的支承晶片的侧面、层合体的氧化物单晶片的侧面，或者层合体的支承晶片和氧化物单晶片的各个侧面上。所述真空夹具可为任意真空夹具，包括多孔聚乙烯、氧化铝等的真空夹具。所述静电夹具可为任意静电夹具，包括由如碳化硅、氮化铝等陶瓷制成的静电夹具。所述真空夹具和静电夹具可为任意形状，优选其大于层合体的直径。通过使用这种增强材料，在对层合体施加超声振动时，可更可靠地防止除离子注入层之外的剥离或者层合体的开裂，并能够可靠地进行剥离。
在施加机械冲击的步骤中，施加机械冲击时层合体的温度优选为室温附近的温度(包括室温)，例如10℃～50℃，更优选为25℃～30℃，其中，可以对层合体进行加热或冷却或者不进行加热或冷却。在施加机械冲击时，层合体的温度可以是环境温度，例如，用热处理设备中提供的热电偶等测得的炉或烘箱内的温度，或者是工作场所的室温。在对层合体施加机械冲击时，层合体的温度有一个预定的、优选的温度范围，该温度范围源自获得层合体的步骤中的接合温度。例如，生成层合体时的接合温度与施加机械冲击时的层合体温度之间的差异优选为0℃～40℃，且该差异最好趋于0℃。若该差异超过预定的、优选的温度范围，则层合体可能会沿着接合界面进行剥离或破裂。通过将层合体时的接合温度与施加机械冲击时的层合体温度之间的差异设定在预定范围，由施加机械冲击的过程中的热膨胀引起的翘曲应力可以减小到最小，使缺陷等受到尽可能的抑制。例如，层合体的制备步骤通常在洁净室环境下进行(25℃～30℃)。在这种情况下，机械冲击的施加步骤优选也在类似的气温下或者约25℃～30℃下进行。
接着，对上述具有转移的氧化物单晶薄膜的支承晶片，在250℃～600℃的温度下进行第二热处理以获得复合晶片。若温度低于250℃，在氧化物单晶薄膜的表面附近的氢离子分布可能较高，而在接合界面上可能较低，导致无法实现强固接合。若温度超过600℃，由于氧化物单晶薄膜与支承晶片的热膨胀系数不同，会导致接合界面产生裂纹等缺陷。上述温度的升温速率不限于特定的值，可小于10℃/分钟或者也可以在10℃/分钟以上且在不会引起膜剥离的速率以下，例如150℃/分钟以下。例如，升温速率可为1.0～5.0℃/分钟，10℃/分钟以上且100℃/分钟以下或者50℃/分钟以下。例如，具有转移氧化物单晶薄膜的支承晶片可以被置于设定在上述温度的气氛中(例如，烘箱)。热处理的气氛优选为惰性气体气氛，例如，热处理优选在氮气气氛中进行。热处理的时间不限于特定的值，但优选为所需最低限度以降低成本，例如，可以为1小时以上且96小时以下。
第二热处理的温度优选为250℃～400℃，以得到包括薄膜的复合晶片，其中，氢离子浓度在整个薄膜中是均匀的。本发明的发明人发现，具有转移氧化物单晶薄膜的支承晶片在250℃～400℃的温度下的热处理，可使离子注入的氢离子广泛、均匀地分布在薄膜中，以实现强固接合。热处理时间不限于特定的值，优选为24小时以上且96小时以下。例如，热处理温度为250℃时，热处理时间优选为48小时以上且96小时以下，热处理温度为400℃时，热处理时间优选为24小时以上且48小时以下。经热处理，可获得不易引起剥离或裂纹的复合晶片。
第二热处理温度优选为高于400℃且600℃以下，从改善接合性能的角度出发，更优选为450℃～600℃。在某些应用中，具有转移氧化物单晶薄膜的支承晶片可能没有充分的接合强度，或者当带有该薄膜的支承晶片受到胶带等的粘结及剥离时(剥离试验)，薄膜可能会部分剥离。本发明的发明人发现，当氧化物单晶薄膜被转移至支承晶片上，然后对带有该薄膜的支承晶片在高于400℃且600℃以下的温度下进行第二热处理，单晶薄膜中离子注入的过饱和氢会被释放出薄膜(向外扩散)，部分氢在不稳定的接合界面上聚集并与接合界面上的无终端接头的键(悬挂键)接合以增强接合力，并可同时提高压电性能和接合强度。换言之，加热可降低薄膜中的离子浓度，并增加接合界面上的氢离子浓度。
在一种实施方式中，当第二热处理温度在高于400℃且600℃以下的温度下进行时，温度由氢开始在薄膜上移动的温度或者由250℃附近升至上述温度的升温速率优选为低于10.0℃/分钟。例如，升温速率可为1.0～5.0℃/分钟，其为扩散炉等的典型升温速率。在这种升温条件下，薄膜中的氢不是向外扩散的，而是可聚集在接合界面周围。热处理时间优选为1小时以上且48小时以下。例如，当温度为600℃时，热处理时间优选为1小时以上且6小时以下。通过加热，可去除氧化物单晶薄膜中过量的(过饱和的)氢，得到的复合晶片具有高接合强度和优异压电性能。
在另一种实施方式中，当第二热处理温度在高于400℃且600℃以下的温度下进行时，温度由250℃附近升至上述温度的升温速率优选为10.0℃/分钟以上且在不会引起膜剥离的速率以下，并且更优选为20.0℃/分钟以上且100.0℃/分钟以下。经第二热处理，接合界面上的接合力可得到提升，因热膨胀系数不同而引起的沿着接合界面的剥离(也称为膜剥离)可得到抑制。这被认为是因为接合力的增加对温度变化敏感且响应迅速，但在接合界面上的膜剥离在一定程度上是在薄膜或接合界面上的薄膜应力积累后引起的，且不能再积累，并且它们之间存在一定的时滞。本发明的发明人发现，通过设置上述温升条件，在接合界面产生膜剥离前确保接合力，因此，可改善抗膜剥离能力，提高可靠性。热处理时间不限于特定的值，优选为1小时以上且48小时以下。经热处理，接合界面上不易发生膜剥离。另外，所述升温速率高于传统方法，因此可提高生产效率。
热处理时，支承晶片上的氧化物单晶薄膜的厚度优选为0.1μm～1.5μm，更优选为0.2μm～1.0μm。
当薄膜厚度在上述范围内时，由于与支承晶片热膨胀的差异，氧化物单晶薄膜不会发生剥离或开裂，接合力可得到改善。薄膜的厚度可以通过离子注入时形成的离子注入层的深度来调节。可选地，厚度可在将氧化物单晶薄膜转移至支承晶片上之后调节。作为后一种方法，在所述机械冲击施加步骤之后且在所述复合晶片获得步骤之前，可实施对氧化物单晶薄膜的表面进行抛光的步骤和/或测量氧化物单晶薄膜厚度的步骤。例如，薄膜表面可以通过化学机械抛光(CMP)来实现抛光。例如，薄膜的厚度可以通过光学干涉薄膜厚度计来确定。
采用上述技术方案，可制备包括支承晶片和支承晶片上的氧化物单晶薄膜的复合晶片，所述氧化物单晶薄膜为钽酸锂薄膜或铌酸锂薄膜。所得到的复合晶片中氧化物单晶薄膜的厚度可与氢离子注入时的离子注入深度相对应，其优选为0.1μm～1.5μm。
从接合界面稳定性的角度，所得复合晶片在接合界面上优选具有的5.0×1020个原子/cm3～1.0×1022个原子/cm3的氢离子浓度。在这种情况下，薄膜中的氢浓度可能在接合界面上及其周围变高。
可选地，为了达到强固的接合性能，除了所得到的复合晶片中氧化物单晶薄膜的表面和该氧化物单晶薄膜与支承晶片的接合界面之外，氧化物单晶薄膜中氢离子浓度优选为4.0×1020个原子/cm3～8.0×1020个原子/cm3。在这种情况下，薄膜中氢离子浓度并不是薄膜表面或者薄膜与支承晶片的接合界面上的最大值，但在上述范围内，氢在薄膜中分布较为均匀，从薄膜表面到接合界面深度方向的浓度梯度并不明显。
上述氢离子浓度为原子氢离子浓度。所述氢离子浓度可通过次级离子质谱法(SIMS)测定从氧化物单晶薄膜的表面经过该薄膜与支承晶片的接合界面至深度方向上各点的浓度。
本发明中复合晶片的制造方法不限于特定的方法，其一种实施方式如图1所示。通过氧化物单晶片11的表面，注入氢离子12，以在氧化物单晶片11上形成离子注入层13(步骤a)。经离子束15照射，对氧化物单晶片11的离子注入表面11s和待接合到氧化物单晶片11上的支承晶片14的表面14s，均进行表面活化处理(步骤a)。在所述表面活化处理后，将氧化物单晶片的离子注入表面11s与待接合到该氧化物单晶片的支承晶片表面14s进行接合，由此得到层合体16(步骤c)。所得层合体16在90℃以上的温度下加热(步骤d)。使用楔形刀片17与热处理后的层合体16的侧面或离子注入层13的端部接触，以沿着离子注入层13使部分氧化物单晶片11b剥离，从而将氧化物单晶薄膜11a转移至支承晶片14上(步骤e)。将具有转移的氧化物单晶薄膜11a的支承晶片14于250℃～600℃的温度下加热，从而获得复合晶片18(步骤f)。
实施例
实验1
作为支承晶片，采用了直径为100mm、厚度为0.35mm的蓝宝石晶片。作为氧化物单晶片，采用了直径为100mm、厚度为0.35mm的钽酸锂晶片。蓝宝石晶片与钽酸锂晶片两者之间的接合面的表面粗糙度均方根为1.0nm以下，其是以原子力显微镜确定的。
首先，在氮气气氛下，采用等离子体活化装置对蓝宝石晶片与钽酸锂晶片两者之间的接合面进行表面活化。接下来，经表面活化的蓝宝石晶片与钽酸锂晶片表面在室温下(25℃)进行接合而得到层合体。对每个层合体在70℃、80℃、90℃、100℃、110℃、125℃、150℃、175℃、200℃、225℃、250℃或275℃下加热且在相应温度下进行热处理24小时。作为加热方式可采用热处理炉，以热电偶测量炉内温度而获得层合体的温度。所得层合体的外观检验结果如表1所示。外观检查肉眼可见。将没有开裂或剥落的层合体评价为“良好”，将带有微细裂纹的层合体评价为“不良”，将破碎的晶片评价为“不及格”。当支承晶片为蓝宝石时，在70℃～225℃下加热的样品无裂纹或缺口，并确定处于接合状态。
实验2
除了支承晶片采用直径为100mm、厚度为0.35mm的硅片并且将每个层合体在70℃、80℃、90℃、100℃、110℃、125℃、150℃、175℃、200℃或225℃下进行加热且在相应温度下进行热处理24小时之外，与实验1同样地进行了操作。硅片与钽酸锂晶片两者之间的接合面的表面粗糙度均方根为1.0nm以下。所得层合体的外观检验结果如表1所示。当支承晶片为硅片时，在70℃～200℃下加热的样品无裂纹或缺口，并确定处于接合状态。
实验3
除了支承晶片采用在直径为100mm、厚度为0.35mm的硅片上带有100nm的氧化膜的硅片并且将每个层合体在70℃、80℃、90℃、100℃、110℃、125℃、150℃、175℃、200℃或225℃下进行加热且在相应温度下进行热处理24小时之外，与实验1同样地进行了操作。带有氧化膜的硅片与钽酸锂晶片两者之间的接合面的表面粗糙度均方根为1.0nm以下。所得层合体的外观检验结果如表1所示。带有氧化膜的硅片是通过在1100℃下预先加热硅晶片约1小时而在硅片上形成100nm的热氧化膜来制备的。当支承晶片是带有氧化膜的硅片时，在70℃～200℃下加热的样品无裂纹或缺口，并确定处于接合状态。
实验4
除了支承晶片采用直径为100mm、厚度为0.35mm的玻璃晶片、并且将每个层合体在70℃、80℃、90℃、100℃、110℃或125℃下进行加热且在相应温度下进行热处理24小时之外，与实验1同样地进行了操作。玻璃晶片与钽酸锂晶片两者之间的接合面的表面粗糙度均方根为1.0nm以下。所得层合体的外观检验结果如表1所示。当支承晶片为玻璃晶片时，在70℃～110℃下加热的样品无裂纹或缺口，并确定处于接合状态。
表1
Figure SMS_1
虽然实验1～4使用了钽酸锂晶片，但当用铌酸锂晶片作为氧化物单晶片进行与实验1～4基本相同的实施例时，得到了与表1基本相同的结果。采用臭氧水处理、紫外线臭氧处理或真空离子束处理代替等离子体处理进行表面活化处理时，得到了相同的结果。结果表明，上述活化方法均有效，钽酸锂与铌酸锂的使用没有差异。
实验5
作为支承晶片，采用了直径为100mm、厚度为0.35mm的蓝宝石晶片。作为氧化物单晶片，采用了直径为100mm、厚度为0.35mm的钽酸锂晶片。蓝宝石晶片与钽酸锂晶片两者之间的接合面的表面粗糙度均方根为1.0nm以下。
首先，通过钽酸锂表面将原子氢离子以注入剂量为7.0×1016个原子/cm2、加速电压为100KeV的条件进行注入以在钽酸锂晶片中(深度为680nm)形成离子注入层。然后，采用真空离子束装置在7×10-6Pa下以Ar为离子源，针对注入离子的钽酸锂晶片表面和待与钽酸锂晶片接合的蓝宝石晶片表面施加真空离子束处理进行表面活化。接下来，经表面活化的蓝宝石晶片与钽酸锂晶片表面在室温下(25℃)进行接合而得到层合体。将每个层合体在70℃、80℃、90℃、100℃、110℃、125℃、150℃、175℃、200℃或225℃下进行加热且在相应温度下进行热处理24小时。作为加热方式可采用热处理炉，以热电偶测量炉内温度而获得层合体的温度。热处理后的层合体置于室温，然后在室温下(25℃)，使用楔形刀片与层合体的离子注入层进行接触，并沿着离子注入层剥离层合体，从而将钽酸锂薄膜转移至蓝宝石晶片上。所得的带有转移的钽酸锂薄膜的蓝宝石晶片的外观检测结果如表2所示。外观检查肉眼可见。将薄膜充分地转移至晶片的整个表面的样品评价为“良好”，将某些区域中的薄膜没有转移的样品评价为“不良”，将薄膜未转移的样品评价为“不及格”。
实验6
除了支承晶片采用直径为100mm、厚度为0.35mm的硅片并且将每个层合体在70℃、80℃、90℃、100℃、110℃、125℃、150℃、175℃或200℃下进行加热且在相应温度下进行热处理24小时之外，与实验5同样地进行了操作。硅片与钽酸锂晶片两者之间的接合面的表面粗糙度均方根为1.0nm以下。评价结果如表2中所示。
实验7
除了支承晶片采用在直径为100mm、厚度为0.35mm的晶片上带有100nm的氧化膜的硅片并且将每个层合体在70℃、80℃、90℃、100℃、110℃、125℃、150℃、175℃或200℃下进行加热且在相应温度下进行热处理24小时之外，与实验5同样地进行了操作。带有氧化膜的硅片与钽酸锂晶片两者之间的接合面的表面粗糙度均方根为1.0nm以下。评价结果如表2中所示。带有氧化膜的硅片是通过在1100℃下预先加热硅晶片1小时而在硅片上形成100nm的热氧化膜来制备的。
实验8
除了支承晶片采用直径为100mm、厚度为0.35mm的晶片并且将每个层合体在70℃、80℃、90℃、100℃或110℃下进行加热且在相应温度下进行热处理24小时之外，与实验5同样地进行了操作。玻璃晶片与钽酸锂晶片两者之间的接合面的表面粗糙度均方根为1.0nm以下。评价结果如表2中所示。
表2
Figure SMS_2
在支承晶片为蓝宝石晶片且热处理温度为90℃～225℃的样品、支承晶片为硅片且热处理温度为90℃～200℃的样品、支承晶片是带有氧化膜的硅片晶片且热处理温度为90℃～200℃的样品、支承晶片为玻璃且热处理温度为90℃～110℃的样品中，确认各钽酸锂薄膜均被转移至支承晶片的整个表面。
当热处理温度为70℃时，在每个支承晶片上未观察到沿着离子注入层的剥离发生，但观察到了沿着接合晶片之间的界面发生剥离。当热处理温度为80℃时，支承晶片上的部分区域上转移有钽酸锂薄膜而另有区域上未转移钽酸锂薄膜。当热处理温度为70℃或80℃时，离子注入界面的脆化性不足，并且晶片间的接合力不足，由此未达到整个区域上的转移。
以铌酸锂晶片作为氧化物单晶片，进行了与实验5～8基本相同的实验，所得结果与表2基本相同。采用臭氧水处理、紫外线臭氧处理或等离子体处理代替真空离子束处理进行表面活化处理时，得到了相同的结果。
实验9
除了通过钽酸锂表面将原子氢离子以注入剂量为4.0×1016、5.0×1016、7.5×1016、10.0×1016、12.5×1016、15×1016、17.5×1016、20×1016、22.5×1016、25×1016或27.5×1016个原子/cm2并且加速电压为100KeV的条件进行注入以在钽酸锂晶片中形成离子注入层且在90℃下将层合体加热24小时之外，与实验5同样地进行了操作。
实验10
作为氧化物单晶片，采用了直径为100mm、厚度为0.35mm的钽酸锂晶片。待接合的钽酸锂晶片的表面粗糙度均方根为1.0nm以下。通过钽酸锂表面将原子氢离子以注入剂量为30×1016个原子/cm2并且加速电压为100KeV的条件进行注入以在钽酸锂晶片中形成离子注入层。结果观察到了钽酸锂晶片表面在接合前存在不均匀性且未达到接合的预定表面粗糙度，因此接合未进行。对于钽酸锂晶片表面的不均匀的原因，认为是注入的氢没有完全溶解在固体中并在晶片中起泡所致。
实验11
除了通过钽酸锂表面将原子氢离子以注入剂量为4.0×1016、5.0×1016、7.5×1016、10.0×1016、12.5×1016、15×1016、17.5×1016、20×1016、22.5×1016、25×1016或27.5×1016个原子/cm2并且加速电压为100KeV的条件进行注入以在钽酸锂晶片中形成离子注入层且在90℃下将层合体加热24小时之外，与实验6同样地进行了操作。
实验12
除了通过钽酸锂表面将原子氢离子以注入剂量为4.0×1016、5.0×1016、7.5×1016、10.0×1016、12.5×1016、15×1016、17.5×1016、20×1016、22.5×1016、25×1016或27.5×1016个原子/cm2并且加速电压为100KeV的条件进行注入以在钽酸锂晶片中形成离子注入层且在90℃下将层合体加热24小时之外，与实验7同样地进行了操作。
实验13
除了通过钽酸锂表面将原子氢离子以注入剂量为4.0×1016、5.0×1016、7.5×1016、10.0×1016、12.5×1016、15×1016、17.5×1016、20×1016、22.5×1016、25×1016或27.5×1016个原子/cm2并且加速电压为100KeV的条件进行注入以在钽酸锂晶片中形成离子注入层且在90℃下将层合体加热24小时之外，与实验8同样地进行了操作。
当原子氢离子注入剂量为5.0×1016～27.5×1016个原子/cm2时，钽酸锂薄膜被转移至任何支承晶片的整个面上，这是可以确定的。相比之下，当原子氢离子注入剂量为4.0×1016个原子/cm2时，任何支承晶片上均未观察到钽酸锂晶片沿着离子注入层的剥离发生。这可能是因为离子注入剂量不足，以致在后面的步骤中未能引起脆化。
虽然实验9～13中采用的是原子氢离子，但当采用分子氢离子以原子氢离子一半的计量时，可得到大致相同的结果。即使采用铌酸锂晶片作为氧化物单晶片，也得到了大致相同的结果。
在实施例1～16中，设定第二热处理的温度为250℃～400℃以得到复合晶片并对其进行了评价。
实施例1
作为支承晶片，采用了直径为100mm、厚度为0.35mm的蓝宝石晶片。作为氧化物单晶片，采用了直径为100mm、厚度为0.35mm的钽酸锂晶片。蓝宝石晶片与钽酸锂晶片两者之间的接合面的表面粗糙度均方根为1.0nm以下。
首先，通过钽酸锂表面将原子氢离子以注入剂量为9.5×1016个原子/cm2、加速电压为100KeV的条件进行注入以在钽酸锂晶片中(距表面的深度为680nm)形成离子注入层。采用真空离子束装置在7×10-6Pa下以Ar为离子源，针对注入离子的钽酸锂晶片表面和待与钽酸锂晶片接合的蓝宝石晶片表面施加真空离子束处理进行表面活化。然后，经表面活化的蓝宝石晶片与钽酸锂晶片表面在室温下(25℃)进行接合而得到层合体。接下来，将层合体加热至115℃，并在该温度下进行热处理48小时。作为加热方式可采用热处理炉，以热电偶测量炉内温度而获得层合体的温度。热处理后的层合体置于室温，然后在室温下(25℃)，使用楔形刀片与层合体的离子注入层进行接触，并沿着离子注入层剥离层合体，从而将钽酸锂薄膜转移至蓝宝石晶片上。将蓝宝石晶片上的钽酸锂薄膜在化学机械抛光装置中进行抛光以形成镜面，得到厚度为325nm的薄膜。然后，具有转移的钽酸锂薄膜的蓝宝石晶片在250℃、氮气气氛下加热24小时，得到复合晶片。热处理采用的加热方式也采用热处理炉，采用热电偶测定炉内环境温度(气氛温度)，并设定环境温度为250℃。薄膜的厚度可以通过光学干涉薄膜厚度计来确定。
所得复合晶片的剥离试验和裂纹检测评价结果如表3所示。在剥离试验中，将名称为Kapton胶带的聚酰亚胺胶带附着于复合晶片的薄膜表面，然后与表面充分接触，并剥离去除用于评价。剥离试验后，进行的外观检查。将未发生剥离的样品评价为“良好”，将部分剥离的样品评价为“不良”。在裂纹检测中，直观观察复合晶片的整个表面。将无裂纹的样品评价为“良好”，将存在1～3条裂纹的样品评价为“不良”，将存在4条以上的裂纹的样品评价为“不及格”。
实施例2～4
除了将具有转移的钽酸锂薄膜的蓝宝石晶片在氮气气氛中300℃(实施例2)、350℃(实施例3)或400℃(实施例4)下进行加热24小时之外，与实施例1同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表3所示。
比较例1
除了将具有转移的钽酸锂薄膜的蓝宝石晶片在氮气气氛中200℃下加热24小时之外，与实施例1同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表3所示。
实施例5
除了将蓝宝石晶片上的钽酸锂薄膜进行抛光至厚度为355nm之外，与实施例1同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表3所示。
实施例6～8
除了将具有转移的钽酸锂薄膜的蓝宝石晶片在氮气气氛中300℃(实施例6)、350℃(实施例7)或400℃(实施例8)下进行加热24小时之外，与实施例5同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表3所示。
比较例2
除了将具有转移的钽酸锂薄膜的蓝宝石晶片在氮气气氛中200℃下加热24小时之外，与实施例5同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表3所示。
实施例9
除了将蓝宝石晶片上的钽酸锂薄膜进行抛光至厚度为1.0μm之外，与实施例1同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表3所示。
实施例10～12
除了将具有转移的钽酸锂薄膜的蓝宝石晶片在氮气气氛中300℃(实施例10)、350℃(实施例11)或400℃(实施例12)下进行加热24小时之外，与实施例9同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表3所示。
比较例3
除了将具有转移的钽酸锂薄膜的蓝宝石晶片在氮气气氛中200℃下加热24小时之外，与实施例9同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表3所示。
实施例13
除了将蓝宝石晶片上的钽酸锂薄膜进行抛光至厚度为1.5μm之外，与实施例1同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表3所示。
实施例14～16
除了将具有转移的钽酸锂薄膜的蓝宝石晶片在氮气气氛中300℃(实施例14)、350℃(实施例15)或400℃(实施例16)下进行加热24小时之外，与实施例13同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表3所示。
比较例4
除了将具有转移的钽酸锂薄膜的蓝宝石晶片在氮气气氛中200℃下加热24小时之外，与实施例13同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表3所示。
表3
Figure SMS_3
如表3所示，具有氧化物单晶薄膜的厚度为325nm以上且1.5μm以下的层合体，剥离后在250℃～400℃的热处理温度下进行处理，氢因向外扩散而没有完全逸出，因此能够得到氢均匀分散的优良的氧化物单晶薄膜。上述结果中，氧化物单晶薄膜的膜厚度为1.5μm以下。这是因为以目前的氢离子注入技术达到的上述厚度是有限度的。在未来，离子注入技术可得到改进而达到比上述厚度更高的厚度。采用臭氧水处理、紫外线臭氧处理或等离子体处理来代替真空离子束处理进行表面活化处理时，或者以铌酸锂取代钽酸锂时，得到了相同的结果。
在实施例17以及实施例18～21中，检测了经第二热处理得到的复合晶片中氢离子浓度的变化。
实施例17
作为支承晶片，采用了直径为100mm、厚度为0.35mm的蓝宝石晶片。作为氧化物单晶片，采用了直径为100mm、厚度为0.35mm的钽酸锂晶片。蓝宝石晶片与钽酸锂晶片两者之间的接合面的表面粗糙度均方根为1.0nm以下。
首先，通过钽酸锂表面将原子氢离子以注入剂量为7.0×1016个原子/cm2、加速电压为100KeV的条件进行注入以在钽酸锂晶片中(距表面的深度为680nm)形成离子注入层。采用真空离子束装置在7×10-6Pa下以Ar为离子源，针对注入离子的钽酸锂晶片表面和待与钽酸锂晶片接合的蓝宝石晶片表面施加真空离子束处理进行表面活化。然后，经表面活化的蓝宝石晶片与钽酸锂晶片表面在室温下(25℃)进行接合而得到层合体。接下来，将层合体加热至130℃，并在该温度下进行热处理24小时。作为加热方式可采用热处理炉，以热电偶测量炉内温度而获得层合体的温度。热处理后的层合体置于室温，然后在室温下(25℃)，使用楔形刀片与层合体的离子注入层进行接触，并沿着离子注入层剥离层合体，从而将钽酸锂薄膜转移至蓝宝石晶片上。将蓝宝石晶片上的钽酸锂薄膜在化学机械抛光装置中进行抛光以形成镜面，得到厚度为500nm的薄膜。然后，将具有转移的钽酸锂薄膜的蓝宝石晶片在450℃、氮气气氛下加热6小时，得到复合晶片。热处理采用的加热方式也采用热处理炉，采用热电偶测定炉内温度。从250℃升温至热处理温度的升温速率为20℃/分钟，将环境温度设置为450℃。薄膜的厚度可以通过光学干涉薄膜厚度计来确定。
热处理前，测定了转移至蓝宝石晶片上的钽酸锂薄膜的氢离子浓度，且热处理后，同样测定了该氢离子浓度。结果如图2中所示。具体来说，测定了从钽酸锂薄膜表面(A)、膜中(B)、蓝宝石晶片接合界面附近(C)至部分蓝宝石晶片(D)在深度方向上的氢离子浓度分布，并进行了绘图。图2中示出了在刚刚剥离过后薄膜中残留有大量的氢，然后在一定条件下进行热处理从而释放出薄膜中多余的氢，并有部分氢聚集在界面上。
实施例18
作为支承晶片，采用了直径为100mm、厚度为0.35mm的蓝宝石晶片。作为氧化物单晶片，采用了直径为100mm、厚度为0.35mm的钽酸锂晶片。蓝宝石晶片与钽酸锂晶片两者之间的接合面的表面粗糙度均方根为1.0nm以下。
首先，通过钽酸锂表面将原子氢离子以注入剂量为9.5×1016个原子/cm2、加速电压为130KeV的条件进行注入以在钽酸锂晶片中(距表面的深度为850nm)形成离子注入层。采用真空离子束装置在7×10-6Pa下以Ar为离子源，针对注入离子的钽酸锂晶片表面和待与钽酸锂晶片接合的蓝宝石晶片表面施加真空离子束处理进行表面活化。然后，经表面活化的蓝宝石晶片与钽酸锂晶片表面在室温下(25℃)进行接合而得到层合体。接下来，将层合体加热至110℃，并在该温度下进行热处理48小时。作为加热方式可采用热处理炉，以热电偶测量炉内温度而获得层合体的温度。热处理后的层合体置于室温，然后在室温下(25℃)，使用楔形刀片与层合体的离子注入层进行接触，并沿着离子注入层剥离层合体，从而将钽酸锂薄膜转移至蓝宝石晶片上。将蓝宝石晶片上的钽酸锂薄膜在化学机械抛光装置中进行抛光以形成镜面，得到厚度为500nm的薄膜。然后，将具有转移的钽酸锂薄膜的蓝宝石晶片在400℃、氮气气氛下进行加热6小时，得到复合晶片。热处理采用的加热方式也采用热处理炉，采用热电偶测定炉内温度。从250℃升温至热处理温度的升温速率为5.0℃/分钟，将环境温度设置为400℃。薄膜的厚度可以通过光学干涉薄膜厚度计来确定。
在热处理前，测定了转移至蓝宝石晶片上的钽酸锂薄膜的氢离子浓度；并且，在热处理后，同样测定了该氢离子浓度。结果如图3中所示。氢离子浓度采用次级离子质谱(SIMS)进行测定。具体来说，测定了从钽酸锂薄膜表面(A)、膜中(B)、蓝宝石晶片接合界面附近(C)至部分蓝宝石晶片(D)在深度方向上的氢离子浓度分布，并进行了绘图。
实施例19～21
除了将转移至蓝宝石晶片上的钽酸锂薄膜进行抛光为500nm，带有经抛光的薄膜的晶片在氮气气氛中415℃(实施例19)、435℃(实施例20)或500℃(实施例21)下进行加热6小时之外，与实施例18同样地进行操作而得到复合晶片。测定了所得复合晶片的氢离子浓度，结果如图3所示。
图3中示出了热处理前转移至蓝宝石晶片上的钽酸锂薄膜在薄膜表面的氢离子浓度最高，并沿着与支承晶片的接合界面方向下降。相比之下，经由415℃，435℃或500℃下的热处理制备的复合晶片的氢离子浓度较低，其不超过薄膜的检测极限。经400℃下热处理制备的复合晶片中，氢离子在深度方向上以均匀浓度分布。上述结果表明，只有在一定的温度范围内，才能得到氢离子在深度方向均匀分布的薄膜。经400℃下热处理制备的复合晶片的薄膜中氢离子的浓度范围为4.0×1020个原子/cm3～8.0×1020个原子/cm3。经400℃下热处理制备的复合晶片中氢离子在深度方向上以均匀浓度分布的原因如下：加热有助于离子注入的离子在氧化物单晶薄膜中移动，从而使离子在晶体中定位到稳定的位置。还有一个值得注意的现象，即一些氢离子会移动到薄膜与支承晶片之间的接合界面，并对不稳定的化学键位点进行封端。一般认为，将氢离子定位到氧化物单晶薄膜的特定位置可改善压电性能，转移至接合界面的氢离子有助于稳定界面上的化学键。相比之下，在高于400℃的温度下的热处理所制备的复合晶片中，定位后的氢会得到足够的脱离热能，并因此从薄膜中消失。
在实施例22～25中，第二热处理在高于400℃且600℃以下的温度下进行，并且升温速率低于10.0℃/分钟，由此得到复合晶片。
实施例22
作为支承晶片，采用了直径为100mm、厚度为0.35mm的蓝宝石晶片。作为氧化物单晶片，采用了直径为100mm、厚度为0.35mm的钽酸锂晶片。蓝宝石晶片与钽酸锂晶片两者之间的接合面的表面粗糙度均方根为1.0nm以下。
首先，通过钽酸锂表面将原子氢离子以注入剂量为7.0×1016个原子/cm2、加速电压为100KeV的条件进行注入以在钽酸锂晶片中(距表面的深度为680nm)形成离子注入层。采用真空离子束装置在7×10-6Pa下以Ar为离子源，针对注入离子的钽酸锂晶片表面和待与钽酸锂晶片接合的蓝宝石晶片表面施加真空离子束处理进行表面活化。然后，经表面活化的蓝宝石晶片与钽酸锂晶片表面在室温下(25℃)进行接合而得到层合体。接下来，将层合体加热至130℃，并在该温度下进行热处理24小时。作为加热方式可采用热处理炉，以热电偶测量炉内温度而获得层合体的温度。热处理后的层合体置于室温，然后在室温下(25℃)，使用楔形刀片与层合体的离子注入层进行接触，并沿着离子注入层剥离层合体，从而将钽酸锂薄膜转移至蓝宝石晶片上。将蓝宝石晶片上的钽酸锂薄膜在化学机械抛光装置中进行抛光以形成镜面，得到厚度为500nm的薄膜。然后，具有转移的钽酸锂薄膜的蓝宝石晶片在450℃、氮气气氛下加热24小时，得到复合晶片。热处理采用的加热方式也采用热处理炉，采用热电偶测定炉内温度。从250℃升温至热处理温度的升温速率为9.5℃/分钟，将环境温度设置为450℃。薄膜的厚度可以通过光学干涉薄膜厚度计来确定。
对所得复合晶片的氢离子(原子)浓度峰、剥离试验和压电性能进行了评价，结果如表4所示。对于氢离子的峰值浓度，采用次级离子质谱(SIMS)测定，最高点即为峰值浓度。氢离子的浓度峰值为5.0×1020个原子/cm3以上的样品被认为是氢离子充分选择性地集中于接合界面上。在剥离试验中，将名称为Kapton胶带的聚酰亚胺胶带附着于复合晶片的薄膜表面，然后与表面充分接触，并进行剥离去除用于评价。剥离试验后，进行的外观检查。将未发生剥离或破裂的样品评价为“良好”，将剥离或破裂了的样品评价为“不及格”。为评价压电性能，采用中国科学院声学研究所研制的压电d33/d15 Meter Model ZJ-3BN型仪器对D33进行测量。在特定的方法中，对复合晶片的薄膜表面进行撞击，观察其感应电压。对于D33常数大于最低检测极限的2.0的样品，被认为是良好的。钽酸锂晶片(整体)的D33常数为13.2pC/N。
实施例23～25
除了将具有转移的钽酸锂薄膜的蓝宝石晶片在氮气气氛中以升温速率9.8℃/分钟由250℃升温至500℃(实施例2)、550℃(实施例3)或600℃(实施例4)下进行加热24小时之外，与实施例22同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表4所示。
比较例5
除了将具有转移的钽酸锂薄膜的蓝宝石晶片在氮气气氛中650℃下加热24小时之外，与实施例22同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表4所示。
表4
Figure SMS_4
如表4中所示，当将具有转移的钽酸锂薄膜的蓝宝石晶片在650℃下进行加热时，氢离子的峰浓度值高，但峰值测试会引起开裂。这推测是因为在达到足够的接合力之前由应力引起薄膜出现开裂，由此导致D33常数变低。
在实施例26～40中，第二热处理在高于400℃且600℃以下的温度下进行，并且升温速率为10.0℃/分钟以上，得到复合晶片。
实施例26
作为支承晶片，采用了直径为100mm、厚度为0.35mm的硅片。作为氧化物单晶片，采用了直径为100mm、厚度为0.35mm的钽酸锂晶片。硅片与钽酸锂晶片两者之间的接合面的表面粗糙度均方根为1.0nm以下。
首先，通过钽酸锂表面将原子氢离子以注入剂量为8.0×1016个原子/cm2、加速电压为100KeV的条件进行注入以在钽酸锂晶片中(距表面的深度为680nm)形成离子注入层。接下来，在氮气气氛下，采用等离子体活化装置对经离子注入的钽酸锂晶片表面以及待与钽酸锂晶片接合的硅片表面进行表面活化。然后，经表面活化的硅片与钽酸锂晶片表面在室温下(25℃)进行接合而得到层合体。接下来，将层合体加热至120℃，并在该温度下进行热处理6小时。作为加热方式可采用热处理炉，以热电偶测量炉内温度而获得层合体的温度。热处理后的层合体置于室温，然后在室温下(25℃)，使用楔形刀片与层合体的离子注入层进行接触，并沿着离子注入层剥离层合体，从而将钽酸锂薄膜转移至硅片上。硅片上的钽酸锂薄膜在化学机械抛光装置中进行抛光以形成镜面，得到厚度为500nm的薄膜。然后，将具有转移的钽酸锂薄膜的硅片在氮气气氛下以10.0℃/分钟的升温速率进行加热从室温(25℃)升至400℃，热处理6小时，得到复合晶片。热处理采用的加热方式也采用热处理炉，400℃的炉内温度以热电偶测定，并设定为环境温度。薄膜的厚度可以通过光学干涉薄膜厚度计来确定。
对所得复合晶片进行剥离试验，结果如表5中所示。在剥离试验中，将聚酰亚胺胶带与薄膜紧密接触后剥离，从而评价氧化物单晶薄膜与支承晶片的接合强度。剥离试验后的外观检查肉眼可见。将薄膜表面未发生剥离的样品评价为“良好”，将剥离发生的样品评价为“不及格”。
实施例27和28
除了将具有转移的钽酸锂薄膜的硅片以15.0℃/分钟(实施例27)或20.0℃/分钟(实施例28)的升温速率从室温升至热处理温度进行热处理之外，与实施例26同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表5所示。
实施例29～31
除了将具有转移的钽酸锂薄膜的硅片以10.0℃/分钟(实施例29)、15.0℃/分钟(实施例30)或20.0℃/分钟(实施例31)的升温速率从室温升至400℃进行热处理之外，与实施例26同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表5所示。
实施例32～34
除了将具有转移的钽酸锂薄膜的硅片以10.0℃/分钟(实施例32)、15.0℃/分钟(实施例33)或20.0℃/分钟(实施例34)的升温速率从室温升至450℃进行热处理之外，与实施例26同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表5所示。
实施例35～37
除了将具有转移的钽酸锂薄膜的硅片以10.0℃/分钟(实施例35)、15.0℃/分钟(实施例36)或20.0℃/分钟(实施例37)的升温速率从室温升至500℃进行热处理之外，与实施例26同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表5所示。
实施例38～40
除了将具有转移的钽酸锂薄膜的硅片以10.0℃/分钟(实施例38)、15.0℃/分钟(实施例39)或20.0℃/分钟(实施例40)的升温速率从室温升至550℃进行热处理之外，与实施例1同样地进行操作而得到复合晶片。所得复合晶片的评价结果如表5所示。
表5
Figure SMS_5
表5表明，热处理温度在350℃以上，升温速率为10.0℃/分钟以上的样品没有引起微细的膜剥离，并达到了强固的接合强度。上述结果表明，以升温速率为10.0℃/分钟以上且20.0℃/分钟以下进行加热而达到550℃以下的温度范围，结果没有引起膜剥离并能够达到充分的接合强度。
采用臭氧水处理、紫外线臭氧处理代替等离子体处理进行表面活化处理时，得到了大致相同的结果。同时还发现钽酸锂和铌酸锂之间没有差异。
参考符号标记列表
11 氧化物单晶片
11s 氧化物单晶片表面
11a 氧化物单晶片薄膜
11b 剥离后的氧化物单晶
12 氢离子
13 离子注入层
14 支承晶片
14s 支承晶片表面
15 离子束辐射
16 层合体
17 楔形刀片
18 复合晶片
A 氧化物单晶薄膜的表面
B 氧化物单晶薄膜
C 氧化物单晶薄膜与支承晶片之间的接合界面
D 支承晶片

Claims (15)

1.一种在支承晶片上具有氧化物单晶薄膜的复合晶片的制造方法，所述方法至少包括：
离子注入层形成步骤，通过氧化物单晶片表面注入原子氢离子或分子氢离子以在所述氧化物单晶片中形成离子注入层，所述氧化物单晶片为钽酸锂晶片或铌酸锂晶片；
表面活化处理步骤，针对所述氧化物单晶片的离子注入表面和待接合至所述氧化物单晶片上的支承晶片表面中的至少一者进行表面活化处理；
层合体形成步骤，在所述表面活化处理后，将所述氧化物单晶片的离子注入表面接合至所述支承晶片表面以形成层合体；
第一热处理步骤，针对所述层合体在90℃以上且不致使开裂发生的温度下进行第一热处理；
机械冲击施加步骤，在所述第一热处理后，针对所述层合体的所述离子注入层施加机械冲击，从而沿着所述离子注入层剥离所述层合体，获得被转移至所述支承晶片上的氧化物单晶薄膜；以及
复合晶片获得步骤，针对具有转移的所述氧化物单晶薄膜的所述支承晶片在250℃～600℃的温度下进行第二热处理以获得复合晶片；
其中，将所述原子氢离子以5.0 × 1016个原子/cm2～2.75 × 1017个原子/cm2的注入量注入，或者将所述分子氢离子以2.5 × 1016个分子/cm2～1.37 × 1017个分子/cm2的注入量注入。
2.根据权利要求1所述的复合晶片的制造方法，其中，所述第二热处理在250℃～400℃的温度下进行。
3.根据权利要求2所述的复合晶片的制造方法，其中，除了所述复合晶片的所述氧化物单晶薄膜的表面以及所述氧化物单晶薄膜与所述支承晶片的接合界面之外，所述氧化物单晶薄膜中的氢离子浓度为4.0×1020个原子/cm3～8.0×1020个原子/cm3。
4.根据权利要求1所述的复合晶片的制造方法，其中，所述第二热处理在高于400℃且600℃以下的温度下进行，且以低于10.0℃/分钟的升温速率从250℃升至所述温度。
5.根据权利要求4所述的复合晶片的制造方法，其中，所述复合晶片在所述支承晶片与所述氧化物单晶薄膜之间的接合界面上的氢离子浓度为5.0×1020个原子/cm3～1.0×1022个原子/cm3。
6.根据权利要求1所述的复合晶片的制造方法，其中，所述第二热处理在高于400℃且600℃以下的温度下进行，且以10.0℃/分钟以上的升温速率从250℃升至所述温度。
7.根据权利要求1所述的复合晶片的制造方法，其中，所述支承晶片选自蓝宝石晶片、硅片、带有氧化膜的硅片、玻璃晶片。
8.根据权利要求1所述的复合晶片的制造方法，其中，所述表面活化处理选自臭氧水处理、紫外线臭氧处理、离子束处理、等离子体处理。
9.根据权利要求1所述的复合晶片的制造方法，其中，所述支承晶片为玻璃晶片，所述第一热处理步骤中的所述温度为90℃～110℃。
10.根据权利要求1所述的复合晶片的制造方法，其中，所述支承晶片为硅片或带有氧化膜的硅片，所述第一热处理步骤中的所述温度为90℃～200℃。
11.根据权利要求1所述的复合晶片的制造方法，其中，所述支承晶片为蓝宝石晶片，所述第一热处理步骤中的所述温度为90℃～225℃。
12.根据权利要求1所述的复合晶片的制造方法，其还包括：
抛光步骤，在所述机械冲击施加步骤之后且在所述复合晶片获得步骤之前，针对所述氧化物单晶薄膜的表面进行抛光。
13.根据权利要求1所述的复合晶片的制造方法，其还包括：
氧化物单晶薄膜厚度测量步骤，在所述机械冲击施加步骤之后且在所述复合晶片获得步骤之前，测量所述氧化物单晶薄膜的厚度。
14.一种包括位于支承晶片上的钽酸锂或铌酸锂的氧化物单晶薄膜的复合晶片，其中，
所述复合晶片是通过权利要求1所述的制造方法来获得的，
所述复合晶片在所述支承晶片与所述氧化物单晶薄膜之间的接合界面上的氢离子浓度为5.0×1020个原子/cm3～1.0×1022个原子/cm3。
15.一种包括位于支承晶片上的钽酸锂或铌酸锂的氧化物单晶薄膜的复合晶片，其中，
所述复合晶片是通过权利要求1所述的制造方法来获得的，
除了所述复合晶片的所述氧化物单晶薄膜的表面以及所述氧化物单晶薄膜与所述支承晶片的接合界面之外，所述氧化物单晶薄膜中的氢离子浓度为4.0×1020个原子/cm3～8.0×1020个原子/cm3。
CN201780021577.2A 2016-04-05 2017-04-04 具有氧化物单晶薄膜的复合晶片的制造方法 Active CN108885972B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-075807 2016-04-05
JP2016075807A JP6563360B2 (ja) 2016-04-05 2016-04-05 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
PCT/JP2017/014072 WO2017175755A1 (ja) 2016-04-05 2017-04-04 酸化物単結晶薄膜を備えた複合ウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN108885972A CN108885972A (zh) 2018-11-23
CN108885972B true CN108885972B (zh) 2023-05-19

Family

ID=60001266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780021577.2A Active CN108885972B (zh) 2016-04-05 2017-04-04 具有氧化物单晶薄膜的复合晶片的制造方法

Country Status (7)

Country Link
US (1) US10629440B2 (zh)
EP (1) EP3442005B1 (zh)
JP (1) JP6563360B2 (zh)
KR (1) KR102371887B1 (zh)
CN (1) CN108885972B (zh)
TW (1) TWI718279B (zh)
WO (1) WO2017175755A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3690805A4 (en) 2017-09-28 2021-09-29 Koito Manufacturing Co., Ltd. SENSOR SYSTEM
WO2019071978A1 (zh) * 2017-10-13 2019-04-18 济南晶正电子科技有限公司 纳米级单晶薄膜
KR102409618B1 (ko) * 2018-08-07 2022-06-16 지난 징젱 일렉트로닉스 씨오., 엘티디. 마이크로미터급 단결정 필름
CN108707970B (zh) * 2018-08-07 2023-09-26 济南晶正电子科技有限公司 微米级单晶薄膜
CN110246757A (zh) * 2019-05-25 2019-09-17 上海浦睿信息科技有限公司 一种基于cmos电路衬底的单晶薄膜的制备方法
CN110634861B (zh) * 2019-09-11 2021-10-29 西安电子科技大学 基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法
CN111174951A (zh) * 2020-01-06 2020-05-19 武汉大学 一种压电式传感器及其制备方法
JP7271458B2 (ja) * 2020-02-03 2023-05-11 信越化学工業株式会社 複合基板の製造方法
GB2599107A (en) * 2020-09-23 2022-03-30 Attana Ab A piezoelectric resonator, a piezoelectric material for a piezoelectric resonator, and a method for manufacturing a piezoelectric resonator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017967A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
CN102361061A (zh) * 2010-05-17 2012-02-22 株式会社村田制作所 复合压电基板的制造方法及压电器件
CN104078407A (zh) * 2013-03-29 2014-10-01 济南晶正电子科技有限公司 薄膜和制造薄膜的方法
JP2015046486A (ja) * 2013-08-28 2015-03-12 信越化学工業株式会社 窒化物半導体薄膜を備えた複合基板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3048201U (ja) 1997-10-17 1998-05-06 株式会社えねい建設 建築材料の支持台
US6540827B1 (en) * 1998-02-17 2003-04-01 Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
FR2788176B1 (fr) * 1998-12-30 2001-05-25 Thomson Csf Dispositif a ondes acoustiques guidees dans une fine couche de materiau piezo-electrique collee par une colle moleculaire sur un substrat porteur et procede de fabrication
FR2789518B1 (fr) * 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
JP4170617B2 (ja) 2001-11-29 2008-10-22 信越化学工業株式会社 酸化物単結晶ウエーハ及びその製造方法並びに評価方法
JP2004079061A (ja) 2002-08-15 2004-03-11 Hidetoyo Tonuma メディアプレーヤー装置、メディアプレーヤープログラム、ユーザーインターフェイス、トラック再生停止方法。
FR2847076B1 (fr) * 2002-11-07 2005-02-18 Soitec Silicon On Insulator Procede de detachement d'une couche mince a temperature moderee apres co-implantation
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2926672B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication de couches de materiau epitaxie
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
JP4743258B2 (ja) * 2008-10-31 2011-08-10 株式会社村田製作所 圧電デバイスの製造方法
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
FR2961515B1 (fr) * 2010-06-22 2012-08-24 Commissariat Energie Atomique Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere
JP2013149853A (ja) * 2012-01-20 2013-08-01 Shin Etsu Chem Co Ltd 薄膜付き基板の製造方法
WO2014017369A1 (ja) * 2012-07-25 2014-01-30 信越化学工業株式会社 ハイブリッド基板の製造方法及びハイブリッド基板
FR3020175B1 (fr) * 2014-04-16 2016-05-13 Soitec Silicon On Insulator Procede de transfert d'une couche utile
JP6396852B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017967A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
CN102361061A (zh) * 2010-05-17 2012-02-22 株式会社村田制作所 复合压电基板的制造方法及压电器件
CN104078407A (zh) * 2013-03-29 2014-10-01 济南晶正电子科技有限公司 薄膜和制造薄膜的方法
JP2015046486A (ja) * 2013-08-28 2015-03-12 信越化学工業株式会社 窒化物半導体薄膜を備えた複合基板の製造方法

Also Published As

Publication number Publication date
JP6563360B2 (ja) 2019-08-21
US20190051525A1 (en) 2019-02-14
EP3442005B1 (en) 2022-04-27
KR20180131542A (ko) 2018-12-10
WO2017175755A1 (ja) 2017-10-12
US10629440B2 (en) 2020-04-21
EP3442005A4 (en) 2019-09-04
TW201804509A (zh) 2018-02-01
CN108885972A (zh) 2018-11-23
TWI718279B (zh) 2021-02-11
JP2017188550A (ja) 2017-10-12
KR102371887B1 (ko) 2022-03-07
EP3442005A1 (en) 2019-02-13

Similar Documents

Publication Publication Date Title
CN108885972B (zh) 具有氧化物单晶薄膜的复合晶片的制造方法
CN107615449B (zh) 具备氧化物单晶薄膜的复合晶片的制造方法
CN107636801B (zh) 具备氧化物单晶薄膜的复合晶片及其制造方法
CN107615448B (zh) 具备氧化物单晶薄膜的复合晶片的制造方法
WO2010050556A1 (ja) シリコン薄膜転写絶縁性ウェーハの製造方法
KR20180014702A (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
US20230216463A1 (en) Method for manufacturing composite substrate provided with piezoelectric single crystal film
KR102138949B1 (ko) Sos 기판의 제조 방법 및 sos 기판
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant