JP2015092632A - 強誘電体基板を使用した転写方法 - Google Patents

Abstract

【課題】本発明は、１つまたは複数の第１部材または第１基板上の第１層を、第２基板に転写する方法に関する。
【解決手段】１つもしくは複数の第１部材（８、１０）または第１層を、第２基板（２０）上に転写する方法は、
ａ）強誘電材料からなる帯電した第１基板（２）に上に、１つまたは複数の第１部材または第１層を、静電効果によって付着及び保持する段階と、
ｂ）直接または分子付着によって、これらの部材またはこの層を第２基板（２０）と接触させて配置する段階と、
ｃ）部材（８、１０）または層（１８）の少なくとも一部を第２基板（２０）上に残して、第１基板を除去する段階と、
を含む。
【選択図】図１Ｂ

Description

本発明は、基板転写技術に関するものであり、該技術は特にマイクロエレクトロニクスにおいて使用される。

当該分野では多くの場合、「ハンドル」としても知られている一時的な支持体が使用される。このような支持体上に、１つまたは複数の部材が一時的に固定され、その後別の最終的な支持体へと転写され得る。支持体またはハンドル基板はその後、別の転写に再使用することができる。

ハンドル基板上に一時的に固定された部材が単純な方法で分離されるという問題がしばしば生じる。

さらに、部材が小さくなってきており、周知の転写技術、ひいてはハンドルとして一般的に使用される基板は、絶えず減少している寸法に常に適合するわけではない。

米国特許出願第２００６／０１６６０９３号明細書

本発明は、１つまたは複数の第１部材または第１基板上の第１層を、第２基板に転写する方法に関し、該方法は、
ａ）強誘電材料からなる前記第１基板に接触させて前記第１部材または前記第１層を配置し、前記第１基板に対する静電効果によってこれらを保持する段階と、
ｂ）前記第１部材または前記第１層を、前記第２基板と直接または分子付着によって接触させて配置する段階と、
ｃ）前記部材または前記前記第２基板上の前記層の各々のうち少なくとも一部を残して前記第１基板を分離または除去する段階と、
を含む。

段階ａ）は、強誘電材料からなる基板の内部電場を実施し、強誘電材料は固有の方法で帯電される。

その結果として、外部介入による放電が無い限り、電荷の漏洩はなく、極性は維持され得る。従って、第１基板と部材または第１層との間におけるアセンブリの使用に時間制限はない。

第１基板の除去は、
‐熱的に、特に第１基板と第２基板との間の熱膨張の差の効果によって、または電荷の蓄積による放電効果を引き起こす熱勾配（５℃／分以上）の適用によって、補助され得る。昇温によってさらに、直接接触が強化され、
‐及び／または機械的に、特に第１基板１の分離を引き起こす第２基板の湾曲の効果によって補助され、部材の第２基板との界面での接続がより強くなる。部材の第２基板との直接接触により、第１基板を取り除いたときに、部材はそこに保持され続けることができ、
‐及び／または静電的に、特に加熱または逆分極による分極の反転によって補助されることができる。

第１基板の強誘電材料がＬＴＯ（ＬｉＴａＯ_３）またはＬＴＯと同じ構造の材料、例えばＬｉＮｂＯ_３、ＢａＴｉＯ_３、またはＳｒＴｉＯ_３、またはＬａＡｌＯ_３、またはＬｉＡｌＯ_３、または任意のその他の強誘電材料であれば有利である。

第２基板の表面上で分子付着のための調製を実施し、部材または層をこの調製された表面と接触させて配置し、分子付着によって結合させることができれば有利である。

１つまたは複数の前記部材、または前記層に、エッチング、及び／またはイオン注入、及び／または堆積及び／または熱的による処理が、段階ａ）より前に実施されたか、または段階ａ）と段階ｂ）との間に実施される。

段階ａ）の前または段階ａ）と段階ｂ）との間にイオン注入処理を実施する場合、少なくとも１つの前記部材または前記層において、段階ｃ）の間にそれに沿って破断が形成される脆弱領域が形成される。

段階ａ）の前にイオン注入処理を実施する場合、少なくとも１つの前記部材または前記層において、段階ａ）と段階ｂ）との間にそれに沿って破断が形成される脆弱領域が形成される。

注入の深さ及び注入によって横切る部材または層の面に応じて、段階ｃ）の間に転写される層は、厚くなるかまたは薄くなり得る。

例えばシリコン酸化物ＳｉＯ_２または強度もしくは接着力が弱いか非常に弱いポリマー（ＰＤＭＳ、ＢＣＢ）の層などの層を強誘電材料の表面上に堆積して、結合を補助することができる。

転写工程は、いくつかのステージにおいて実施することができ、特に、同一の第１強誘電体基板を利用して、層または部材を、すでに転写された層またはすでに転写された部材上に転写し、同一の第２基板上にスタックまたはステージを形成することができる。

従って、本発明の目的はまた、少なくとも２つのステージの部材及び／または層を第２基板上に転写する方法であって、
‐前述の本発明の方法に従って、強誘電材料からなる第１基板を利用して、１つまたは複数の第１部材または第１層の第１ステージを前記第２基板上に転写する段階と、
‐次いで、１つまたは複数の第２部材または第２層の第２ステージを前記第１ステージ上に転写する段階と、を含む方法である。

第２ステージを転写する段階は、
ａ’）強誘電材料からなる帯電した基板を利用して、前記１つまたは複数の第２部材または前記第２層を、前記第１ステージ上に、静電効果によって付着及び保持する段階と、
ｂ’）これらの部材またはこの層を、前記第１ステージ上に、接触させて配置し、転写する段階と、
ｃ’）部材または前記第２層を第１ステージ上に残して、強誘電材料からなる前記基板を除去する段階と、
によって実施される。

第１ステージを転写する段階は、第２ステージの転写と同一の強誘電材料からなる基板を利用して実施される。

いずれの実施形態においても、本発明による方法により、静電結合によって一時的な支持体を有しながら、フィルムまたはスタンプを取扱う新規の方法が可能となる。

本発明の第１実施形態を表す。 本発明の第１実施形態を表す。 本発明の第１実施形態を表す。 本発明の第１実施形態を表す。 ２つのステージを転写する本発明の第２実施形態を表す。 ２つのステージを転写する本発明の第２実施形態を表す。 本発明による層を転写する方法を表す。 本発明による層を転写する方法を表す。 本発明による層を転写する方法を表す。 本発明による層を転写する方法を表す。 注入段階と層の破断段階とを含む本発明による層の一部を転写する別の方法を表す。 注入段階と層の破断段階とを含む本発明による層の一部を転写する別の方法を表す。 注入段階と層の破断段階とを含む本発明による層の一部を転写する別の方法を表す。 注入段階と層の破断段階とを含む本発明による層の一部を転写する別の方法を表す。 注入段階と層の破断段階とを含む本発明による層の一部を転写するさらに別の方法を表す。 注入段階と層の破断段階とを含む本発明による層の一部を転写するさらに別の方法を表す。 注入段階と層の破断段階とを含む本発明による層の一部を転写するさらに別の方法を表す。 注入段階とスタンプの破断段階とを含む本発明によるスタンプの部分を転写する別の方法を表す。 注入段階とスタンプの破断段階とを含む本発明によるスタンプの部分を転写する別の方法を表す。 注入段階とスタンプの破断段階とを含む本発明によるスタンプの部分を転写する別の方法を表す。 注入段階とスタンプの破断段階とを含む本発明によるスタンプの部分を転写するさらに別の方法を表す。 注入段階とスタンプの破断段階とを含む本発明によるスタンプの部分を転写するさらに別の方法を表す。 注入段階とスタンプの破断段階とを含む本発明によるスタンプの部分を転写するさらに別の方法を表す。

図１Ａから１Ｃを参照して、本発明による方法の第１実施例を説明する。例えばＬｉＴａＯ_３などの強誘電材料からなる固体または薄膜状の第１基板２から開始される。前述の使用することができるその他の強誘電材料と同様に、この種の材料は、本発明の範囲内で活用され得る固有の極性を有する。

例えば「スタンプ」タイプの部材８、１０（以降、部材またはスタンプとの用語を区別せずに使用する）が、この基板２上に堆積される（図１Ａ）。これらの部材は、例えば回路を備えているかまたは備えていない半導体材料の基板である。これらは、シリコン、ゲルマニウム、ＡｓＧａ、ＩｎＰまたはその他の材料を主に含む。

参照符号３０は、基板２上の可能性のある位置合わせマークを指し、特に第２基板２０上にも位置合わせマークが与えられている場合、第２基板２０との良好な位置合わせまたは基板の転写が可能となる。

これらの部材８、１０は、任意の寸法であってよく、例えばチップである。これらの部材の各側は、数マイクロメートルから数ミリメートルまたは数センチメートルの間の寸法を有してよく、例えば１μｍまたは５μｍから１ｍｍまたは５ｍｍまたは５ｃｍの間である。

各部材の寸法及び特に厚さは、それらを個別に取扱うことができない程度であり得る。特に、その厚さは数ナノメートルから数十ナノメートルの程度である場合もあり、例えば５ｎｍまたは１０ｎｍから５０ｎｍの間である。これは、特に特定のスタンプまたは特定のチップの場合である。本発明による転写技術によって、これらのスタンプまたはこれらのチップを取り扱うことができるようになる。

部材の厚さはより厚くてもよく、例えば７５０μｍまたはそれ以上であり、数ミリメートルの場合もある。

さまざまな部材の表面８’、１０’（図１Ａ）は、これらの部材が堆積される第１基板２の表面２’に対して実質的に同一の高さｈで配列することができる。

代わりに、これらの表面８’及び１０’は、基板２の表面２’に対して同一の高さｈを有さなくてもよい。これは特に、少なくとも１つの部材が、弾性または柔軟性を有する材料、例えばポリマーからなる少なくとも１つの表面を備えている場合である。２００７年のＭＥＭＳテクノロジー用のウエハボンディング及びウエハレベル集積の学会でＪｏｕｒｄａｉｎらが発表した“ＢＣＢ Ｃｏｌｌｅｃｔｉｖｅ Ｈｙｂｒｉｄ Ｂｏｎｄｉｎｇ ｆｏｒ ３Ｄ−Ｓｔａｃｋｉｎｇ”において、例えばＢＣＢからなる柔軟性ポリマー層は、転写の間に、３ｍｍを超える高さの違いを許容することができることが示されている。

堆積に先立って、第１基板２の表面２’との接触または付着を促進する目的で、部材８、１０を処理する段階、例えば研磨またはプラズマ活性化による処理を実施することができる。この種の処理により、スタンプと基板２の表面２’の界面にいくつかの単層の水が現れ得る。

有利には、分子結合の目的で、基板２０の表面２０’上にも同種の処理を実施することが可能である。しかし、当該結合２０−２０’は、接着によって達成することもできる。

第１基板２上の各部材またはスタンプ８、１０の静電付着は、基板２の固有の電荷によって得られる。これらの自然分極は、電場の印加によって強化され得る。

基板２上に保持されると、部材８、１０に１つ以上の処理が施され得る。この処理は、例えばエッチング、及び／またはイオン注入、及び／または堆積等であり、昇温段階の場合には、第１基板（強誘電体）の分極反転現象を有さないような方法で熱量の傾斜を選択し、典型的に５℃／分未満の１つ以上の傾斜を使用する。さらに、温度は、強誘電材料のキュリー温度Ｔｃ（タンタル酸塩の場合、キュリー温度は約６００℃程度であり、ニオブ酸塩の場合、約１２００℃である）未満の値に制限される。

代替として、第２転写基板２０の表面２０’との直接または分子結合の目的で部材８、１０を調製することもでき、その後必要であれば、または組み合わせて、１つ以上の前述の処理を施すことができる。

その結果得られたアセンブリは、図１Ｂに示すように、部材またはスタンプがそこに転写されることになる転写基板２０と対向して配置される。位置合わせマーク３０は、２つの基板２、２０の相対位置決めを補助し得る。

転写基板２０は、例えばシリコンもしくは別の半導体材料、または任意のその他の材料、例えば溶融シリカもしくは石英などからなる。

部材またはスタンプ８、１０の表面８’、１０’及び第２基板２０の表面２０’（図１Ｃ）は、接触して配置される。スタンプの第２基板上への接着は、分子結合タイプであり、第１基板２上に静電効果で支持されているより堅固に、これらを支持体または第２基板２０に保持することが可能となる。その結果、第１基板２を取り除くことができ（図１Ｄ）、部材は、基板２０上へと転写される。従って、機械的効果による、または、強誘電体基板２上への部材もしくはスタンプ８、１０の接着力と、該接着力より大きな基板２０へのそれらの接着力との間の接着力の違いに起因する剥離または分離がある。これにより、二つの基板の間に結合力の違いがもたらされ、剥離を誘導または補助する。これらの段階はすべて、注入及び／または堆積タイプの処理を除いて、好ましくは例えば２０℃から３０℃の周囲温度で実施される。

代替として、剥離を熱的効果によって得ることもでき、また、基板２からスタンプを剥離するために、熱的効果が機械的効果を補助することもできる。

より詳細には、加熱段階によって、基板２からの部材８、１０の分離を実施することが可能となる。この加熱（数百℃まで、例えば１００℃または５００℃から１２００℃の間、数分から数時間の間、例えば１時間または４時間から１０時間さらには３０時間の間）により、基板２上への接着力と比較して、第２基板２０上への部材８、１０の直接または分子接着力が強化される。

温度の影響下で、基板２と２０との間の材料の熱膨張係数の違い、ならびに／または、基板２及び／または２０とスタンプ８、１０との間の材料の熱膨張係数の違いが、第１基板の剥離を補助し得る。これは特に、第１基板の材料の熱膨張係数がスタンプ８、１０よりも大きい場合である。これは、ＬＴＯ（基板２として想定されるその他の強誘電材料に関して）への条件を満たし、スタンプ（主に、半導体材料からなる）より一般的なものに拡張される。従って、スタンプは移動しないかまたはほぼ移動しない。

剥離段階の間、増加熱勾配を適用することができる。特に、５℃／分より大きな熱勾配の影響下では、基板２の材料における電荷蓄積により、放電が可能となり、その結果剥離されるかまたは剥離が補助される。

従って、基板２の剥離は、熱的効果、または機械及び熱的影響の組み合わせ、または静電的及び熱的影響の組み合わせによって実施される。

本発明の別の実施形態について、第１ステージを形成する複数のスタンプ８、１０が既にそこに接着された、図１Ｄと同一または類似した第２基板２０から説明する。例えば上述と同じ型の部材８”、１０”が、この第１ステージ上に堆積されることになる。

既に説明したものと同じように強誘電体基板２を利用した転写技術によって、部材８”、１０”などの第２ステージを部材８、１０の第１ステージ上に堆積することができる。８と８”、１０と１０”の結合は、基板２０と部材８、１０の間の前述の結合と同じ性質のものであってよく、接着剤によって実施してもよい。第２ステージの転写は、第１ステージの転写と同様に強誘電体基板２を利用して実施することができる。

例えば基板２及び基板２０の両方に適当なマークを作製することで、良好に配列し、良好に部材を互いに重ねて重ね合わせることができる。マーク３０、３０’は、図２Ａの基板２、２０において特定されている。

本発明の代替によって、第２基板２０上に部材のスタックまたはステージを形成することが可能となる。

図２Ｂでは、部材またはスタンプ８”、１０”が部材またはスタンプ８、１０にそれぞれ重ねられて示されているが、これは必須ではなく、第１ステージ上への部材またはスタンプ８”、１０”の分布は、異なっていてもよい。この図では、上記で説明したように、熱的効果、または機械及び熱的影響の組み合わせ、または静電的及び熱的影響の組み合わせによって剥離または分離された後の基板２が表示されている。

個々の部材またはスタンプに対して説明した内容は、図３Ａ〜３Ｃに図示されているような単層に対しても適用され、例えば既に記載した半導体材料のうちの少なくとも１つからなる全面的な層１８を強誘電体基板２（必要であれば、位置合わせマーク３０が提供される）上に保持することができる。次いで、既に説明した１つ以上の効果（機械的、及び／または熱的、及びまたは静電気的）を用いて、基板２０上に転写を行う（図３Ｂ及び３Ｃ）。その結果、第１ステージが形成される。

第２ステージを図３Ｃの層１８上に転写してよく、これは、部材もしくはスタンプ８”、１０”のステージ、または第２層を備えたステージであってよい。図３Ｄは、第１に層１８、次いでこの層上に部材８”、１０”を転写した二重転写の結果を表す。

第２ステージのこの転写は、第１ステージの転写と同じ強誘電体基板２を利用して、上述の方法に従って実施することができる。

別の実施形態では、例えば文献「Ｂ．Ａｓｐａｒ及びＡ．Ｊ．Ａｕｂｅｒｔｏｎ‐Ｈｅｒｖｅ、“Ｓｉｌｉｃｏｎ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ＶＬＳＩ ａｎｄ ＭＥＭＳ ａｐｐｌｉｃａｔｉｏｎｓ”、Ｓ．Ｓ．Ｉｙｅｒ及びＡ．Ｊ．Ａｕｂｅｒｔｏｎ−Ｈｅｒｖｅ、２００２年、ＩＮＳＰＥＣ、Ｌｏｎｄｏｎ、Ｃｈａｐｔｅｒ３、３５〜５２頁」または既に引用した文献など、Ｓｍａｒｔ Ｃｕｔ（登録商標）技術などの基板破断方法を実施する。

図４Ａから４Ｄは、そのような薄膜製造または転写方法の実施例を図示する。これらの図面は、縦断面図である。

図４Ａは、上述の層１８及び図３Ａの強誘電体基板を示すが、図４Ａでは拡大されており、矢印３で示される気体種の注入段階が施される。シリコン層１８に対して、例えば水素を２００ｋｅＶのエネルギーで、６．１０^１６Ｈ^＋／ｃｍ^２の量を注入することができる。次いで、脆弱領域（ｆｒａｇｉｌｉｚｅｄ ａｒｅａ）を構成する埋め込み領域１９が形成され、これにより層１８が以下の二つの部分に分割される：
‐そこを通して注入が行われた面１８’と脆弱領域１９との間に位置する数ｎｍから数百μｍ、例えば１０ｎｍから２００μｍの厚さを有する薄膜２１、及び
‐脆弱領域１９と基板２０との間に位置する層１８の残りの部分２３。

次いで、そこを通して注入が行われた面１８’によって、注入された層１８と転写基板２０の組立てが実施される（図４Ｂ）。

これらの工程において使用される技術は、既に上記で説明されたものである。

図４Ｃは、熱的及び／または機械的効果によって誘導される層１８の薄膜２１と残りの部分２３とを脆弱領域１９に沿って分離する段階を図示する。図４Ｄの構造体、つまり転写基板２０上に薄膜２１が残る。

代替では（図５Ａから５Ｃ）、最初に、層（または基板）１８に注入を実施する。シリコンの場合、上記で与えられた注入値を参照する。

その結果、脆弱領域を構成する埋め込み領域１９’が得られ、これにより層１８が以下の二つの部分に分割される：
‐そこを通して注入が行われた面１８”と脆弱領域１９’との間に位置する数ｎｍから数百μｍ、例えば１０ｎｍから２００μｍの厚さを有する薄膜２３’、及び
‐脆弱領域１９’と、前述の注入が行われた面と反対側の面１８’との間に位置する層の残りの部分２１’。

次いで、そこを通して注入が行われた面１８”によって、注入された層１８と強誘電体基板２の組立てが実施される（図５Ｂ）。

図５Ｂの構造体が得られる。この構造体は、熱的及び／または機械的効果によって誘導される層１８の薄膜２３’と残りの部分２１’とが脆弱領域１９’に沿って分離される。この分離段階の結果が図５Ｃに表され、層２３’は、基板２と結合している。

次いで、その自由面２３’‐１によって、層２３’と転写基板２０の組立てが実施される。これらは、図３Ａ及び続く図面を参照して上記で説明した段階である。

図６Ａから６Ｃは、注入されたスタンプを転写する方法の実施例を図示する。

スタンプと強誘電体基板２の組立ては、図１Ａを参照して上記で説明したタイプのものである。図６Ａのスタンプ８０、１００は、図１Ａのものと比較して拡大して表示されている。この基板２との組立ての後に注入が行われ、スタンプ８０、１００の各々に、脆弱領域８０’、１００’が形成される。

対応する段階は、上述の図４Ａから４Ｄと類似するものであるが、層１８などの層の代わりにスタンプ８０、１００が備えられる。この図６Ｂは、基板２からスタンプを基板２０上へと転写した後であるが、分離する段階の前に得られるアセンブリを表す。

分離の後、構造体（図６Ｃ）は、転写基板２０上に複数の薄膜８２、１０２を備え、それらの各々は、面８０’、１００’に沿ったスタンプ８０、１００からの断片から得られたものである。

図７Ａから７Ｃは、注入されたスタンプを転写する方法の実施例を図示する。

注入は、強誘電体基板２との組立ての前（従って、図７Ａに示す段階の前）に行われる。その結果、スタンプ８０、１００の各々に脆弱領域８０’、１００’が形成されるが、この脆弱領域は、今回は前記スタンプの表面に隣接しており、基板２と組立てられている。

対応する段階は、上述の図５Ａから５Ｃと類似するものであるが、層１８などの層の代わりにスタンプ８０、１００が備えられる。従って、図７Ｂは、基板２からスタンプを基板２０上へと転写した後であるが、分離する段階の前に得られるアセンブリを表す。

分離の後、構造体（図７Ｃ）は、転写基板２０上に複数の薄膜８２、１０２を備え、それらの各々は、面８０’、１００’に沿ったスタンプ８０、１００からの断片から得られたものである。

２ 第１基板
８、１０ 部材
８’、１０’ 表面
１８ 層
１９ 脆弱領域
２０ 第２基板
２１、２３ 層
３０ 位置合わせマーク
８０、１００ スタンプ

Claims (23)

1. １つもしくは複数の第１部材（８、１０）または第１層（１８）を、第１基板（２）から第２基板（２０）上に転写する方法であって、
   ａ）強誘電材料からなる第１基板（２）に対して前記第１部材または前記第１層を接触させて配置し、これらを静電効果によって、この帯電した第１基板に対して保持する段階と、
   ｂ）直接または分子付着によって、これらの部材またはこの層を前記第２基板（２０）と接触させて配置する段階と、
   ｃ）前記部材または前記層の各々の少なくとも一部を前記第２基板上に残して、前記第１基板を分離または除去する段階と、
   を含む方法。
2. 前記除去する段階ｃ）を熱的及び／または機械的及び／または静電的方法によって補助する、請求項１に記載の方法。
3. 前記除去する段階ｃ）を温度上昇によって補助する、請求項２に記載の方法。
4. 前記温度上昇を５℃／分より大きな増加温度勾配の適用によって実施する、請求項３に記載の方法。
5. 前記除去段階ｃ）を、前記第１部材または前記第１層の前記第１基板への付着力と前記第２基板への付着力との差によって補助する、請求項１から４のいずれか一項に記載の方法。
6. 強誘電体の前記第１基板が、固有のまたは補助的方法で帯電される、請求項１から５のいずれか一項に記載の方法。
7. 前記基板の強誘電材料が、ＬｉＴａＯ_３またはＬｉＮｂＯ_３、またはＢａＴｉＯ_３、またはＳｒＴｉＯ_３、またはＬａＡｌＯ_３、またはＬｉＡｌＯ_３からなる、請求項１から６のいずれか一項に記載の方法。
8. 前記第２基板（２０）が、少なくとも部分的に、シリコン、または溶融シリカまたは石英などの半導体材料からなる、請求項１から７のいずれか一項に記載の方法。
9. 少なくとも１つの部材もしくはスタンプまたは前記層（１８）が、少なくとも部分的に半導体材料からなる、請求項１から８のいずれか一項に記載の方法。
10. 少なくとも前記第１基板（２）が、位置合わせマーク（３０）を含む、請求項１から９のいずれか一項に記載の方法。
11. エッチング、及び／またはイオン注入、及び／または堆積及び／または熱的による処理を、段階ａ）より前、または段階ａ）と段階ｂ）との間に、１つまたは複数の前記部材、または前記層に実施する、請求項１から１０のいずれか一項に記載の方法。
12. 少なくとも１つの前記部材または前記層において、段階ｃ）の間にそれに沿って破断が形成される脆弱領域（１９、１００’、８０、８０’）を画定するイオン注入処理を、段階ａ）より前、または段階ａ）と段階ｂ）との間に、１つまたは複数の前記部材、または前記層に実施する、請求項１１に記載の方法。
13. 少なくとも１つの前記部材または前記層において、段階ａ）と段階ｂ）との間にそれに沿って破断が形成される脆弱領域（１９、１００’、８０、８０’）を画定するイオン注入処理を、段階ａ）より前に、１つまたは複数の前記部材、または前記層に実施する、請求項１１に記載の方法。
14. 前記熱的処理が、前記第１基板の材料の分極反転を引き起こさない、請求項１から１３のいずれか一項に記載の方法。
15. 前記熱的処理を５℃／分未満の増加温度勾配の適用によって実施する、請求項１４に記載の方法。
16. 少なくとも１つの前記第１部材、または前記第１層、及び／または前記第１基板（２）の表面（２’）に、前記部材と前記表面（２’）との接触または付着を促進するための少なくとも１段階の処理を行う、請求項１から１５のいずれか一項に記載の方法。
17. 段階ｂ）より前に、前記第２基板（２０）の表面及び／または少なくとも１つの前記第１部材または前記第１層の表面に、前記分子付着のための調製を実施する、請求項１から１６のいずれか一項に記載の方法。
18. 強誘電材料からなる前記第１基板の表面が、結合補助層を備える、請求項１から１７のいずれか一項に記載の方法。
19. 前記部材が堆積される前記第２基板（２）の表面（２’）に対して、前記部材の表面が、全て同一の高さｈを有するわけではない、請求項１から１８のいずれか一項に記載の方法。
20. 少なくとも１つの前記部材が、柔軟性または弾性材料からなる少なくとも１つの表面を備える、請求項１から１９のいずれか一項に記載の方法。
21. 部材（８、１０、８’、１０’）及び／または層（１８）の少なくとも２つのステージを第２基板（２０）上に転写する方法であって、
    請求項１から２０のいずれか一項に記載の方法によって、強誘電材料からなる第１基板（２）を利用して、１つまたは複数の第１部材（８、１０）または第１層（１８）の第１ステージを前記第２基板（２０）上に転写する段階と、
    次いで、１つまたは複数の第２部材（８”、１０”）または第２層の第２ステージを前記第１ステージ上に転写する段階と、
    を含む方法。
22. 前記第２ステージを転写する段階を、
    ａ’）強誘電材料からなる帯電した基板（２）を利用して、前記１つまたは複数の第２部材（８”、１０”）または前記第２層を、前記第１ステージ上に、静電効果によって付着及び保持する段階と、
    ｂ’）これらの部材またはこの層を、前記第１ステージ上に、接触させて配置し、転写する段階と、
    ｃ’）前記部材（８”、１０”）または前記第２層を前記第１ステージ上に残して、強誘電材料からなる前記基板を除去する段階と、
    によって実施する、請求項２１に記載の方法。
23. 前記第１ステージを転写する段階を、強誘電材料からなる前記第２ステージの転写と同一の前記基板（２）を利用して実施する、請求項２１または２２に記載の方法。

Images