JP2011517103A - 強誘電体基板を使用した転写方法 - Google Patents
強誘電体基板を使用した転写方法 Download PDFInfo
- Publication number
- JP2011517103A JP2011517103A JP2011503408A JP2011503408A JP2011517103A JP 2011517103 A JP2011517103 A JP 2011517103A JP 2011503408 A JP2011503408 A JP 2011503408A JP 2011503408 A JP2011503408 A JP 2011503408A JP 2011517103 A JP2011517103 A JP 2011517103A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- members
- stage
- transferring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 132
- 238000000034 method Methods 0.000 title claims abstract description 72
- 239000000463 material Substances 0.000 claims abstract description 38
- 230000000694 effects Effects 0.000 claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000010287 polarization Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000005350 fused silica glass Substances 0.000 claims description 4
- 238000007669 thermal treatment Methods 0.000 claims description 3
- -1 BaTiO 3 Inorganic materials 0.000 claims description 2
- 229910010093 LiAlO Inorganic materials 0.000 claims description 2
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims description 2
- 229910002367 SrTiO Inorganic materials 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 239000013013 elastic material Substances 0.000 claims 1
- 230000010070 molecular adhesion Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 64
- 238000002347 injection Methods 0.000 description 14
- 239000007924 injection Substances 0.000 description 14
- 238000002513 implantation Methods 0.000 description 11
- 239000010409 thin film Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910017214 AsGa Inorganic materials 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S414/00—Material or article handling
- Y10S414/135—Associated with semiconductor wafer handling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S414/00—Material or article handling
- Y10S414/135—Associated with semiconductor wafer handling
- Y10S414/141—Associated with semiconductor wafer handling includes means for gripping wafer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Laminated Bodies (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Inorganic Insulating Materials (AREA)
Abstract
a)強誘電材料からなる帯電した第1基板(2)に上に、1つまたは複数の第1部材または第1層を、静電効果によって付着及び保持する段階と、
b)直接または分子付着によって、これらの部材またはこの層を第2基板(20)と接触させて配置する段階と、
c)部材(8、10)または層(18)の少なくとも一部を第2基板(20)上に残して、第1基板を除去する段階と、
を含む方法に関する。
Description
a)強誘電材料からなる前記第1基板に接触させて前記第1部材または前記第1層を配置し、前記第1基板に対する静電効果によってこれらを保持する段階と、
b)前記第1部材または前記第1層を、前記第2基板と直接または分子付着によって接触させて配置する段階と、
c)前記部材または前記前記第2基板上の前記層の各々のうち少なくとも一部を残して前記第1基板を分離または除去する段階と、
を含む。
‐熱的に、特に第1基板と第2基板との間の熱膨張の差の効果によって、または電荷の蓄積による放電効果を引き起こす熱勾配(5℃/分以上)の適用によって、補助され得る。昇温によってさらに、直接接触が強化され、
‐及び/または機械的に、特に第1基板1の分離を引き起こす第2基板の湾曲の効果によって、部材の第2基板との界面での接続がより強くなる。部材の第2基板との直接接触により、第1基板を取り除いたときに、部材はそこに保持され続けることができ、
‐及び/または静電的に、特に加熱または逆分極による分極の反転によって保持されることができる。
‐前述の本発明の方法に従って、強誘電材料からなる第1基板を利用して、1つまたは複数の第1部材または第1層の第1ステージを前記第2基板上に転写する段階と、
‐次いで、1つまたは複数の第2部材または第2層の第2ステージを前記第1ステージ上に転写する段階と、を含む方法である。
a’)強誘電材料からなる帯電した基板を利用して、前記1つまたは複数の第2部材または前記第2層を、前記第1ステージ上に、静電効果によって付着及び保持する段階と、
b’)これらの部材またはこの層を、前記第1ステージ上に、接触させて配置し、転写する段階と、
c’)部材または前記第2層を第1ステージ上に残して、強誘電材料からなる前記基板を除去する段階と、
によって実施される。
‐そこを通して注入が行われた面18’と脆弱領域19との間に位置する数nmから数百μm、例えば10nmから200μmの厚さを有する薄膜21、及び
‐脆弱領域19と基板20との間に位置する層18の残りの部分23。
‐そこを通して注入が行われた面18”と脆弱領域19’との間に位置する数nmから数百μm、例えば10nmから200μmの厚さを有する薄膜23’、及び
‐脆弱領域19’と、前述の注入が行われた面と反対側の面18’との間に位置する層の残りの部分21’。
8、10 部材
8’、10’ 表面
18 層
19 脆弱領域
20 第2基板
21、23 層
30 位置合わせマーク
80、100 スタンプ
Claims (23)
- 1つもしくは複数の第1部材(8、10)または第1層(18)を、第1基板(2)から第2基板(20)上に転写する方法であって、
a)強誘電材料からなる第1基板(2)に対して前記第1部材または前記第1層を接触させて配置し、これらを静電効果によって、この帯電した第1基板に対して保持する段階と、
b)直接または分子付着によって、これらの部材またはこの層を前記第2基板(20)と接触させて配置する段階と、
c)前記部材または前記層の各々の少なくとも一部を前記第2基板上に残して、前記第1基板を分離または除去する段階と、
を含む方法。 - 前記除去する段階c)を熱的及び/または機械的及び/または静電的方法によって補助する、請求項1に記載の方法。
- 前記除去する段階c)を温度上昇によって補助する、請求項2に記載の方法。
- 前記温度上昇を5℃/分より大きな増加温度勾配の適用によって実施する、請求項3に記載の方法。
- 前記除去段階c)を、前記第1部材または前記第1層の前記第1基板への付着力と前記第2基板への付着力との差によって補助する、請求項1から4のいずれか一項に記載の方法。
- 強誘電体の前記第1基板が、固有のまたは補助的方法で帯電される、請求項1から5のいずれか一項に記載の方法。
- 前記基板の強誘電材料が、LiTaO3またはLiNbO3、またはBaTiO3、またはSrTiO3、またはLaAlO3、またはLiAlO3からなる、請求項1から6のいずれか一項に記載の方法。
- 前記第2基板(20)が、少なくとも部分的に、シリコン、または溶融シリカまたは石英などの半導体材料からなる、請求項1から7のいずれか一項に記載の方法。
- 少なくとも1つの部材もしくはスタンプまたは前記層(18)が、少なくとも部分的に半導体材料からなる、請求項1から8のいずれか一項に記載の方法。
- 少なくとも前記第1基板(2)が、位置合わせマーク(30)を含む、請求項1から9のいずれか一項に記載の方法。
- エッチング、及び/またはイオン注入、及び/または堆積及び/または熱的による処理を、段階a)より前、または段階a)と段階b)との間に、1つまたは複数の前記部材、または前記層に実施する、請求項1から10のいずれか一項に記載の方法。
- 少なくとも1つの前記部材または前記層において、段階c)の間にそれに沿って破断が形成される脆弱領域(19、100’、80、80’)を画定するイオン注入処理を、段階a)より前、または段階a)と段階b)との間に、1つまたは複数の前記部材、または前記層に実施する、請求項11に記載の方法。
- 少なくとも1つの前記部材または前記層において、段階a)と段階b)との間にそれに沿って破断が形成される脆弱領域(19、100’、80、80’)を画定するイオン注入処理を、段階a)より前に、1つまたは複数の前記部材、または前記層に実施する、請求項11に記載の方法。
- 前記熱的処理が、前記第1基板の材料の分極反転を引き起こさない、請求項1から13のいずれか一項に記載の方法。
- 前記熱的処理を5℃/分未満の増加温度勾配の適用によって実施する、請求項14に記載の方法。
- 少なくとも1つの前記第1部材、または前記第1層、及び/または前記第1基板(2)の表面(2’)に、前記部材と前記表面(2’)との接触または付着を促進するための少なくとも1段階の処理を行う、請求項1から15のいずれか一項に記載の方法。
- 段階b)より前に、前記第2基板(20)の表面及び/または少なくとも1つの前記第1部材または前記第1層の表面に、前記分子付着のための調製を実施する、請求項1から16のいずれか一項に記載の方法。
- 強誘電材料からなる前記第1基板の表面が、結合補助層を備える、請求項1から17のいずれか一項に記載の方法。
- 前記部材が堆積される前記第2基板(2)の表面(2’)に対して、前記部材の表面が、全て同一の高さhを有するわけではない、請求項1から18のいずれか一項に記載の方法。
- 少なくとも1つの前記部材が、柔軟性または弾性材料からなる少なくとも1つの表面を備える、請求項1から19のいずれか一項に記載の方法。
- 部材(8、10、8’、10’)及び/または層(18)の少なくとも2つのステージを第2基板(20)上に転写する方法であって、
請求項1から20のいずれか一項に記載の方法によって、強誘電材料からなる第1基板(2)を利用して、1つまたは複数の第1部材(8、10)または第1層(18)の第1ステージを前記第2基板(20)上に転写する段階と、
次いで、1つまたは複数の第2部材(8”、10”)または第2層の第2ステージを前記第1ステージ上に転写する段階と、
を含む方法。 - 前記第2ステージを転写する段階を、
a’)強誘電材料からなる帯電した基板(2)を利用して、前記1つまたは複数の第2部材(8”、10”)または前記第2層を、前記第1ステージ上に、静電効果によって付着及び保持する段階と、
b’)これらの部材またはこの層を、前記第1ステージ上に、接触させて配置し、転写する段階と、
c’)前記部材(8”、10”)または前記第2層を前記第1ステージ上に残して、強誘電材料からなる前記基板を除去する段階と、
によって実施する、請求項21に記載の方法。 - 前記第1ステージを転写する段階を、強誘電材料からなる前記第2ステージの転写と同一の前記基板(2)を利用して実施する、請求項21または22に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0852302 | 2008-04-07 | ||
FR0852302A FR2929758B1 (fr) | 2008-04-07 | 2008-04-07 | Procede de transfert a l'aide d'un substrat ferroelectrique |
PCT/EP2009/054007 WO2009124886A1 (fr) | 2008-04-07 | 2009-04-03 | Procede de transfert a l'aide d'un substrat ferroelectrique |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015015499A Division JP2015092632A (ja) | 2008-04-07 | 2015-01-29 | 強誘電体基板を使用した転写方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011517103A true JP2011517103A (ja) | 2011-05-26 |
Family
ID=40118822
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011503408A Pending JP2011517103A (ja) | 2008-04-07 | 2009-04-03 | 強誘電体基板を使用した転写方法 |
JP2015015499A Pending JP2015092632A (ja) | 2008-04-07 | 2015-01-29 | 強誘電体基板を使用した転写方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015015499A Pending JP2015092632A (ja) | 2008-04-07 | 2015-01-29 | 強誘電体基板を使用した転写方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8951809B2 (ja) |
EP (1) | EP2263251B1 (ja) |
JP (2) | JP2011517103A (ja) |
AT (1) | ATE542237T1 (ja) |
FR (1) | FR2929758B1 (ja) |
WO (1) | WO2009124886A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021515989A (ja) * | 2018-03-12 | 2021-06-24 | ソイテック | アルカリ金属に基づく強誘電体材料の薄層を作製するためのプロセス |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2993095B1 (fr) * | 2012-07-03 | 2014-08-08 | Commissariat Energie Atomique | Detachement d’une couche autoportee de silicium <100> |
DE102015210384A1 (de) | 2015-06-05 | 2016-12-08 | Soitec | Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung |
WO2017052646A1 (en) * | 2015-09-25 | 2017-03-30 | Intel Corporation | Island transfer for optical, piezo and rf applications |
US10926521B2 (en) * | 2018-12-28 | 2021-02-23 | Palo Alto Research Center Incorporated | Method and system for mass assembly of thin film materials |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04100256A (ja) * | 1990-08-20 | 1992-04-02 | Fujitsu Ltd | 静電吸着機構を備えた処理装置および被吸着体の離脱方法 |
JP2005064194A (ja) * | 2003-08-11 | 2005-03-10 | Seiko Epson Corp | Soi構造を有する半導体基板及びその製造方法及び半導体装置 |
WO2006093817A2 (en) * | 2005-02-28 | 2006-09-08 | Silicon Genesis Corporation | Substrate stiffness method and resulting devices |
JP2007208031A (ja) * | 2006-02-02 | 2007-08-16 | Nikon Corp | ウェハホルダ及び半導体装置の製造方法 |
JP2008041927A (ja) * | 2006-08-07 | 2008-02-21 | Shinko Electric Ind Co Ltd | 静電チャックの製造方法 |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04206948A (ja) * | 1990-11-30 | 1992-07-28 | Kyocera Corp | 静電チャック |
US5536354A (en) | 1993-04-23 | 1996-07-16 | Canon Kabushiki Kaisha | Solid phase bonding method |
US5467002A (en) | 1993-11-05 | 1995-11-14 | Reliance Medical Products, Inc. | Adjustable chair having programmable control switches |
JP3076727B2 (ja) * | 1994-10-19 | 2000-08-14 | 東芝機械株式会社 | 試料ホルダの固定装置 |
US5874747A (en) | 1996-02-05 | 1999-02-23 | Advanced Technology Materials, Inc. | High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same |
US5652173A (en) | 1996-05-09 | 1997-07-29 | Philips Electronics North America Corporation | Monolithic microwave circuit with thick conductors |
US6159825A (en) | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Controlled cleavage thin film separation process using a reusable substrate |
FR2775121B1 (fr) | 1998-02-13 | 2000-05-05 | Picogiga Sa | Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures |
US6641662B2 (en) * | 1998-02-17 | 2003-11-04 | The Trustees Of Columbia University In The City Of New York | Method for fabricating ultra thin single-crystal metal oxide wave retarder plates and waveguide polarization mode converter using the same |
JP3500063B2 (ja) | 1998-04-23 | 2004-02-23 | 信越半導体株式会社 | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
FR2783254B1 (fr) | 1998-09-10 | 2000-11-10 | France Telecom | Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus |
JP2000223682A (ja) | 1999-02-02 | 2000-08-11 | Canon Inc | 基体の処理方法及び半導体基板の製造方法 |
US6350993B1 (en) | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
JP3864612B2 (ja) * | 1999-03-16 | 2007-01-10 | 富士ゼロックス株式会社 | 微小構造体の製造方法および装置 |
EP1039513A3 (en) | 1999-03-26 | 2008-11-26 | Canon Kabushiki Kaisha | Method of producing a SOI wafer |
FR2794893B1 (fr) | 1999-06-14 | 2001-09-14 | France Telecom | Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie |
US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
FR2797713B1 (fr) | 1999-08-20 | 2002-08-02 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
US6690043B1 (en) | 1999-11-26 | 2004-02-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JP3943782B2 (ja) | 1999-11-29 | 2007-07-11 | 信越半導体株式会社 | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
FR2809867B1 (fr) | 2000-05-30 | 2003-10-24 | Commissariat Energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
EP1309989B1 (en) | 2000-08-16 | 2007-01-10 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded expitaxial growth |
JP3589185B2 (ja) | 2000-08-24 | 2004-11-17 | 日亜化学工業株式会社 | 窒化物半導体の成長方法と窒化物半導体基板 |
US6524935B1 (en) | 2000-09-29 | 2003-02-25 | International Business Machines Corporation | Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique |
US6890835B1 (en) | 2000-10-19 | 2005-05-10 | International Business Machines Corporation | Layer transfer of low defect SiGe using an etch-back process |
DE60233386D1 (de) | 2001-02-14 | 2009-10-01 | Toyoda Gosei Kk | Verfahren zur herstellung von halbleiterkristallen und halbleiter-leuchtelementen |
US6872635B2 (en) * | 2001-04-11 | 2005-03-29 | Sony Corporation | Device transferring method, and device arraying method and image display unit fabricating method using the same |
FR2823596B1 (fr) | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
US20040029365A1 (en) | 2001-05-07 | 2004-02-12 | Linthicum Kevin J. | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby |
DE10156407A1 (de) * | 2001-11-16 | 2003-06-05 | Bosch Gmbh Robert | Haltevorrichtung, insbesondere zum Fixieren eines Halbleiterwafers in einer Plasmaätzvorrichtung, und Verfahren zur Wärmezufuhr oder Wärmeabfuhr von einem Substrat |
JP3910081B2 (ja) * | 2002-02-26 | 2007-04-25 | 東京応化工業株式会社 | 静電チャック装置及び静電チャック装置からの離脱方法 |
JP3885939B2 (ja) * | 2002-03-13 | 2007-02-28 | 日本碍子株式会社 | 光導波路デバイスの製造方法 |
FR2838865B1 (fr) | 2002-04-23 | 2005-10-14 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee |
US6953736B2 (en) | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
EP1429381B1 (en) | 2002-12-10 | 2011-07-06 | S.O.I.Tec Silicon on Insulator Technologies | A method for manufacturing a material compound |
US20090325362A1 (en) | 2003-01-07 | 2009-12-31 | Nabil Chhaimi | Method of recycling an epitaxied donor wafer |
JP5047609B2 (ja) | 2003-01-07 | 2012-10-10 | ソワテク | 除去構造を含んでなるウェハーの、その薄層を除去した後の、機械的手段による循環使用 |
KR100889886B1 (ko) | 2003-01-07 | 2009-03-20 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법 |
FR2892228B1 (fr) | 2005-10-18 | 2008-01-25 | Soitec Silicon On Insulator | Procede de recyclage d'une plaquette donneuse epitaxiee |
JP2004247610A (ja) | 2003-02-14 | 2004-09-02 | Canon Inc | 基板の製造方法 |
JP2004349665A (ja) * | 2003-05-23 | 2004-12-09 | Creative Technology:Kk | 静電チャック |
FR2855909B1 (fr) * | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat |
FR2858462B1 (fr) | 2003-07-29 | 2005-12-09 | Soitec Silicon On Insulator | Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique |
FR2858875B1 (fr) | 2003-08-12 | 2006-02-10 | Soitec Silicon On Insulator | Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse |
FR2867310B1 (fr) | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
DE102004016073B4 (de) | 2004-03-30 | 2010-12-23 | Texas Instruments Deutschland Gmbh | Verfahren zur Erzeugung eines Impulsausgangssignals aus einem periodischen Sägezahnsignal und einer Referenzspannung, und getakteter Stromwandler |
JP2006324549A (ja) * | 2005-05-20 | 2006-11-30 | Sony Corp | 素子転写装置、素子転写方法および表示装置の製造方法 |
EP1777735A3 (fr) * | 2005-10-18 | 2009-08-19 | S.O.I.Tec Silicon on Insulator Technologies | Procédé de recyclage d'une plaquette donneuse épitaxiée |
FR2895562B1 (fr) | 2005-12-27 | 2008-03-28 | Commissariat Energie Atomique | Procede de relaxation d'une couche mince contrainte |
JP2008216869A (ja) * | 2007-03-07 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 光学素子の製造方法 |
FR2929864B1 (fr) | 2008-04-09 | 2020-02-07 | Commissariat A L'energie Atomique | Auto-assemblage de puces sur un substrat |
-
2008
- 2008-04-07 FR FR0852302A patent/FR2929758B1/fr not_active Expired - Fee Related
-
2009
- 2009-04-03 JP JP2011503408A patent/JP2011517103A/ja active Pending
- 2009-04-03 EP EP09731294A patent/EP2263251B1/fr not_active Not-in-force
- 2009-04-03 AT AT09731294T patent/ATE542237T1/de active
- 2009-04-03 US US12/936,582 patent/US8951809B2/en not_active Expired - Fee Related
- 2009-04-03 WO PCT/EP2009/054007 patent/WO2009124886A1/fr active Application Filing
-
2015
- 2015-01-29 JP JP2015015499A patent/JP2015092632A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04100256A (ja) * | 1990-08-20 | 1992-04-02 | Fujitsu Ltd | 静電吸着機構を備えた処理装置および被吸着体の離脱方法 |
JP2005064194A (ja) * | 2003-08-11 | 2005-03-10 | Seiko Epson Corp | Soi構造を有する半導体基板及びその製造方法及び半導体装置 |
WO2006093817A2 (en) * | 2005-02-28 | 2006-09-08 | Silicon Genesis Corporation | Substrate stiffness method and resulting devices |
JP2007208031A (ja) * | 2006-02-02 | 2007-08-16 | Nikon Corp | ウェハホルダ及び半導体装置の製造方法 |
JP2008041927A (ja) * | 2006-08-07 | 2008-02-21 | Shinko Electric Ind Co Ltd | 静電チャックの製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021515989A (ja) * | 2018-03-12 | 2021-06-24 | ソイテック | アルカリ金属に基づく強誘電体材料の薄層を作製するためのプロセス |
JP7344217B2 (ja) | 2018-03-12 | 2023-09-13 | ソイテック | アルカリ金属に基づく強誘電体材料の薄層を作製するためのプロセス |
Also Published As
Publication number | Publication date |
---|---|
EP2263251A1 (fr) | 2010-12-22 |
US20110104829A1 (en) | 2011-05-05 |
ATE542237T1 (de) | 2012-02-15 |
FR2929758A1 (fr) | 2009-10-09 |
US8951809B2 (en) | 2015-02-10 |
FR2929758B1 (fr) | 2011-02-11 |
WO2009124886A1 (fr) | 2009-10-15 |
EP2263251B1 (fr) | 2012-01-18 |
JP2015092632A (ja) | 2015-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015092632A (ja) | 強誘電体基板を使用した転写方法 | |
US6858517B2 (en) | Methods of producing a heterogeneous semiconductor structure | |
KR100742240B1 (ko) | 과깨짐 형성 단계를 포함하는 박막의 전달 방법 | |
KR100854799B1 (ko) | 소정의 물질로 된 블록을 절단하는 방법 및 박막을형성하는 방법 | |
JP5727382B2 (ja) | ウェーハを含む層システムを分離する方法 | |
CN110770893B (zh) | 将薄层转移到具有不同的热膨胀系数的支撑衬底上的方法 | |
KR100878059B1 (ko) | 초기 지지물로부터 최종 지지물로 적어도 하나의 요소를선택적으로 이송하는 방법 | |
EP2608252B1 (fr) | Méthode de fabrication d'une structure souple par transfert de couches et stucture correspondante | |
US8951887B2 (en) | Process for fabricating a semiconductor structure employing a temporary bond | |
US20230363279A1 (en) | Use of an electric field for detaching a piezoelectric layer from a donor substrate | |
JP2010141287A (ja) | 薄膜素子の製造方法 | |
JP2024022682A (ja) | ハイブリッド構造 | |
US7863156B2 (en) | Method of producing a strained layer | |
JP2576250B2 (ja) | 薄膜素子形成方法及び薄膜素子構造 | |
US20190181114A1 (en) | Method for bonding by direct adhesion a first substrate to a second substrate | |
TW201935519A (zh) | 可分離結構及應用所述結構之分離方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140303 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140422 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150129 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150205 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150313 |