JP2021515989A - アルカリ金属に基づく強誘電体材料の薄層を作製するためのプロセス - Google Patents

アルカリ金属に基づく強誘電体材料の薄層を作製するためのプロセス Download PDF

Info

Publication number
JP2021515989A
JP2021515989A JP2020548634A JP2020548634A JP2021515989A JP 2021515989 A JP2021515989 A JP 2021515989A JP 2020548634 A JP2020548634 A JP 2020548634A JP 2020548634 A JP2020548634 A JP 2020548634A JP 2021515989 A JP2021515989 A JP 2021515989A
Authority
JP
Japan
Prior art keywords
thin layer
heat treatment
process according
temperature
donor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020548634A
Other languages
English (en)
Other versions
JP7344217B2 (ja
JPWO2019175487A5 (ja
Inventor
ドルーアン アレクシス
ドルーアン アレクシス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2021515989A publication Critical patent/JP2021515989A/ja
Publication of JPWO2019175487A5 publication Critical patent/JPWO2019175487A5/ja
Application granted granted Critical
Publication of JP7344217B2 publication Critical patent/JP7344217B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

強誘電体材料の薄層を作製するためのプロセス。本発明は、脆化平面を生成するために、ドナー基板に光種を注入することを含む転写技術を使用してドナー基板からキャリア基板に転写された、決定されたキュリー温度を示すアルカリ金属に基づく強誘電体材料でできた薄層(3)を作製するプロセスに関し、薄層(3)は、第1の自由面およびキャリア基板上に配置された第2の面を有する。薄層を作製するプロセスは、決定されたキュリー温度より高い温度で転写された薄層(3)の第1の熱処理を備え、薄層(3)は第1の熱処理の完了時にマルチドメイン特性を示し、および第1の熱処理の後、プロトンを薄層(3)にプロトンを導入し、続いて内部電場を生成するために、決定されたキュリー温度よりも低い温度で薄層(3)の第2の熱処理を適用して、結果として薄層(3)がシングルドメインになる。

Description

本発明は、アルカリ金属に基づく強誘電体材料の薄層を
作製するためのプロセスに関する。より詳細には、本発明は最終製品の薄層内の強誘電体材料のシングルドメイン特性を維持または確立することを可能にする、作製プロセスに関する。この作製プロセスは、例えばマイクロエレクトロニクス、マイクロメカニクス、フォトニクスなどの分野の用途に使用される。
前文において、強誘電体材料は自然状態で電気分極を有する材料であり、外部電場を印加することによってこの分極を反転させることが可能であることを想起されたい。強誘電体ドメインとは、分極が均一である材料の各連続領域を指す(すべての双極子モーメントが所定の方向に互いに平行に配向している)。すなわち強誘電体材料は、分極が均一である単一の領域をこの材料が含んでなる場合の「シングルドメイン」、または異なり得る極性を有する複数の領域を強誘電体材料が備える場合の「マルチドメイン」として特徴付けられ得る。
強誘電体材料の薄層を形成するための様々なプロセスは、従来技術から知られている。そのようなプロセスは、例えば光種の注入によってバルク基板に形成された脆弱なゾーン(または脆化面)で分割することにより、強誘電体材料でできたバルク基板から薄層が取り出される、分子線エピタキシー、プラズマスパッタリング、プラズマ蒸着(レーザーパルス蒸着)またはSmart Cut(商標)技術の適用であり得る。
本発明はより詳細には、そのようなプロセスを適用することによって得られるアルカリ金属に基づく強誘電体薄層を作製することに関する。
このプロセスによると、層を取り外すステップの後に、その表面状態、その結晶品質、キャリアへの接着性を改善するため、またはその厚さを変更するために、薄層に処理を適用することがしばしば必要である。
薄層の上記の特性を改善するために、層を除去するステップの後に、熱処理ステップを使用することは既知の慣習である。すなわち文書FR2863771は、主に2つのステップ:薄層の表面を整えるステップ(例えば、研磨など)および熱処理のステップ(例えば、熱アニーリングなど)を含んでなる薄層を作製するプロセスを教示している。
薄層の特性、およびキャリアとの接着特性をより良く改善するために、十分に高い温度で熱処理を行うことが必要であり、薄層の前述の特性は処理温度が高くなるほど改善される。しかし満足のいく結果を得るために、これは多くの場合、材料のキュリー温度を超えることを意味する。
思い出すと、キュリー温度はそれを超えると材料が強誘電特性を失う温度である。冷却時にキュリー温度を下回ると材料は強誘電特性を回復する。しかし回復した強誘電特性は一般的に初期のものとは異なり、そしてこれは特に薄層内に複数の強誘電体ドメインの形成をもたらし、すなわちマルチドメイン特性を与え得る。
強誘電体材料のこのマルチドメイン特性は、材料の特性を不均一にし、薄層の上/中に形成されるデバイスの性能に影響し得るため問題がある。これは詳細には表面弾性波(SAW)デバイスの場合であり、波の伝播は、それらが通過する圧電材料の極性によって影響を受ける。
これが強誘電体材料でできた層をそのキュリー温度を超える温度に曝すことが一般的に推奨されない理由である。
文書FR2914492は、Smart Cut技術を使用して強誘電体材料の薄層を生成するプロセスを教示している。この文書はその強誘電特性を改善または回復するために薄層に電界を印加する。
しかしながら容易に適用するために、このプロセスは、薄層の各面に電極を置くことを要求し、常に容易であるとは限らない。
発明の主題
本発明の1つの目的は、アルカリ金属に基づきおよびシングルドメインである強誘電体材料の薄層を作製するためのプロセスを提供することである。
発明の簡単な説明
この目的を達成するために、本発明の主題は、脆性平面を生成するために原子種をドナー基板に注入することを含む転写技術を使用してドナー基板からキャリア基板に転写された、決定されたキュリー温度を示すアルカリ金属に基づく強誘電体材料からなる薄層を作製するプロセスを提供し、薄層は第1の自由面およびキャリア基板上に配置された第2の面を有する。
本発明によれば、薄層を作製するプロセスは、決定されたキュリー温度より高い温度での転写された薄層の第1の熱処理を備え、薄層は第1の熱処理の完了時にマルチドメイン特性を示す。プロセスはまた、第1の熱処理の後にプロトンを薄層内に導入すること、続いて、内部電場を生成して結果としてシングルドメインが生成されるために、決定されたキュリー温度よりも低い温度で薄層の第2の熱処理を適用することを備える。
本発明の他の有利な非限定的な特徴によれば、単独で、または任意の技術的に実現可能な組み合わせにより検討される。
−注入される原子種は水素イオンおよび/またはヘリウムイオンである。
−転写技術は、ドナー基板をキャリア基板に接合すること、および脆化平面のレベルで薄層を分離することを含む。
−プロトンの薄層への導入は、プロトン交換によって達成される。
−プロトン交換は、少なくとも薄層を、安息香酸の浴に典型的には200〜300℃の温度で10分から30時間浸漬することによって行われる。
−プロトンの薄層への導入は、イオン注入またはプラズマ注入によって達成される。
−第1の熱処理は30分から10時間の期間行われる。
−第1および第2の熱処理は、酸化性または中性雰囲気下で行われる。
−第2の熱処理は、決定されたキュリー温度から100℃低い、好ましくは50℃低いまたは10℃低い温度で、および30分から10時間の期間行われる。
−薄層を作製するプロセスは、薄層の第1の面に適用される研磨ステップを備える。
−第1の熱処理後に研磨が行われる。
−第2の熱処理後に研磨が行われる。
−研磨は化学機械研磨である。
−ドナー基板は、リチウムをベースとするアルカリ金属強誘電体材料でできている。
−ドナー基板は、LiTaO3またはLiNbO3でできている。
−強誘電体材料は、42°RY結晶配向を示す。
−キャリア基板の材料はシリコンである。
本発明の他の特徴および利点は、以下の本発明の詳細な説明から明らかになり、その説明は添付の図面を参照して与えられる。
1A〜1Dは、本発明によるプロセスの第1の実施形態を示す。 2A〜2Dは、本発明によるプロセスの第2の実施形態を示す。 3A〜3Cは、本発明による薄層を作製するためのプロセスを概略的に示す。
発明の詳細説明
以下の説明を簡単にするために、プロセスの様々な提示された実施形態において同一の要素または同じ機能を実行する要素に対して、同一の参照番号が使用される。
これらの図は、見やすくするために縮尺どおりではない概略図である。特に、層の厚さは、これらの層の横方向の寸法に関して縮尺どおりではない。
層または基板に関するこの説明の残りの部分で使用される「熱膨張係数」という用語は、この層またはこの基板を定義する主平面内の定義された方向の膨張係数を指す。材料が異方性の場合、保持される係数値は最大振幅のものになるであろう。係数値は、室温で測定したものである。
本発明は、アルカリ金属に基づく強誘電体材料からなる薄層3を作製するプロセスに関し、決定されたキュリー温度を示すこの層は、ドナー基板1への光種の注入を含む転写技術を使用してドナー基板1からキャリア基板7に転写される。この転写がどのように実行され得るかに関するいくつかの実施形態がある。
図1Aから1Dに示される第1の実施形態によれば、ドナー基板1は、KTiOPO4、KNbO3、NaNbO3、KTaO3、NaTaO3などのアルカリ金属に基づく強誘電体材料のシングルドメインバルクブロック、 より詳細にはリチウムに基づくもの、例えば、LiTaO3 (典型的に、キュリー温度は600℃〜650℃)、LiNbO3(キュリー温度は約1145℃)から構成される。本発明の文脈において、マルチドメイン特性を示すドナー基板1を想定することは完全に可能である。
ドナー基板1は、標準化されたサイズ、例えば直径150mmまたは200mmの円形ウエハの形態をとり得る。しかしながら、本発明は、決してこれらの寸法またはこの形態に限定されない。ドナー基板1は、所定の結晶配向を有するドナー基板1を形成するような方法で、強誘電体材料のインゴットから取り出されたものであり得る。方向は、意図された用途に応じて選択される。すなわち、SAWフィルターを形成するために薄層の特性を使用することが望ましい場合は、42°RY配向を選択するのが一般的である。しかしながら、本発明は、特定の結晶配向に決して限定されない。
ドナー基板1の結晶配向が何であれ、プロセスは少なくとも1つの原子種をドナー基板1に導入することを備える。この導入は、注入、すなわち水素および/またはヘリウムイオンなどの種によるドナー基板1の平面4のイオン衝撃に対応し得る。
それ自体既知の方法で、および図1Bに示されているように、注入されたイオンは、面4側および基板の残りを形成する別の部分5に位置する、転写される強誘電体材料の薄層3を区切る脆化面2を形成する役割を有する。
性質、注入される種の線量、および注入エネルギーは、転写が望まれる層の厚さ、およびドナー基板の物理化学的特性に従って選択される。すなわち、LiTaO3で作られたドナー基板1の場合、30から300keVの間のエネルギーで1E16から5E17at/cm2の間の水素の線量を注入して、200から2000nm程度の薄層3を区切るように選択され得る。
図1Cに示される次のステップにおいて、ドナー基板1の平面4は、キャリア基板7の1つの面6に接合される。キャリア基板7はドナー基板と同じ寸法および同じ形状を有し得る。可用性およびコストの理由から、キャリア基板7は単結晶または多結晶シリコンウエハである。しかしながらより一般的には、キャリア基板7は、例えばシリコン、サファイア、またはガラスなどの任意の材料を含んでなり得、および任意の形状を有し得る。
高周波領域での用途のためのデバイスを製造することを目的としてプロセスが実装される場合、例えば1000オーム・センチメートルより高い抵抗率を示す、高抵抗性であるキャリア基板7を選択することが有利であり得る。キャリア基板7に、例えば数ミクロンの厚さの多結晶シリコンの層などの電荷トラッピング層を有することも可能である。
この接合ステップの前に、洗浄、ブラッシング、乾燥、研磨、またはプラズマ活性化のステップを介して、接合される基板の面を整えることが想定され得る。
接合ステップは、分子接着および/または静電結合によってドナー基板1をキャリア基板7と密接に接触させることに対応し得る。任意選択で、特に直接接合によって接合されるときに2つの基板1、7の接合を容易にするために、少なくとも1つの中間層は、接合前にドナー基板1の平面4上、もしくはキャリア基板7の接合される平面6上、またはその両方に形成され得る。この中間層は、例えば酸化シリコン、窒化シリコンまたは多結晶シリコンを含んでなり、および数ナノメートルから数ミクロンの間の厚さを有する。中間層は、酸化または窒化熱処理、化学堆積(PECVD、LPCVDなど)などの従来技術から知られている様々な技術に従って製造され得る。この中間層は、それが多結晶である場合、例えば厚さに関して、作製するプロセスの様々な熱処理の完了時にその多結晶特性を保持するように構成される。
この接合ステップが完了すると、関連する2つの基板、ドナー基板1の平面4に接着するキャリア基板7の平面6を備える、図1Cに示されるアセンブリが得られる。
次いで、例えば脆化面2のレベルでの劈開によりアセンブリは処理され、ドナー基板1から強誘電体材料の薄層3を分離する。
すなわち、この分離ステップは、薄層3のキャリア基板7への転写を可能にするために、80℃から約300℃程度の温度範囲での熱処理の適用を備え得る。熱処理の代わりに、または熱処理に加えて、このステップは、ブレード、気体または液体流体のジェット、またはより一般的には、脆化平面2への任意の機械力の適用を備え得る。
分離ステップに続いて、図1Dに示される構造9が得られる。この構造9は、第1の自由面8およびキャリア基板7上に配置された第2の面4を備える強誘電体材料の薄層3を備える。薄層3は、シングルドメインまたはマルチドメイン特性を等しく示し得る。
図2Aから2Dは、薄層3がキャリア基板7の熱膨張係数とはかなり異なる熱膨張係数を示す、例えば10%以上の違いを示す、詳細には、不均一構造9を製造するのに適した構造9の第2の実施形態を示す。
図2Aを参照すると、この場合ドナー基板1は、第1の実施形態に関して強誘電体材料のバルクブロックについて説明したものと、およびハンドリング基板1bと同じ特性を有する、アルカリ金属1aに基づく強誘電体材料の厚い層から構成される。
ハンドリング基板1bは、有利には、キャリア基板7が構成されるものに近い熱膨張係数を与える材料(または複数の材料)を含んでなる。「近い」という用語は、ハンドリング基板1bの熱膨張係数とキャリアの熱膨張係数との差が、絶対値として、強誘電体材料のバルクブロックの熱膨張およびキャリア基板7のバルクブロックの熱膨張の差よりも小さいことを意味する。
優先的に、ハンドリング基板1bおよびキャリア基板は、同一の熱膨張係数を有する。ドナー基板とキャリアを接合するとき、比較的高温での熱処理に耐えることができる構造が形成され、その温度は、アルカリ金属1aに基づく強誘電体材料の厚い層のキュリー温度を超えることさえあり得る。実装を容易にするために、これはキャリア基板7のものと同じ材料を含んでなるようにハンドリング基板1bを選択することによって得られ得る。
この実施形態のドナー基板1を形成するために、例えば前述のような分子接着結合技術によって、予め強誘電体材料のバルクブロックはハンドリング基板1bに接合される。次に、強誘電体材料の層1aは、例えばミリングおよび/または化学機械研磨および/またはエッチングによる薄化によって形成される。接合する前に、接触して配置された面の一方および/または別の面上に接着層(例:酸化ケイ素および/または窒化ケイ素の堆積による)の形成が想定され得る。接合は、低温熱処理(例:50℃と300℃の間、典型的には100℃)の適用を備え得、結合エネルギーを十分に強化して、次の薄化ステップを可能にすることを可能にする。
ハンドリング基板1bは、キャリア基板7の厚さと実質的に等しい厚さを有するように選択される。薄層化ステップは、残りのプロセスで適用される熱処理中に生成されるストレスが低減された強度となるのに十分に薄い厚さを、厚い層1aが有するように実行される。同時に、この厚さは、薄層3またはそのような複数の層をそこから取り出すことができるほど十分に厚い。この厚さは、例えば、5〜400ミクロンであり得る。
この第2の実装のプロセスの以下のステップは、第1の実施形態で説明したステップのものと同等である。図2Bに示されるように、ドナー基板1の残り5からの薄層3の分離の境界を定める脆化面2を生成するために、原子種が厚層1a内に注入される。このステップの後には、図2Cに示すように、ドナー基板1をキャリア基板7に接合するステップが続く。次に、図2Dに示す構造9を得るために、基板5の残りから薄層3が分離される。
この実施形態は、基板の1つの制御されない分割または薄層3からのドナー基板1の剥離の危険を冒すことなく、第1の実施形態に関連して適用される温度よりも実質的に高い温度に、ドナー基板1およびキャリア7の形成されたアセンブリが曝され得るという点で有利である。すなわち、このアセンブリの熱膨張係数に関してバランスの取れた構造は、比較的高い温度、例えば、100℃から500℃以上の間にアセンブリを曝すことにより、薄層3を分離するステップを容易にすることを可能にする。この薄層3のシングルドメイン特性は、以下の説明の作製するステップで再確立されることができるため、この温度は薄層3のキュリー温度よりも高くなり得る。
どちらの実装を選択しても、およびこの特許出願の冒頭で指定されているように、薄層3の結晶、表面、および接着品質を向上させるために、薄層3を整えるステップが後で必要である。
図3に示される薄層3を整えるプロセスは、転写された薄層3に適用される第1の熱処理(図3A)を含む。この熱処理は、前の注入および分割ステップで生成され得る結晶欠陥を修正することを可能にする。追加的に、それは薄層3とキャリア7との間の結合を強化することに貢献する。本発明によれば、この第1の熱処理は、構造を薄層3のキュリー温度より高い温度にするが、もちろんこの層の融点を超えないが、典型的には30分から10時間の期間である。この熱処理は、好ましくは、酸化性または中性ガス雰囲気に薄層3の自由面を曝すことによって、すなわち、薄層のこの面を保護層で覆うことなく実行される。
この第1の熱処理は薄層3のキュリー温度よりも高い温度で行われ、その後一時的にその強誘電特性を失う。薄層3の温度が、それが冷却するにつれてそのキュリー温度より下に下がると、新しい強誘電特性が得られる。これらの新しい強誘電特性は一般的に初期の特性とは異なり、および局所的に変化し得、すなわち薄層にマルチドメイン特性を与える。
この第1の熱処理が完了すると、薄層3はマルチドメイン特性を有する。しかしながら、薄層3は、そのキュリー温度よりも低い温度で行われる第1の熱処理によって処理された同一の薄層よりも、良好な結晶品質およびキャリア7との良好な付着度を有する。
次のステップの目的は、薄層3のシングルドメイン特性を再確立することである。このステップは、第1の熱処理の後に、プロトン(図3B)、例えば水素からのプロトンを薄層3に導入し、続いてそのキュリー温度より低い温度で薄層3の第2の熱処理(図3C)を適用することを含む。
プロトンを導入する目的は、内部抗電界を超える内部電界を誘導するために、薄層3に正の電荷勾配を生成することである。このようにして、この内部場の方向に材料は配向され、薄層3のスケールでシングルドメインになる。
プロトンは様々な方法で導入され得る。これは、例えば、少なくとも薄層3を安息香酸の浴に、典型的には200〜300℃の温度で10分〜30時間浸漬することによって行われるプロトン交換であり得る。
プロトンはまた、イオン注入によってまたはプラズマ注入によって導入され得る。
プロトンの拡散を促進することにより内部電場の再配向を容易にすることを、第2の熱処理は可能にし、その結果、電荷勾配が改善され、および抗電界の値が減少する。
この熱処理に関与するメカニズムの詳細、およびこれらのステップでシングルドメイン層を提供できる理由について、文書「LiNbO3におけるドメイン反転の議論、L.Huang、NAF Jaeger、応用物理学レター1994」および文書「プロトン交換マルチドメインLiTaO3結晶の熱処理によって形成されたシングルドメイン表面層、K.Nakamura A.ツアーログ、応用物理学レター1993」が参照され得る。
第2の熱処理は、構造を、好ましくは30分から10時間の間、薄層3のキュリー温度よりも100℃低い、好ましくは50℃低いまたは10℃低い温度にする。この第2の熱処理は、第1の熱処理と同様に、優先的に酸化性または中性のガス雰囲気に薄層3の自由面を曝すことによって行われる。
この第2の熱処理が完了すると、次いで薄層3はシングルドメイン特性を示す。
作製するプロセスは、第1の熱処理の直後または第2の熱処理の直後に、薄層3を薄化することも含み得る。この薄化は、例えば機械的、化学的機械的および/または化学的エッチング薄化技術による、薄層3の第1の自由面8の研磨に対応し得る。それは、原子間力測定(AFM)により、例えば0.5nm RMS 5×5μm未満の、粗さをほとんど有さないように自由面8を整え、および残留欠陥を含みやすい薄層3の第1の自由面8の表面部分を除去することを可能にする。
この2番目の熱処理後にそのキュリー温度を超える温度に薄層を曝すことは、再確立されたシングルドメイン特性を維持するために回避されるであろう。
もちろん、本発明は、説明された実施形態に限定されず、およびその変形は、特許請求の範囲によって定義されるような本発明の範囲内に含まれ得る。

Claims (15)

  1. 脆化面(2)を生成するためのドナー基板(1)への原子種の注入を含む転写技術を使用して前記ドナー基板からキャリア基板(7)に転写された、決定されたキュリー温度を示すアルカリ金属に基づく強誘電体材料で作られた薄層(3)を作製するためのプロセスであって、前記薄層は、第1の自由面(8)および前記キャリア基板上に配置された第2の面(4)を有し、
    −決定された前記キュリー温度より高い温度での転写された前記薄層(3)の第1の熱処理であって、前記薄層(3)は、前記第1の熱処理の完了時にマルチドメイン特性を示す、第1の熱処理と、
    −前記第1の熱処理の後、プロトンを前記薄層(3)に導入し、次に、内部電場を生成して結果として前記薄層(3)がシングルドメインになるように、決定された前記キュリー温度よりも低い温度で前記薄層(3)の第2の熱処理を適用することと、
    を備えることを特徴とする、薄層(3)を作製するためのプロセス。
  2. 注入された前記原子種が水素および/またはヘリウムイオンである、請求項1に記載のプロセス。
  3. 前記転写技術が、前記ドナー基板(1)を前記キャリア基板(7)に接合することと、前記脆化面(2)のレベルで前記薄層(3)を分離することとを含む、請求項1から2のいずれか一項に記載のプロセス。
  4. 前記薄層(3)への前記プロトンの導入が、プロトン交換によって達成される、請求項1から3のいずれか一項に記載のプロセス。
  5. 前記プロトン交換が、典型的には200から300℃の温度で10分から30時間、安息香酸の浴に少なくとも前記薄層(3)を浸漬することによって行われる、請求項4に記載のプロセス。
  6. 前記薄層(3)への前記プロトンの導入が、イオン注入によって、またはプラズマ注入によって達成される、請求項1から3のいずれか一項に記載のプロセス。
  7. 前記第1の熱処理が、30分から10時間の間の期間行われる、請求項1から6のいずれか一項に記載のプロセス。
  8. 前記第1および前記第2の熱処理が酸化性または中性雰囲気下で行われる、請求項1から7のいずれか一項に記載のプロセス。
  9. 前記第2の熱処理が、前記決定されたキュリー温度から100℃低い、好ましくは50℃低いまたは10℃低い温度で、および30分から10時間の間の期間行われる、請求項1から8のいずれか一項に記載のプロセス。
  10. 前記薄層(3)を作製するためのプロセスが、前記薄層(3)の前記第1の面(8)に適用される研磨ステップを備える、請求項1から9のいずれか一項に記載のプロセス。
  11. 前記研磨が、前記第1の熱処理の後に、または前記第2の熱処理の後に行われる、請求項1から10のいずれか一項に記載のプロセス。
  12. 前記ドナー基板(1)が、リチウムに基づく強誘電体材料で作られている、請求項1から11のいずれか一項に記載のプロセス。
  13. 前記ドナー基板(1)が、LiTaO3またはLiNbO3から作られる、請求項12に記載のプロセス。
  14. 前記強誘電体材料が42°RY結晶配向を示す、請求項1から13のいずれか一項に記載のプロセス。
  15. 前記キャリア基板(7)の材料がシリコンである、請求項1から14のいずれか一項に記載のプロセス。
JP2020548634A 2018-03-12 2019-02-18 アルカリ金属に基づく強誘電体材料の薄層を作製するためのプロセス Active JP7344217B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1852122A FR3078822B1 (fr) 2018-03-12 2018-03-12 Procede de preparation d’une couche mince de materiau ferroelectrique a base d’alcalin
FR1852122 2018-03-12
PCT/FR2019/050356 WO2019175487A1 (fr) 2018-03-12 2019-02-18 Procede de preparation d'une couche mince de materiau ferroelectriqie a base d'alcalin

Publications (3)

Publication Number Publication Date
JP2021515989A true JP2021515989A (ja) 2021-06-24
JPWO2019175487A5 JPWO2019175487A5 (ja) 2022-01-21
JP7344217B2 JP7344217B2 (ja) 2023-09-13

Family

ID=62751028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020548634A Active JP7344217B2 (ja) 2018-03-12 2019-02-18 アルカリ金属に基づく強誘電体材料の薄層を作製するためのプロセス

Country Status (8)

Country Link
US (2) US11309399B2 (ja)
EP (1) EP3766094B1 (ja)
JP (1) JP7344217B2 (ja)
KR (1) KR102624401B1 (ja)
CN (1) CN111837216B (ja)
FR (1) FR3078822B1 (ja)
SG (1) SG11202008234UA (ja)
WO (1) WO2019175487A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3094573B1 (fr) * 2019-03-29 2021-08-13 Soitec Silicon On Insulator Procede de preparation d’une couche mince de materiau ferroelectrique
CN115548128B (zh) * 2022-12-05 2023-04-14 浙江大学杭州国际科创中心 一种铁电半导体器件、制备方法以及实现多铁电相的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS645998A (en) * 1987-06-26 1989-01-10 Hiroshi Shimizu Linbo3/litao3 single crystal piezoelectric substrate having polarization reversal region and its production
US5170460A (en) * 1988-10-25 1992-12-08 Gunnar Arvidsson Quasi-phase-matched optical waveguides and method of making same
JPH0527288A (ja) * 1990-11-30 1993-02-05 Matsushita Electric Ind Co Ltd 波長変換素子の製造方法
JPH05249522A (ja) * 1992-03-06 1993-09-28 Fujitsu Ltd 分極反転素子の製造方法
WO2009081651A1 (ja) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. 複合圧電基板の製造方法
JP2011517103A (ja) * 2008-04-07 2011-05-26 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 強誘電体基板を使用した転写方法
WO2011065317A1 (ja) * 2009-11-26 2011-06-03 株式会社村田製作所 圧電デバイス及び圧電デバイスの製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363462A (en) * 1993-07-02 1994-11-08 Eastman Kodak Company Multilayer waveguide using a nonlinear LiNb Ta1-x O3 optical film
US5436758A (en) * 1994-06-17 1995-07-25 Eastman Kodak Company Quasi-phasematched frequency converters
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6699521B1 (en) * 2000-04-17 2004-03-02 The United States Of America As Represented By The Secretary Of The Army Method of fabricating a ferroelectric/pyroelectric infrared detector using a crystallographically oriented electrode and a rock salt structure material substrate
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
US6621404B1 (en) * 2001-10-23 2003-09-16 Lsi Logic Corporation Low temperature coefficient resistor
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6888736B2 (en) * 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6710912B1 (en) * 2002-12-23 2004-03-23 General Electric Company Technique for quasi-phase matching
JP3994163B2 (ja) * 2003-09-26 2007-10-17 独立行政法人物質・材料研究機構 Nbt強誘電体薄膜の製造方法
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
JP4145773B2 (ja) * 2003-11-06 2008-09-03 パイオニア株式会社 情報記録再生装置および記録媒体
FR2863771B1 (fr) 2003-12-10 2007-03-02 Soitec Silicon On Insulator Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques
WO2006037783A1 (fr) * 2004-10-04 2006-04-13 S.O.I.Tec Silicon On Insulator Technologies Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline
FR2883659B1 (fr) * 2005-03-24 2007-06-22 Soitec Silicon On Insulator Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
US7928317B2 (en) * 2006-06-05 2011-04-19 Translucent, Inc. Thin film solar cell
WO2008094211A2 (en) * 2006-08-07 2008-08-07 The Trustees Of The University Of Pennsylvania Tunable ferroelectric supported catalysts and method and uses thereof
FR2907966B1 (fr) * 2006-10-27 2009-01-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat.
FR2914492A1 (fr) * 2007-03-27 2008-10-03 Soitec Silicon On Insulator Procede de fabrication de structures avec couches ferroelectriques reportees.
US7838066B2 (en) * 2007-12-20 2010-11-23 Seagate Technology Llc Ferroelectric media with robust servo marks and storage areas with low leakage current
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
FR2930072B1 (fr) * 2008-04-15 2010-08-20 Commissariat Energie Atomique Procede de transfert d'une couche mince par echange protonique.
FR2930674A1 (fr) * 2008-04-29 2009-10-30 Soitec Silicon On Insulator Procede de traitement d'une heterostructure comportant une couche mince en materiau ferroelectrique
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
US8546238B2 (en) * 2009-04-22 2013-10-01 Commissariat A L'energie Atomique Et Aux Energies Method for transferring at least one micro-technological layer
JP5429200B2 (ja) * 2010-05-17 2014-02-26 株式会社村田製作所 複合圧電基板の製造方法および圧電デバイス
FR2961515B1 (fr) * 2010-06-22 2012-08-24 Commissariat Energie Atomique Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
CN103296003A (zh) * 2013-05-29 2013-09-11 上海宏力半导体制造有限公司 电容结构及其形成方法
US10189052B2 (en) * 2013-11-21 2019-01-29 Thunder Bay Regional Health Research Institute Methods of driving polarization inversion in ferroelectric materials and devices
US9385306B2 (en) * 2014-03-14 2016-07-05 The United States Of America As Represented By The Secretary Of The Army Ferroelectric mechanical memory and method
US10043565B2 (en) * 2014-03-14 2018-08-07 The United States Of America As Represented By The Secretary Of The Army Ferroelectric mechanical memory based on remanent displacement and method
US9449979B2 (en) * 2014-11-02 2016-09-20 Thomas J McKinnon Ferroelectric memory device and fabrication process thereof, and methods for operation thereof
JP6396853B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
US10714242B2 (en) * 2017-12-20 2020-07-14 International Business Machines Corporation Symmetrically tunable electrical resistor
KR102527568B1 (ko) * 2018-06-22 2023-05-03 에스케이하이닉스 주식회사 강유전성 반도체 소자

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS645998A (en) * 1987-06-26 1989-01-10 Hiroshi Shimizu Linbo3/litao3 single crystal piezoelectric substrate having polarization reversal region and its production
US5170460A (en) * 1988-10-25 1992-12-08 Gunnar Arvidsson Quasi-phase-matched optical waveguides and method of making same
JPH0527288A (ja) * 1990-11-30 1993-02-05 Matsushita Electric Ind Co Ltd 波長変換素子の製造方法
JPH05249522A (ja) * 1992-03-06 1993-09-28 Fujitsu Ltd 分極反転素子の製造方法
WO2009081651A1 (ja) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. 複合圧電基板の製造方法
JP2011517103A (ja) * 2008-04-07 2011-05-26 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 強誘電体基板を使用した転写方法
WO2011065317A1 (ja) * 2009-11-26 2011-06-03 株式会社村田製作所 圧電デバイス及び圧電デバイスの製造方法

Also Published As

Publication number Publication date
US20220285520A1 (en) 2022-09-08
US11309399B2 (en) 2022-04-19
CN111837216A (zh) 2020-10-27
EP3766094A1 (fr) 2021-01-20
WO2019175487A1 (fr) 2019-09-19
KR102624401B1 (ko) 2024-01-12
FR3078822B1 (fr) 2020-02-28
KR20200128536A (ko) 2020-11-13
SG11202008234UA (en) 2020-09-29
JP7344217B2 (ja) 2023-09-13
FR3078822A1 (fr) 2019-09-13
US20210036124A1 (en) 2021-02-04
EP3766094B1 (fr) 2022-04-27
CN111837216B (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
US20230353115A1 (en) Process for transferring a thin layer to a support substrate that have different thermal expansion coefficients
FI3948966T3 (en) METHOD FOR PRODUCING A THIN LAYER OF FERROELECTRIC MATERIAL
US9240540B2 (en) Piezoelectric device
CN102569640B (zh) 复合压电基板的制造方法
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
US20220285520A1 (en) Process for preparing a thin layer of ferroelectric material
KR102371887B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
TWI684200B (zh) 具備氧化物單結晶薄膜之複合晶圓之製造方法
JP2012084897A (ja) 共注入後に中温で薄膜を分離する方法
KR101612141B1 (ko) 양성자 교환에 의한 박층의 이동 방법
TW202338916A (zh) 用於製備鐵電材料薄膜之方法
JP7262421B2 (ja) 圧電体複合基板およびその製造方法
CN115516653A (zh) 用于制造用于射频装置并且能够用于转移压电层的压电结构的方法以及用于转移这种压电层的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230901

R150 Certificate of patent or registration of utility model

Ref document number: 7344217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150