KR102624401B1 - 알칼리성-기반 강유전성 재료로 이루어진 박층의 제조 방법 - Google Patents

알칼리성-기반 강유전성 재료로 이루어진 박층의 제조 방법 Download PDF

Info

Publication number
KR102624401B1
KR102624401B1 KR1020207025598A KR20207025598A KR102624401B1 KR 102624401 B1 KR102624401 B1 KR 102624401B1 KR 1020207025598 A KR1020207025598 A KR 1020207025598A KR 20207025598 A KR20207025598 A KR 20207025598A KR 102624401 B1 KR102624401 B1 KR 102624401B1
Authority
KR
South Korea
Prior art keywords
thin layer
heat treatment
temperature
substrate
curie temperature
Prior art date
Application number
KR1020207025598A
Other languages
English (en)
Other versions
KR20200128536A (ko
Inventor
알렉시스 드루인
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20200128536A publication Critical patent/KR20200128536A/ko
Application granted granted Critical
Publication of KR102624401B1 publication Critical patent/KR102624401B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 취성 평면을 생성하기 위해 도너 기판에 가벼운 종들을 주입하는 것을 포함하는 전달 기술에 의해 도너 기판으로부터 지지 기판으로 전달된, 결정된 퀴리 온도를 갖는 알칼리-기반 강유전성 재료로 이루어진 박층 (3)을 제조하는 방법에 관한 것으로, 상기 박층 (3)은 지지 기판 상에 배치된 제2 면 및 제1 자유면을 갖는다. 박층 (3)을 제조하는 방법은 결정된 퀴리 온도보다 더 높은 온도에서 전달된 박층 (3)의 제1 열 처리 - 박층 (3)은 제1 열 처리 후 다중도메인 특성을 가짐 - 및 제1 열 처리 후 양성자를 박층 (3)에 도입한 후, 박층 (3) 모노도메인을 렌더링하기 위한 내부 전기장을 생성하기 위해, 결정된 퀴리 온도보다 더 낮은 온도에서 박층 (3)의 제2 열 처리의 적용을 포함한다.

Description

알칼리성-기반 강유전성 재료로 이루어진 박층의 제조 방법
본 발명은 알칼리 금속을 기반으로 한 강유전성 재료의 박층을 제조하는 방법에 관한 것이다. 보다 특히, 본 발명은 최종 제품의 박층(thin layer)에서 강유전성 재료(ferroelectric material)의 단일-도메인 특성을 유지하거나 확립할 수 있도록 하는 제조 방법에 관한 것이다. 이 제조 방법은, 예를 들어, 마이크로전자공학, 마이크로공학, 포토닉스 등의 분야에서 적용하는데 사용된다.
강유전성 재료는 자연 상태에서 전기 분극을 갖는 재료로, 외부 전기장을 가하여 이 분극이 역전될 수 있다. 강유전성 도메인은 분극이 균일한 재료의 각 연속 영역을 지칭한다 (모든 쌍극자 모멘트는 주어진 방향에서 서로 평행하게 정렬되어 있음). 따라서, 강유전성 재료는 이 재료가 분극이 균일한 단일 영역으로 구성되는 경우 "단일 도메인"으로 특성화될 수 있거나, 강유전성 재료가 상이할 수 있는 극성을 갖는 복수의 영역을 포함하는 경우 "다중도메인"으로 특성화될 수 있다.
강유전성 재료의 박층을 형성하기 위한 다양한 방법이 종래 기술로부터 알려져 있다. 그러한 방법은, 예를 들어, 분자 빔 에피택시, 플라즈마 스퍼터링, 플라즈마 증착 (레이저 펄스 증착) 또는 박층을 광종 (light species)의 주입에 의해 벌크 기판에 형성된 부서지기 쉬운 구역 (또는 취성 평면)에서 분할함으로써 강유전성 재료로 만들어진 벌크 기판으로부터 취한 Smart CutTM 기술의 적용일 수 있다.
본 발명은 보다 구체적으로 그러한 방법을 적용하여 얻어진 알칼리 금속을 기반으로 한 강유전성 박층의 제조에 관한 것이다.
이 방법에 따라 그리고 층을 만드는 단계 후에, 표면 상태, 결정 품질, 캐리어에 대한 접착력을 향상시키거나 두께를 변경하기 위해 박층에 처리하는 것이 종종 필요하다.
상기 언급된 박층의 성질을 향상시키기 위해, 층을 제거하는 단계 후에 열 처리 단계를 사용하는 것이 알려진 관례이다. 따라서, 문서 FR 2863771은 주로 2단계로 이루어진 박층 제조 방법을 교시한다: 박층의 표면을 준비하는 단계 (예컨대, 연마) 및 열 처리 단계 (예컨대, 열 어닐링).
박층의 성질뿐만 아니라 이의 캐리어와의 접착 성질을 향상시키기 위해, 충분히 높은 온도에서 열 처리를 수행할 필요가 있으며, 상기 언급된 박층의 성질은 처리 온도가 높을수록 더욱 향상된다. 그러나, 만족스러운 결과를 얻기 위해, 이것은 종종 재료의 퀴리 온도(Curie temperature)를 초과하는 것을 의미한다.
퀴리 온도는 재료가 강유전성 성질을 상실하는 그 이상의 온도이다. 냉각되면서 퀴리 온도 아래로 다시 떨어지면, 그 재료는 강유전성 성질을 회복한다. 그러나, 회복된 강유전성 성질은 일반적으로 초기 성질과는 상이하며, 이는 특히 박층 내에 복수의 강유전성 도메인을 형성하여 다중도메인 특성을 부여할 수 있다.
강유전성 재료의 이 다중도메인 특성은 문제가 되는데, 재료의 특성을 불균일하게 만들어 박층 상에/박층 내에 형성될 장치의 성능에 영향을 미칠 수 있기 때문이다. 이것은 특히 표면 탄성파 (surface acoustic wave: SAW) 장치의 경우로, 파동의 전파는 이들이 통과하는 압전 재료의 극성에 의해 영향을 받는다.
이 때문에 일반적으로 퀴리 온도를 초과하는 온도에 강유전성 재료로 만들어진 층을 노출시키는 것을 권장하지 않는다.
문서 FR2914492는 Smart Cut 기술을 사용하여 강유전체 재료의 박층을 제조하는 방법을 교시한다. 이 문서는 강유전성 성질을 향상시키거나 복원하기 위해 박층에 전기장을 가한다.
그러나, 용이하게 적용되도록 하기 위해, 이 방법은 박층의 각 면에 전극을 가져야 하는데, 항상 그런 것은 아니다.
발명의 주제
본 발명의 하나의 목적은 알칼리 금속에 기반하고 단일 도메인인 강유전성 재료의 박층을 제조하는 방법을 제공하는 것이다.
발명의 간단한 설명
이 목적을 달성할 목적으로, 본 발명의 주제는 취성 평면(embrittlement plane)을 생성하기 위해 도너 기판에 원자 종을 주입하는 것을 포함하는 전달 기술(transfer technique)을 사용하여 도너 기판으로부터 캐리어 기판으로 전달된, 결정된 퀴리 온도를 갖는 알칼리 금속을 기반으로 한 강유전성 재료로 만들어진 박층을 제조하는 방법을 제공하는 것으로, 상기 박층은 캐리어 기판 상에 배치된 제2 면 및 제1 자유면을 갖는다.
본 발명에 따르면, 박층을 제조하는 방법은 결정된 퀴리 온도보다 더 높은 온도에서 전달된 박층의 제1 열 처리를 포함한다. 상기 박층은 제1 열 처리의 완료시 다중도메인 특성을 갖게된다. 상기 방법은 또한 제1 열 처리 후 양성자를 박층에 도입한 후, 상기 박층을 단일 도메인으로 만드는 것을 초래하는 내부 전기장을 생성하기 위해, 결정된 퀴리 온도보다 더 낮은 온도에서 상기 박층의 제2 열 처리를 적용함을 포함한다.
단독으로 또는 임의의 기술적으로 가능한 조합에 따라 고려되는 본 발명의 다른 유리하고 비제한적인 특징에 따르면,
- 주입된 원자 종은 수소 이온 및/또는 헬륨 이온이다;
- 전달 기술은 도너 기판을 캐리어 기판에 결합하는 단계 및 취성 평면의 레벨에서 박층을 분리하는 단계를 포함한다;
- 박층으로의 양성자의 도입은 양성자 교환(proton exchange)을 통해 달성된다;
- 양성자 교환은 전형적으로 200 내지 300℃의 온도에서 10분 내지 30시간 동안 벤조산의 배스(bath)에서 적어도 박층을 침지시켜 수행된다;
- 박층으로의 양성자의 도입은 이온 주입에 의해 또는 플라즈마 주입에 의해 달성된다;
- 제1 열 처리는 30분 내지 10시간의 기간 동안 수행된다;
- 제1 및 제2 열 처리는 산화 분위기(oxidizing atmosphere) 또는 중성 분위기(neutral atmosphere)하에 수행된다;
- 제2 열 처리는 결정된 퀴리 온도로부터 100℃ 미만, 바람직하게는 50℃ 미만 또는 10℃ 미만의 온도에서 30분 내지 10시간의 기간 동안 수행된다;
- 박층을 제조하는 방법은 박층의 제1 면에 적용되는 연마 단계를 포함한다;
- 연마는 제1 열 처리 후에 수행된다;
- 연마는 제2 열 처리 후에 수행된다;
- 연마는 화학적-기계적 연마(chemical-mechanical polishing)이다;
- 도너 기판은 리튬을 기반으로 한 알칼리 금속 강유전성 재료로 만들어진다;
- 도너 기판은 LiTaO3 또는 LiNbO3으로 만들어진다;
- 강유전성 재료의 결정 배향은 42°RY 이다;
- 캐리어 기판의 재료는 실리콘이다.
본 발명의 다른 특징과 이점은 본 발명의 다음의 상세한 설명으로부터 명백해질 것이며, 이 설명은 첨부된 도면을 참조하여 제공된다:
- 도 1의 1A 내지 1D는 본 발명에 따른 방법의 제1 구현예를 나타낸다;
- 도 2의 2A 내지 2D는 본 발명에 따른 방법의 제2 구현예를 나타낸다;
- 도 3의 3A 내지 3C는 본 발명에 따른 박층을 제조하는 방법을 개략적으로 나타낸다.
다음의 설명의 단순화를 위해, 동일한 참조는 요소에 또는 방법의 다양한 제시된 구현예에서 동일한 기능을 수행하는 요소에 사용된다.
도면은, 가독성을 위해, 축척이 아닌 개략적 표현이다. 특히, 층의 두께는 이들 층의 측면 치수와 관련하여 스케일링되지 않는다.
층 또는 기판과 관련하여 이 설명의 나머지에 사용된 용어 "열 팽창 계수"는 이 층 또는 이 기판을 정의하는 주 평면(main plane)에서 정의된 방향의 팽창 계수를 지칭한다. 재료가 이방성인 경우, 유지되는 계수 값은 가장 큰 진폭의 값이 될 것이다. 계수 값은 실온에서 측정된 값이다.
본 발명은 도너 기판 (1)에 가벼운 종들(light species)을 주입하는 것을 포함하는 전달 기술을 사용하여 도너 기판 (1)으로부터 캐리어 기판 (7)으로 전달된, 결정된 퀴리 온도를 갖는 알칼리 금속을 기반으로 한 강유전성 재료로 만들어진 박층 (3)을 제조하는 방법에 관한 것이다. 이 전달이 어떻게 수행될 수 있는지에 관한 몇몇 구현예가 있다.
도 1의 1A 내지 1D에 나타낸 제1 구현예에 따르면, 도너 기판 (1)은 KTiOPO4, KNbO3, NaNbO3, KTaO3, NaTaO3과 같은 알칼리 금속을 기반으로 한 강유전성 재료, 보다 특히 리튬을 기반으로 하는 것들, 예를 들어, LiTaO3 (전형적으로 600℃ 내지 650℃의 퀴리 온도를 가짐), LiNbO3 (약 1145℃의 퀴리 온도를 가짐)의 단일-도메인 벌크 블록으로 구성된다. 본 발명의 맥락에서, 도너 기판 (1)이 다중도메인 특성을 갖는 것은 전적으로 생각할 수 있을 것이다.
도너 기판 (1)은 표준화된 크기, 예를 들어, 직경이 150 mm 또는 200 mm인 원형 웨이퍼 형태를 취할 수 있다. 그러나, 본 발명은 어떤 식으로든 이러한 치수 또는 이러한 형태로 제한되지 않는다. 도너 기판 (1)은 미리 결정된 결정 배향을 갖는 도너 기판 (1)을 형성하는 방식으로 강유전성 재료의 잉곳으로부터 취해질 수 있다. 배향은 의도된 용도에 따라 선택된다. 따라서, SAW 필터를 형성하기 위해 박층의 성질을 활용하려는 경우 42°RY 배향을 선택하는 것이 일반적이다. 그러나, 본 발명은 어떤 식으로든 특정 결정 배향으로 제한되지 않는다.
도너 기판 (1)의 결정 배향이 무엇이든, 방법은, 적어도 하나의 원자 종을 도너 기판 (1)에 도입하는 것을 포함한다. 이러한 도입은 주입, 즉 수소 및/또는 헬륨 이온과 같은 종을 이용한 도너 기판 (1)의 평면형 면 (4)의 이온 충격 (ion bombardment)에 대응할 수 있다.
알려진 그 자체 방식으로 그리고 도 1의 1B에 나타낸 바와 같이, 주입된 이온은 면 (4) 측에 위치하는 전달될 강유전성 재료의 박층 (3) 및 기판의 나머지를 형성하는 또 다른 부분 (5)을 한정하는 취성 평면 (2)을 형성하는 역할을 한다.
이식된 종의 성질, 용량 및 주입 에너지는 전달하고자 하는 층의 두께 및 도너 기판의 물리화학적 성질에 따라 선택된다. LiTaO3으로 만들어진 도너 기판 (1)의 경우, 따라서 200 내지 2000 nm 정도의 박층 (3)을 한정하기 위해 30 내지 300 keV의 에너지로 1E16 내지 5E17 at/cm2의 수소의 용량을 주입하도록 선택될 수 있다.
도 1의 1C에 나타낸 다음 단계에서, 도너 기판 (1)의 평면형 면 (4)은 캐리어 기판 (7)의 한 면 (6)에 결합된다. 캐리어 기판 (7)은 도너 기판과 동일한 치수와 동일한 형상을 가질 수 있다. 가용성과 비용상의 이유로, 캐리어 기판 (7)은 단결정 또는 다결정 실리콘 웨이퍼이다. 그러나 보다 일반적으로, 캐리어 기판 (7)은 임의의 물질, 예를 들어, 실리콘, 사파이어 또는 유리로 이루어질 수 있고, 임의의 형상을 가질 수 있다.
무선주파수 영역에서 적용을 위한 장치를 생산할 목적으로 방법이 구현되는 경우, 예를 들어 1000 ohm.cm보다 높은 저항성을 갖는 저항성이 높은 캐리어 기판 (7)을 선택하는 것이 유리할 수 있다. 또한, 예를 들어, 캐리어 기판 (7) 상에 수미크론 두께의 다결정 실리콘 층과 같은 전하-트랩핑 층을 가질 수 있다.
이 결합 단계 전에, 세정, 브러싱, 건조, 연마 또는 플라즈마 활성화 단계를 통해 결합될 기판의 면을 준비하는 것이 고려될 수 있다.
결합 단계는 분자 접착 및/또는 정전기 결합에 의해 도너 기판 (1)을 캐리어 기판 (7)과 밀접하게 접촉시키는 것에 대응할 수 있다. 임의로, 2개의 기판 (1,7)의 결합을 용이하게 하기 위해, 특히 이들이 직접 결합에 의해 결합되는 경우, 적어도 하나의 중간층은 결합 전에 도너 기판 (1)의 평면형 면 (4) 상에 또는 캐리어 기판 (7)과 결합될 평면형 면 (6) 상에, 또는 둘 다에 형성될 수 있다. 이 중간층은, 예를 들어, 산화규소, 질화규소 또는 다결정 실리콘으로 이루어지며, 두께는 수 나노미터에서 수 미크론 사이이다. 중간층은 종래 기술, 예컨대 산화 또는 질화 열 처리, 화학 증착 (PECVD, LPCVD 등) 등으로부터 알려진 다양한 기술에 따라 제조될 수 있다. 이 중간층은 다결정인 경우, 예를 들어, 제조 공정의 다양한 열 처리의 완료시 다결정 성질을 유지하도록 하는 두께로 구성된다.
이 결합 단계가 완료되면, 도 1의 1C에 나타낸 조립체가 얻어지며 이는 2개의 연관된 기판을 포함하며, 캐리어 기판 (7)의 평면형 면 (6)은 도너 기판 (1)의 평면형 면 (4)에 부착된다.
이어서, 조립체는, 예를 들어, 취성 평면 (2)의 레벨에서 절단에 의해 도너 기판 (1)으로부터 강유전성 재료의 박층 (3)을 분리하도록 처리된다.
따라서, 이 분리 단계는 박층 (3)을 캐리어 기판 (7)으로 전달하도록 80℃ 내지 약 300℃ 정도의 온도 범위에서 열 처리의 적용을 포함할 수 있다. 열 처리 대신에 또는 이외 추가로, 이 단계는 취성 평면 (2)에 블레이드, 기체 또는 액체 유체의 제트, 또는 보다 일반적으로 임의의 기계적 힘의 적용을 포함할 수 있다.
분리 단계 후에, 도 1의 1D에 나타낸 구조물 (9)이 얻어진다. 이 구조물 (9)은 캐리어 기판 (7) 상에 배치된 제 2면 (4) 및, 제 1 자유면 (8)을 포함하는 강유전성 재료의 박층 (3)을 포함한다. 박층 (3)은 단일-도메인 특성 또는 다중 도메인 특성을 동일하게 가질 수 있다.
도 2의 2A 내지 2D는 이종 구조물(heterogeneous structure) (9)을 제조하기에 특히 적합한 구조물 (9)의 제2 구현예를 나타내며, 여기서 박층 (3)은 캐리어 기판 (7)과는 상당히 상이한 열 팽창 계수를 가지며, 예를 들어 10% 초과의 차이를 나타낸다.
도 2의 2A를 참조하면, 이 경우에 도너 기판 (1)은 알칼리 금속을 기반으로 한 강유전성 재료의 두꺼운 층 (1a)으로 구성되며, 제1 구현예와 관련하여 강유전성 재료의 벌크 블록 및 핸들링 기판 (1b)에 대해 설명된 것과 동일한 성질을 갖는다.
핸들링 기판 (1b)은 유리하게는 캐리어 기판 (7)이 구성되는 열팽창 계수에 가까운 열 팽창 계수를 제공하는 재료 (또는 복수의 재료)로 이루어진다. 용어 "가까운"은 핸들링 기판 (1b)의 열팽창 계수와 캐리어의 열팽창 계수의 차이가 강유전성 재료의 벌크 블록의 열 팽창과 캐리어 기판 (7)의 열 팽창 차이보다 절대 값으로 작다는 것을 의미한다.
바람직하게는, 핸들링 기판 (1b)과 캐리어 기판은 동일한 열 팽창 계수를 갖는다. 도너 기판과 캐리어를 결합하는 경우, 비교적 높은 온도에서 열 처리를 견딜 수 있는 구조물이 형성되고, 이 온도는 알칼리 금속을 기반으로 한 강유전성 재료의 박층 (1a)의 퀴리 온도를 초과할 수도 있다. 용이한 구현을 위해, 이것은 캐리어 기판 (7)과 동일한 재료로 이루어지도록 핸들링 기판 (1b)을 선택함으로써 얻을 수 있다.
이 구현예의 도너 기판 (1)을 형성하기 위해, 강유전성 재료의 벌크 블록은, 예를 들어, 이전에 기술된 것과 같은 분자 접착 결합 기술에 의해 미리 핸들링 기판 (1a)에 결합된다. 그 다음, 강유전성 재료의 층 (1a)은, 예를 들어, 밀링 및/또는 화학-기계적 연마 및/또는 에칭에 의한 박화에 의해 형성된다. 결합하기 전에, 접촉하게되는 면들 중 하나 및/또는 또 다른 면 상에 (예를 들어, 산화규소 및/또는 질화규소를 증착함으로써) 접착층을 형성하는 것을 생각할 수 있다. 결합은 저온 열 처리 (예를 들어, 50 내지 300℃, 전형적으로 100℃)의 적용을 포함할 수 있어서, 후속 박화 단계를 허용하기에 충분히 결합 에너지를 강화할 수 있다.
핸들링 기판 (1b)은 캐리어 기판 (7)의 두께와 실질적으로 동일한 두께를 갖도록 선택된다. 박화 단계는 두꺼운 층 (1a)이 충분히 낮은 두께를 갖도록 수행되며, 여기서 충분히 낮은 두께는 나머지 공정에서 적용되는 열 처리 동안 생성되는 응력(stress)이 감소된 강도가 되도록 하는 두께이다. 동시에, 이 두께는 박층 (3) 또는 이로부터 복수의 그러한 층을 취할 수 있을 만큼 충분히 높다. 이 두께는, 예를 들어, 5 내지 400 미크론일 수 있다.
이 제2 구현의 공정의 다음 단계는 제1 구현예에서 기술된 단계의 것과 동일하다. 원자 종은 도 2의 2B에 나타낸 바와 같이, 도너 기판 (1)의 나머지 (5)로부터 박층(3)의 분리를 구분하는 취성 평면 (2)을 제조하기 위해 두꺼운 층 (1a) 내에 주입된다. 이 단계 다음에는 도 2의 2C에 나타낸 바와 같이, 도너 기판 (1)을 캐리어 기판 (7)에 결합하는 단계가 이어진다. 그 다음, 박층 (3)은 도 2의 2D에 나타낸 구조물 (9)을 얻기 위해 기판 (5)의 나머지로부터 분리된다.
제2 구현예는, 기판들 중 하나의 제어되지 않은 분할(splitting)의 위험 또는 박층 (3)으로부터 도너 기판 (1)의 박리 위험 없이, 도너 기판 (1)과 캐리어 (7)로 형성된 어셈블리가 제1 구현예의 맥락에서 적용된 것보다 실질적으로 더 높은 온도에 노출될 수 있다는 점에서 유리하다. 따라서, 이 어셈블리의 열 팽창 계수 측면에서 균형잡힌 구조물은 비교적 높은 온도, 예를 들어, 100℃ 내지 500℃ 이상에 어셈블리를 노출시킴으로써 박층 (3)을 분리하는 단계를 용이하게 할 수 있다. 이 온도는 박층 (3)의 퀴리 온도보다 높을 수 있는데, 그 이유는 이 박층 (3)의 단일-도메인 특성이 제조 단계에서 재확립 될 수 있기 때문이며, 이에 대한 설명은 다음과 같다.
어떤 구현이 선택되든, 그리고 본 특허 출원의 도입에 명시된 바와 같이, 박층 (3)의 결정, 표면 및 접착 품질을 향상시키기 위해 박층 (3)을 제조하는 단계가 후속적으로 필요하다.
도 3에 도시된 박층 (3)을 제조하기 위한 공정은 전달된 박층 (3)에 적용되는 제1 열 처리 (도 3의 3A)를 포함한다. 이 열 처리는 이전 주입 및 분할 단계에서 발생했을 수 있는 결정 결함을 바로잡을 수 있다. 또한, 박층 (3)과 캐리어 (7) 사이의 결합을 강화하는데 기여한다. 본 발명에 따르면, 이 제1 열 처리는 전형적으로 30분 내지 10시간의 기간 동안 구조물을 박층 (3)의 퀴리 온도보다 높은 온도로 만들지만, 물론 이 층의 융점을 초과하지는 않는다. 이 열 처리는 바람직하게는 박층 (3)의 자유면을 산화 또는 중성 가스상 분위기에 노출시킴으로써, 즉 보호 층으로 박층의 이 면을 덮지 않고 수행된다.
이 제1 열 처리는 박층 (3)의 퀴리 온도보다 높은 온도에서 수행되며, 이어서 강유전성 성질을 일시적으로 잃는다. 이 박층 (3)의 온도가 냉각됨에 따라 퀴리 온도 미만으로 떨어지는 경우, 새로운 강유전성 성질이 얻어진다. 이러한 새로운 강유전성 성질은 일반적으로 초기 특성과 상이하며 국부적으로 상이할 수 있으며 따라서 박층에 다중도메인 특성을 부여한다.
이러한 제1 열 처리의 완료시, 박층 (3)은 다중도메인 특성을 갖는다. 그러나, 박층 (3)은 퀴리 온도보다 낮은 온도에서 수행된 제1 열 처리에 의해 처리된 동일한 박층보다 더 나은 결정 품질 및 캐리어 (7)와의 더 나은 접착 정도를 갖는다.
다음 단계의 목적은 박층 (3)의 단일-도메인 특성을 재확립하는 것이다. 이 단계는, 제1 열 처리 후, 양성자 (도 3의 3B), 예를 들어, 수소로부터 양성자를 박층 (3)에 도입하는 단계에 이어서, 퀴리 온도보다 낮은 온도에서 박층 (3)의 제2 열 처리 (도 3의 3C)를 적용하는 단계를 포함한다.
양성자를 도입하는 목적은 내부 항전기장 (internal coercive field)을 초과하는 내부 전기장을 유도하기 위해 박층 (3)에 양전하 구배(positive charge gradient)를 생성하는 것이다. 이러한 방식으로, 재료는 이 내부 장의 방향으로 배향되어 박층 (3)의 스케일에서 단일 도메인이 된다.
양성자는 다양한 방식으로 도입될 수 있다. 양성자 교환은, 예를 들어, 전형적으로 200 내지 300℃의 온도에서 10분 내지 30시간 동안 벤조산의 배스에 적어도 박층 (3)을 침지시켜 수행될 수 있다.
양성자는 이온 주입에 의해 또는 플라즈마 주입에 의해 도입될 수도 있다.
제2 열 처리는 양성자의 확산을 촉진하여 전하 구배를 향상시키고 항전기장의 값을 감소시킴으로써 내부 전기장의 재배향을 용이하게 할 수 있다.
이 열 처리와 관련된 메카니즘에 대한 보다 자세한 내용은 문헌 ("Discussion of domain inversion in LiNbO3, L. Huang, NAF Jaeger, Applied physics letters, 1994" 및 "Singledomain surface layers formed by heat treatment of protonexchanged multidomain LiTaO3 crystals, K. Nakamura A. Tourlog, Applied physics letters, 1993")을 참조할 수 있으며, 그 이유는 이러한 단계로 단일-도메인 층이 제공될 수 있기 때문이다.
제2 열 처리는 구조물을 바람직하게는 30분 내지 10시간의 기간 동안 박층 (3)의 퀴리 온도보다 100℃ 미만, 바람직하게는 50℃ 미만 또는 10℃ 미만 낮은 온도로 만든다. 이 제2 열 처리는, 제1 열 처리와 마찬가지로, 박층 (3)의 자유면을 산화 또는 중성 가스상 분위기에 노출시킴으로써 수행되는 것이 바람직하다.
이러한 제2 열 처리의 완료시, 이어서 박층 (3)은 단일-도메인 특성을 가진다.
제조 방법은 또한 제1 열 처리 직후 또는 제2 열 처리 후에 박층 (3)을 박화하는 단계를 포함할 수 있다. 이러한 박화는, 예를 들어, 기계적, 화학적-기계적 및/또는 화학적 에칭 박화 기술에 의한 박층 (3)의 제1 자유면 (8)의 연마에 대응할 수 있다. 예를 들어, 원자력 측정 (atomic force measurement: AFM)에 의해 0.5 nm RMS 5 × 5 ㎛ 미만의 거칠기가 거의 없도록 자유면 (8)을 제조하고, 잔류 결함을 함유하기 쉬운 박층 (3)의 제1 자유면 (8)의 표면 부분을 제거할 수 있게 한다.
이러한 제2 열 처리 후에 박층을 퀴리 온도를 초과하는 온도에 노출시키는 것은 재확립되었던 단일-도메인 성질을 유지하기 위해 피할 것이다.
물론, 본 발명은 기술된 구현예로 제한되지 않으며 이의 변형은 청구범위에 의해 정의된 바와 같이 본 발명의 범위 내에 있을 수 있다.

Claims (15)

  1. 박층(thin layer) (3)을 제조하는 방법에 있어서,
    상기 박층 (3)은, 알칼리 금속을 기반으로 한 강유전성 재료로 만들어지며 결정된 퀴리 온도를 가지고,
    상기 박층 (3)은 전달 기술(transfer technique)을 통해 도너 기판 (1)으로부터 캐리어 기판 (7)으로 전달된 것이며, 상기 전달 기술은 취성 평면 (embrittlement plane) (2)을 생성하기 위해 상기 도너 기판 (1)에 원자 종을 주입하는 것을 포함하며,
    상기 박층 (3)은 상기 캐리어 기판 (7) 상에 배치된 제2 면 (4) 및 자유면(free face)인 제1 면 (8)을 가지며;
    상기 박층 (3)을 제조하는 방법은,
    - 결정된 퀴리 온도보다 더 높은 온도에서 상기 전달된 박층 (3)의 제1 열 처리로서, 상기 박층 (3)은 상기 제1 열 처리의 완료시 다중도메인 특성을 가지는, 제1 열 처리;
    - 상기 제1 열 처리 후 양성자를 상기 박층 (3)에 도입한 후, 상기 박층 (3)을 단일 도메인으로 만드는 것을 초래하는 내부 전기장을 생성하기 위해, 상기 결정된 퀴리 온도보다 더 낮은 온도에서 상기 박층 (3)의 제2 열 처리 적용;을 포함하는 것을 특징으로 하는, 방법.
  2. 제1항에 있어서, 상기 주입된 원자 종은 수소 및/또는 헬륨 이온인, 방법.
  3. 제1항 또는 제2항에 있어서, 상기 전달 기술은 상기 도너 기판 (1)을 상기 캐리어 기판 (7)에 결합시키는 단계 및 상기 취성 평면 (2)의 레벨에서 박층 (3)을 분리하는 단계를 포함하는, 방법.
  4. 제1항 또는 제2항에 있어서, 양성자의 상기 박층 (3)으로의 도입은 양성자 교환에 의해 달성되는, 방법.
  5. 제4항에 있어서, 상기 양성자 교환은 200 내지 300℃의 온도에서 10분 내지 30시간 동안 벤조산의 배스(bath)에 적어도 박층 (3)을 침지시킴으로써 수행되는, 방법.
  6. 제1항 또는 제2항에 있어서, 양성자의 상기 박층 (3)으로의 도입은 이온 주입(ion implantation)에 의해 또는 플라즈마 주입(plasma implantation)에 의해 달성되는, 방법.
  7. 제1항 또는 제2항에 있어서, 상기 제1 열 처리는 30분 내지 10시간의 기간 동안 수행되는, 방법.
  8. 제1항 또는 제2항에 있어서, 상기 제1 및 제2 열 처리는 산화 분위기(oxidizing atmosphere) 또는 중성 분위기(neutral atmosphere)하에 수행되는, 방법.
  9. 제1항 또는 제2항에 있어서, 상기 제2 열 처리는 상기 결정된 퀴리 온도로부터 100℃ 미만, 또는 50℃ 미만 또는 10℃ 미만의 온도에서 30분 내지 10시간의 기간 동안 수행되는, 방법.
  10. 제1항 또는 제2항에 있어서, 상기 박층 (3)을 제조하는 방법은 상기 박층 (3)의 상기 제1 면 (8)에 적용되는 연마 단계를 포함하는, 방법.
  11. 제10항에 있어서, 상기 연마는 상기 제1 열 처리 후 또는 상기 제2 열 처리 후 수행되는, 방법.
  12. 제1항 또는 제2항에 있어서, 상기 도너 기판 (1)은 리튬을 기반으로 한 강유전성 재료로 만들어지는, 방법.
  13. 제12항에 있어서, 상기 도너 기판 (1)은 LiTaO3 또는 LiNbO3으로 만들어지는, 방법.
  14. 제1항 또는 제2항에 있어서, 상기 강유전성 재료의 결정 배향은 42°RY 인, 방법.
  15. 제1항 또는 제2항에 있어서, 상기 캐리어 기판 (7)의 재료는 실리콘인, 방법.
KR1020207025598A 2018-03-12 2019-02-18 알칼리성-기반 강유전성 재료로 이루어진 박층의 제조 방법 KR102624401B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1852122A FR3078822B1 (fr) 2018-03-12 2018-03-12 Procede de preparation d’une couche mince de materiau ferroelectrique a base d’alcalin
FR1852122 2018-03-12
PCT/FR2019/050356 WO2019175487A1 (fr) 2018-03-12 2019-02-18 Procede de preparation d'une couche mince de materiau ferroelectriqie a base d'alcalin

Publications (2)

Publication Number Publication Date
KR20200128536A KR20200128536A (ko) 2020-11-13
KR102624401B1 true KR102624401B1 (ko) 2024-01-12

Family

ID=62751028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207025598A KR102624401B1 (ko) 2018-03-12 2019-02-18 알칼리성-기반 강유전성 재료로 이루어진 박층의 제조 방법

Country Status (8)

Country Link
US (2) US11309399B2 (ko)
EP (1) EP3766094B1 (ko)
JP (1) JP7344217B2 (ko)
KR (1) KR102624401B1 (ko)
CN (1) CN111837216B (ko)
FR (1) FR3078822B1 (ko)
SG (1) SG11202008234UA (ko)
WO (1) WO2019175487A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3094573B1 (fr) * 2019-03-29 2021-08-13 Soitec Silicon On Insulator Procede de preparation d’une couche mince de materiau ferroelectrique
CN115548128B (zh) * 2022-12-05 2023-04-14 浙江大学杭州国际科创中心 一种铁电半导体器件、制备方法以及实现多铁电相的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011065317A1 (ja) 2009-11-26 2011-06-03 株式会社村田製作所 圧電デバイス及び圧電デバイスの製造方法
JP2012213244A (ja) 2007-12-25 2012-11-01 Murata Mfg Co Ltd 複合圧電基板の製造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2565346B2 (ja) * 1987-06-26 1996-12-18 清水 郁子 分極反転領域を有するＬｉＮｂＯ▲下３▼／ＬｉＴａＯ▲下３▼単結晶圧電基板及びその製造方法
SE462352B (sv) * 1988-10-25 1990-06-11 Optisk Forskning Inst Vaagledare samt foerfarande foer framstaellning av saadan
JP3052501B2 (ja) * 1990-11-30 2000-06-12 松下電器産業株式会社 波長変換素子の製造方法
JPH05249522A (ja) * 1992-03-06 1993-09-28 Fujitsu Ltd 分極反転素子の製造方法
US5363462A (en) * 1993-07-02 1994-11-08 Eastman Kodak Company Multilayer waveguide using a nonlinear LiNb Ta1-x O3 optical film
US5436758A (en) * 1994-06-17 1995-07-25 Eastman Kodak Company Quasi-phasematched frequency converters
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6699521B1 (en) * 2000-04-17 2004-03-02 The United States Of America As Represented By The Secretary Of The Army Method of fabricating a ferroelectric/pyroelectric infrared detector using a crystallographically oriented electrode and a rock salt structure material substrate
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
US6621404B1 (en) * 2001-10-23 2003-09-16 Lsi Logic Corporation Low temperature coefficient resistor
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6888736B2 (en) * 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6710912B1 (en) * 2002-12-23 2004-03-23 General Electric Company Technique for quasi-phase matching
JP3994163B2 (ja) * 2003-09-26 2007-10-17 独立行政法人物質・材料研究機構 Ｎｂｔ強誘電体薄膜の製造方法
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
JP4145773B2 (ja) * 2003-11-06 2008-09-03 パイオニア株式会社 情報記録再生装置および記録媒体
FR2863771B1 (fr) 2003-12-10 2007-03-02 Soitec Silicon On Insulator Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques
WO2006037783A1 (fr) * 2004-10-04 2006-04-13 S.O.I.Tec Silicon On Insulator Technologies Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline
FR2883659B1 (fr) * 2005-03-24 2007-06-22 Soitec Silicon On Insulator Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
US7928317B2 (en) * 2006-06-05 2011-04-19 Translucent, Inc. Thin film solar cell
WO2008094211A2 (en) * 2006-08-07 2008-08-07 The Trustees Of The University Of Pennsylvania Tunable ferroelectric supported catalysts and method and uses thereof
FR2907966B1 (fr) * 2006-10-27 2009-01-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat.
FR2914492A1 (fr) * 2007-03-27 2008-10-03 Soitec Silicon On Insulator Procede de fabrication de structures avec couches ferroelectriques reportees.
US7838066B2 (en) * 2007-12-20 2010-11-23 Seagate Technology Llc Ferroelectric media with robust servo marks and storage areas with low leakage current
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
FR2930072B1 (fr) * 2008-04-15 2010-08-20 Commissariat Energie Atomique Procede de transfert d'une couche mince par echange protonique.
FR2930674A1 (fr) * 2008-04-29 2009-10-30 Soitec Silicon On Insulator Procede de traitement d'une heterostructure comportant une couche mince en materiau ferroelectrique
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
US8546238B2 (en) * 2009-04-22 2013-10-01 Commissariat A L'energie Atomique Et Aux Energies Method for transferring at least one micro-technological layer
JP5429200B2 (ja) * 2010-05-17 2014-02-26 株式会社村田製作所 複合圧電基板の製造方法および圧電デバイス
FR2961515B1 (fr) * 2010-06-22 2012-08-24 Commissariat Energie Atomique Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
CN103296003A (zh) * 2013-05-29 2013-09-11 上海宏力半导体制造有限公司 电容结构及其形成方法
US10189052B2 (en) * 2013-11-21 2019-01-29 Thunder Bay Regional Health Research Institute Methods of driving polarization inversion in ferroelectric materials and devices
US9385306B2 (en) * 2014-03-14 2016-07-05 The United States Of America As Represented By The Secretary Of The Army Ferroelectric mechanical memory and method
US10043565B2 (en) * 2014-03-14 2018-08-07 The United States Of America As Represented By The Secretary Of The Army Ferroelectric mechanical memory based on remanent displacement and method
US9449979B2 (en) * 2014-11-02 2016-09-20 Thomas J McKinnon Ferroelectric memory device and fabrication process thereof, and methods for operation thereof
JP6396853B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
US10714242B2 (en) * 2017-12-20 2020-07-14 International Business Machines Corporation Symmetrically tunable electrical resistor
KR102527568B1 (ko) * 2018-06-22 2023-05-03 에스케이하이닉스 주식회사 강유전성 반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012213244A (ja) 2007-12-25 2012-11-01 Murata Mfg Co Ltd 複合圧電基板の製造方法
WO2011065317A1 (ja) 2009-11-26 2011-06-03 株式会社村田製作所 圧電デバイス及び圧電デバイスの製造方法

Also Published As

Publication number Publication date
US20220285520A1 (en) 2022-09-08
US11309399B2 (en) 2022-04-19
CN111837216A (zh) 2020-10-27
EP3766094A1 (fr) 2021-01-20
WO2019175487A1 (fr) 2019-09-19
FR3078822B1 (fr) 2020-02-28
JP2021515989A (ja) 2021-06-24
KR20200128536A (ko) 2020-11-13
SG11202008234UA (en) 2020-09-29
JP7344217B2 (ja) 2023-09-13
FR3078822A1 (fr) 2019-09-13
US20210036124A1 (en) 2021-02-04
EP3766094B1 (fr) 2022-04-27
CN111837216B (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
KR102599962B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
US20230353115A1 (en) Process for transferring a thin layer to a support substrate that have different thermal expansion coefficients
TWI843831B (zh) 用於製備鐵電材料薄膜之方法
KR102371887B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
US20220285520A1 (en) Process for preparing a thin layer of ferroelectric material
KR102554057B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
KR102554056B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
KR101612141B1 (ko) 양성자 교환에 의한 박층의 이동 방법
TW202338916A (zh) 用於製備鐵電材料薄膜之方法
KR20230007355A (ko) 압전체 복합 기판 및 그 제조 방법
WO2024165364A1 (fr) Structure intégrée reportée sur un substrat, comprenant une couche ferroélectrique à polarisation sélectivement inversée dans son epaisseur, et son procédé de fabrication

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant