JPWO2019175487A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2019175487A5
JPWO2019175487A5 JP2020548634A JP2020548634A JPWO2019175487A5 JP WO2019175487 A5 JPWO2019175487 A5 JP WO2019175487A5 JP 2020548634 A JP2020548634 A JP 2020548634A JP 2020548634 A JP2020548634 A JP 2020548634A JP WO2019175487 A5 JPWO2019175487 A5 JP WO2019175487A5
Authority
JP
Japan
Prior art keywords
thin layer
heat treatment
process according
temperature
donor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020548634A
Other languages
English (en)
Other versions
JP7344217B2 (ja
JP2021515989A (ja
Publication date
Priority claimed from FR1852122A external-priority patent/FR3078822B1/fr
Application filed filed Critical
Publication of JP2021515989A publication Critical patent/JP2021515989A/ja
Publication of JPWO2019175487A5 publication Critical patent/JPWO2019175487A5/ja
Application granted granted Critical
Publication of JP7344217B2 publication Critical patent/JP7344217B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (15)

  1. 脆化面(2)を生成するためのドナー基板(1)への原子種の注入を含む転写技術を使用して前記ドナー基板からキャリア基板(7)に転写された、決定されたキュリー温度を示すアルカリ金属に基づく強誘電体材料で作られた薄層(3)を作製するためのプロセスであって、前記薄層は、第1の自由面(8)および前記キャリア基板上に配置された第2の面(4)を有し、
    -決定された前記キュリー温度より高い温度での転写された前記薄層(3)の第1の熱処理であって、前記薄層(3)は、前記第1の熱処理の完了時にマルチドメイン特性を示す、第1の熱処理と、
    -前記第1の熱処理の後、プロトンを前記薄層(3)に導入し、次に、内部電場を生成して結果として前記薄層(3)がシングルドメインになるように、決定された前記キュリー温度よりも低い温度で前記薄層(3)の第2の熱処理を適用することと、
    を備えることを特徴とする、薄層(3)を作製するためのプロセス。
  2. 注入された前記原子種が水素および/またはヘリウムイオンである、請求項1に記載のプロセス。
  3. 前記転写技術が、前記ドナー基板(1)を前記キャリア基板(7)に接合することと、前記脆化面(2)のレベルで前記薄層(3)を分離することとを含む、請求項1から2のいずれか一項に記載のプロセス。
  4. 前記薄層(3)への前記プロトンの導入が、プロトン交換によって達成される、請求項1から3のいずれか一項に記載のプロセス。
  5. 前記プロトン交換が、典型的には200から300℃の温度で10分から30時間、安息香酸の浴に少なくとも前記薄層(3)を浸漬することによって行われる、請求項4に記載のプロセス。
  6. 前記薄層(3)への前記プロトンの導入が、イオン注入によって、またはプラズマ注入によって達成される、請求項1から3のいずれか一項に記載のプロセス。
  7. 前記第1の熱処理が、30分から10時間の間の期間行われる、請求項1から6のいずれか一項に記載のプロセス。
  8. 前記第1および前記第2の熱処理が酸化性または中性雰囲気下で行われる、請求項1から7のいずれか一項に記載のプロセス。
  9. 前記第2の熱処理が、前記決定されたキュリー温度から100℃低い、好ましくは50℃低いまたは10℃低い温度で、および30分から10時間の間の期間行われる、請求項1から8のいずれか一項に記載のプロセス。
  10. 前記薄層(3)を作製するためのプロセスが、前記薄層(3)の前記第1の面(8)に適用される研磨ステップを備える、請求項1から9のいずれか一項に記載のプロセス。
  11. 前記研磨が、前記第1の熱処理の後に、または前記第2の熱処理の後に行われる、請求項10に記載のプロセス。
  12. 前記ドナー基板(1)が、リチウムに基づく強誘電体材料で作られている、請求項1から11のいずれか一項に記載のプロセス。
  13. 前記ドナー基板(1)が、LiTaO3またはLiNbO3から作られる、請求項12に記載のプロセス。
  14. 前記強誘電体材料が42°RY結晶配向を示す、請求項1から13のいずれか一項に記載のプロセス。
  15. 前記キャリア基板(7)の材料がシリコンである、請求項1から14のいずれか一項に記載のプロセス。
JP2020548634A 2018-03-12 2019-02-18 アルカリ金属に基づく強誘電体材料の薄層を作製するためのプロセス Active JP7344217B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1852122 2018-03-12
FR1852122A FR3078822B1 (fr) 2018-03-12 2018-03-12 Procede de preparation d’une couche mince de materiau ferroelectrique a base d’alcalin
PCT/FR2019/050356 WO2019175487A1 (fr) 2018-03-12 2019-02-18 Procede de preparation d'une couche mince de materiau ferroelectriqie a base d'alcalin

Publications (3)

Publication Number Publication Date
JP2021515989A JP2021515989A (ja) 2021-06-24
JPWO2019175487A5 true JPWO2019175487A5 (ja) 2022-01-21
JP7344217B2 JP7344217B2 (ja) 2023-09-13

Family

ID=62751028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020548634A Active JP7344217B2 (ja) 2018-03-12 2019-02-18 アルカリ金属に基づく強誘電体材料の薄層を作製するためのプロセス

Country Status (8)

Country Link
US (2) US11309399B2 (ja)
EP (1) EP3766094B1 (ja)
JP (1) JP7344217B2 (ja)
KR (1) KR102624401B1 (ja)
CN (1) CN111837216B (ja)
FR (1) FR3078822B1 (ja)
SG (1) SG11202008234UA (ja)
WO (1) WO2019175487A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3094573B1 (fr) * 2019-03-29 2021-08-13 Soitec Silicon On Insulator Procede de preparation d’une couche mince de materiau ferroelectrique
CN115548128B (zh) * 2022-12-05 2023-04-14 浙江大学杭州国际科创中心 一种铁电半导体器件、制备方法以及实现多铁电相的方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2565346B2 (ja) * 1987-06-26 1996-12-18 清水 郁子 分極反転領域を有するLiNbO▲下3▼/LiTaO▲下3▼単結晶圧電基板及びその製造方法
SE462352B (sv) * 1988-10-25 1990-06-11 Optisk Forskning Inst Vaagledare samt foerfarande foer framstaellning av saadan
JP3052501B2 (ja) * 1990-11-30 2000-06-12 松下電器産業株式会社 波長変換素子の製造方法
JPH05249522A (ja) * 1992-03-06 1993-09-28 Fujitsu Ltd 分極反転素子の製造方法
US5363462A (en) * 1993-07-02 1994-11-08 Eastman Kodak Company Multilayer waveguide using a nonlinear LiNb Ta1-x O3 optical film
US5436758A (en) * 1994-06-17 1995-07-25 Eastman Kodak Company Quasi-phasematched frequency converters
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6159825A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Controlled cleavage thin film separation process using a reusable substrate
US6699521B1 (en) * 2000-04-17 2004-03-02 The United States Of America As Represented By The Secretary Of The Army Method of fabricating a ferroelectric/pyroelectric infrared detector using a crystallographically oriented electrode and a rock salt structure material substrate
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
US6710912B1 (en) * 2002-12-23 2004-03-23 General Electric Company Technique for quasi-phase matching
JP3994163B2 (ja) * 2003-09-26 2007-10-17 独立行政法人物質・材料研究機構 Nbt強誘電体薄膜の製造方法
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2863771B1 (fr) 2003-12-10 2007-03-02 Soitec Silicon On Insulator Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques
WO2006037783A1 (fr) * 2004-10-04 2006-04-13 S.O.I.Tec Silicon On Insulator Technologies Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline
FR2883659B1 (fr) * 2005-03-24 2007-06-22 Soitec Silicon On Insulator Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
US7928317B2 (en) * 2006-06-05 2011-04-19 Translucent, Inc. Thin film solar cell
FR2907966B1 (fr) * 2006-10-27 2009-01-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat.
FR2914492A1 (fr) * 2007-03-27 2008-10-03 Soitec Silicon On Insulator Procede de fabrication de structures avec couches ferroelectriques reportees.
US7838066B2 (en) * 2007-12-20 2010-11-23 Seagate Technology Llc Ferroelectric media with robust servo marks and storage areas with low leakage current
WO2009081651A1 (ja) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. 複合圧電基板の製造方法
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
FR2930072B1 (fr) * 2008-04-15 2010-08-20 Commissariat Energie Atomique Procede de transfert d'une couche mince par echange protonique.
FR2930674A1 (fr) * 2008-04-29 2009-10-30 Soitec Silicon On Insulator Procede de traitement d'une heterostructure comportant une couche mince en materiau ferroelectrique
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
US8546238B2 (en) * 2009-04-22 2013-10-01 Commissariat A L'energie Atomique Et Aux Energies Method for transferring at least one micro-technological layer
JP5569537B2 (ja) * 2009-11-26 2014-08-13 株式会社村田製作所 圧電デバイスの製造方法
JP5429200B2 (ja) * 2010-05-17 2014-02-26 株式会社村田製作所 複合圧電基板の製造方法および圧電デバイス
FR2961515B1 (fr) * 2010-06-22 2012-08-24 Commissariat Energie Atomique Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
CN103296003A (zh) * 2013-05-29 2013-09-11 上海宏力半导体制造有限公司 电容结构及其形成方法
JP6396853B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法

Similar Documents

Publication Publication Date Title
TWI700729B (zh) 具備氧化物單結晶薄膜之複合晶圓之製造方法
TW201024090A (en) Method for bonding two substrates
CN110880920B (zh) 异质薄膜结构的制备方法
CN110581212B (zh) 一种单晶单畴压电薄膜及其制备方法
JP6606705B2 (ja) 有用層を移動する方法
WO2016194978A1 (ja) 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
KR20080068115A (ko) 마무리 시퀀스의 단순화 방법 및 이를 이용하여 얻은 구조
KR20080007094A (ko) 결합 계면 안정화를 위한 열처리
KR20210144772A (ko) 강유전성 재료의 얇은 층을 제조하기 위한 방법
US20220285520A1 (en) Process for preparing a thin layer of ferroelectric material
US20110030889A1 (en) Method for transferring a thin layer by proton exchange
JPWO2019175487A5 (ja)
CN111883647B (zh) 一种压电薄膜的制备方法、压电薄膜及声表面波滤波器
CN107146758B (zh) 带有载流子俘获中心的衬底的制备方法
JPH0218934A (ja) 半導体装置の製造方法
CN115084352A (zh) 一种单晶压电薄膜及其制备方法
CN104882367B (zh) 一种改善SiC MOSFET器件沟道迁移率的方法
JPH02186614A (ja) 強誘電体膜の処理方法
CN111834520B (zh) 一种表面均匀性优化的压电单晶薄膜制备方法
Åhlfeldt et al. Single‐domain layers formed in multidomain LiTaO3 by proton exchange and heat treatment
JPH04143707A (ja) 光導波路の作製方法
JPS62139335A (ja) 表面清浄化方法
JPS59106121A (ja) 半導体基板の表面処理方法
JP2020077877A (ja) 電子刺激脱着による接合方法
KR100305749B1 (ko) 금속강유전성반도체전개효과트란지스터의제조방법