JPS59106121A - 半導体基板の表面処理方法 - Google Patents

半導体基板の表面処理方法

Info

Publication number
JPS59106121A
JPS59106121A JP21642482A JP21642482A JPS59106121A JP S59106121 A JPS59106121 A JP S59106121A JP 21642482 A JP21642482 A JP 21642482A JP 21642482 A JP21642482 A JP 21642482A JP S59106121 A JPS59106121 A JP S59106121A
Authority
JP
Japan
Prior art keywords
lapping
layer
silicate
remove
denaturated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21642482A
Other languages
English (en)
Inventor
Shigeo Kodama
児玉 茂夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21642482A priority Critical patent/JPS59106121A/ja
Publication of JPS59106121A publication Critical patent/JPS59106121A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)  発明の技術分野 本発明は研磨により住する吸着層を完全に除去する表面
処理方法に関する。
(bン 従術の背景 MOS−FET、MOSダイオードなどの半導体デバイ
スにおいて鬼気的特性が不安定な原因として材料中に含
まれるナトリウムイオン(Na+3.カリウムイオン(
K )などの存在が挙げられている。例えばシリコン(
Si)半導体基板(ウエノ・)金熱威化して酸化膜(S
in2)を形成しこれ音用いたivl 0S構造におい
てVFB(フラットバンド電圧)が経時変化する理由は
5i02膜中に正電荷の分布があシ)これが電界により
移動することによるとされている。
ここで、Na+K などのアルカリイオンの半導体基板
中への侵入はデバイスの製造プロセス中にも生ずるが、
特に基板(ウェハ)の研磨などの挽面処理工程中に起シ
易い。
そこで、Na+K などの可動イオンのウェハ内への侵
入を防ぐため各種の方法が構しられているが未だ光分で
はない。
(C)  従来技術と問題点 半導体デバイスはウェハ上への熱処理、イオン注入など
谷オjの工程金経て作られるが、ウェハはこれに先立っ
て完全に平滑な結晶面を出す光面処理が行われている。
以下、Slウェハ全側圧とって説明する。Stを用いた
半導体デバイスは、結晶引上げにより成長させた単結晶
ロンドから切シ出した厚さ約400〔μりのウェハ紫そ
のまま用いて製造する場合もあるが、ICなど製造に当
っては塞子間分離を完全に行い、また浮遊容量を少くす
ることを目的とし、Si半導体基板(ウェハ)の上にマ
グネシャスピネル(MgO−40a)或はサファイア(
α・Alt203)などを数〔μm〕の厚さにエピタキ
シャル成長させ、更にこの上にシリコン層を数10〔μ
m〕の厚さにエピタキシャル成長させ、これ全基板とし
て用いることが提案されている。
第1図はかかる基板の断面図でこの例の場合、厚さ40
0〔μm〕のシリコン半導体基板(Stウェハ)1の上
には厚さ約1〔μm〕のM g O−M 20sノ脅2
がアク、更にその上に厚さ約50〔μm〕のシリコンエ
ピタキシャル層3が形成されている。
かかる結晶基板は結晶学上は完全であるが、表面に凹凸
があるため、そのままデバイスを形成することはできな
い。そこでシリコンエピタキシャル成長層43をメカノ
ケミカル研磨によシ約IQ(、μm〕削り、これにより
結晶基板面の平滑化が行われている。
ここで、メカノケミカル研磨は物理的研磨と化羊溶解と
を併用した研磨液であって、研磨液は献度0.1〔モル
/4)の水酸化カリ(KOH)水浴液(PH11”)に
粒径が10〜40[A]のコロイド状シリカ(SiOz
)k濃度31係]に懸濁したものからなり、研磨機の回
転部に張った研賠イ1]にかかる研磨液を滴下すると共
に、ステンレス定盤に合成ワックスを用いて固定した結
晶基板を圧接し、研駒台と定盤とをそれぞれ独立に回転
さぜることによジ結晶基板の研磨を行うものである。
かかる研磨法においては、結晶基板はシリカ(Sin2
)からなる砥粒により切削されると共に、KOH水溶液
により僅かづつ溶解されるため平滑な表面が得られる。
然し乍ら研磨された結晶面は格子配列が崩れることによ
り活性となり゛、微細な砥粒および研PkM液の容質が
耐着した変性J匂を形成している。
第2図はこの状態を示すもので、シリコンエピタキシャ
ル成長層3は本実〃i例の場合、研磨によシ約50〔μ
m〕より約40〔μm〕にまで減少しているが、この表
面には変性層4が生じている。そこで従来はメカノケミ
カル研磨が終了した後は次のような薬品処理および洗滌
処8!ヲ繰返し行い変性層の除去に努めている。すなわ
ち、硫[(l(2SO4)の過酸化水素水(H202)
溶液への浸漬、弗酸(HF)の水浴液への浸漬、水酸化
アンモニウム(1’JH40H)のH2O2溶液への浸
漬、塩酸CHCl’)のH2O2浴液への反漬、硝酸溶
液中での煮沸および純水による煮沸洗滌全順次行い、こ
れによシ変性層4を*ps除して清浄な結晶面ヲ得、次
にこれを用いてデバイス形成を行っていた。
然しこのように徹底した表面処JMk行っても、なお製
造した半導体デバイスについてアルカリイオンの影#を
見出すことがある。
発明者は・電子顕微鏡を用いて表面処理1掟の結晶基板
面を観桜した結果、局部的に変性層の一部が残存してお
り、これが半導体デバイスの電気的特性の不安定さと関
連があることを見出した。
(d)  発明の目的 本発明はメカノケミカル研磨により生じた変性層を完全
に除去することによシ、半導体デバイスの安定化ケ図る
ことを目的とする。
(e)  発明の構成 本発明の目的は半導体結晶基板の研磨工程終了後、更に
水を用いて結晶基板を研磨し、引続いて酸洗滌処理を行
うことによジ達成することができる。
(f)  発明の実施例 本発明はメカノケミカル研磨においては変性層が極めて
活性であるために、砥粒およびアルカリ肩 イオンが吸4されておシ、これが架品処理によっでは完
全に除去することが難しいことから、変性層の表面にあ
る吸看層を砥粒を用いないで水のみを用いて研磨し除去
するものである。ここで砥粒が無いため研島速反は非常
に遅いが一部に差支えない。
すなわちメカノケミカル研磨においては本実施例の場合
、粒径が10〜100IXlのコロイダルシリカが懸濁
されたKOH水浴液を用いているが、研磨によす生じた
変性層4の表面には数分子の硅敵イオン(Sins  
)とに十或はKOH中に不純物として移住する水酸化ナ
トリウム(NaOI4)からのNa+とが複雑に結合し
てDtL浴性の伺ユ順塩を形成し、これが第2図に示さ
れるように吸着JgII5として変性J曽4の表面に存
在していることが判った。それでかかる硅酸基金除去す
る方法として、本発明によれば純水を用いて研Hを行う
。この場合イυF后速度は0.1〔μm/時〕と非常に
遅いが硅酸塩からなる吸着層5の除去だけが目的である
から充分である。
次に従来と同様に桑品処珪を施して変性層4を除去すれ
ば消葎な結晶基板を得ることができる。
なお果躾によると、純水研磨は】0分程度打っただけで
も′電子顕微鏡観斯で硅酸塩などの吸”kl曽5の除去
に顕著な効果が認められた。
次に本発明の半導体デバイスへの効果としては通常の工
程により tVi OSダイオード全作成し、これに1
Xto’ (V/Cr++)の直流電界を加え乍ら、2
00 (0)に加熱するBT処理(バイアス・温度処理
→を60分行う強制劣化試験を行ったところ、従来の工
程で作ったものは平均してVFRが2■変化したが、1
0分間の純水研磨工程全附加して作ったものはVFRが
平均して0.7(Vlと従来と転べて大幅に安定性を増
すことがでさた。
このように従来のイν1)忌工程に加えて純水研磨工程
を加えることにより、吸着層金元全に除去することがで
き可動イオンの影響を無くすことができる。
なお、11J記本光明の実施例にあっては、半導体基板
として単結晶7絶縁体層上にエピタキシャル成長された
シリコン単結晶層を含む半導体基板を掲げたが11本発
明はこれに限られるものではなく、引上げ法等により生
成された単結晶ロッドから切出された半導体基板を直接
に用いる場合にも適用することができる。
(g)  発明の効果 本発明の実施によりM、08−FETおよびMO8構造
のダイオードについて特性の不安疋さを無くすことがで
きる。
【図面の簡単な説明】
第1図(はIC製造用5iRj品基板のじ[面構造、ま
た第2図は研磨後のSi結晶基板の断面構造の説明図で
ある。 図ニオイテ、1はSiウェハ、2はM g O@M2O
2層、3はS iJms 4は変性層、5は吸着層。 Y/ν

Claims (1)

    【特許請求の範囲】
  1. 砥粒を懸濁させた研磨液を用いて行う半導体基板の研磨
    工程終了後、更に水を用いて被処理基板を研磨し、引紐
    いてば洗滌処理を行うことを%徴とする半導体基板の表
    面処理方法。
JP21642482A 1982-12-10 1982-12-10 半導体基板の表面処理方法 Pending JPS59106121A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21642482A JPS59106121A (ja) 1982-12-10 1982-12-10 半導体基板の表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21642482A JPS59106121A (ja) 1982-12-10 1982-12-10 半導体基板の表面処理方法

Publications (1)

Publication Number Publication Date
JPS59106121A true JPS59106121A (ja) 1984-06-19

Family

ID=16688343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21642482A Pending JPS59106121A (ja) 1982-12-10 1982-12-10 半導体基板の表面処理方法

Country Status (1)

Country Link
JP (1) JPS59106121A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883775A (en) * 1986-12-17 1989-11-28 Fujitsu Limited Process for cleaning and protecting semiconductor substrates
JPH02275629A (ja) * 1989-04-17 1990-11-09 Kyushu Electron Metal Co Ltd 半導体ウェーハの研摩方法
JPH04246871A (ja) * 1990-09-25 1992-09-02 Internatl Business Mach Corp <Ibm> ジョセフソン集積回路の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883775A (en) * 1986-12-17 1989-11-28 Fujitsu Limited Process for cleaning and protecting semiconductor substrates
JPH02275629A (ja) * 1989-04-17 1990-11-09 Kyushu Electron Metal Co Ltd 半導体ウェーハの研摩方法
JPH04246871A (ja) * 1990-09-25 1992-09-02 Internatl Business Mach Corp <Ibm> ジョセフソン集積回路の製造方法

Similar Documents

Publication Publication Date Title
US7432186B2 (en) Method of surface treating substrates and method of manufacturing III-V compound semiconductors
US4050954A (en) Surface treatment of semiconductor substrates
JP5018066B2 (ja) 歪Si基板の製造方法
JP2000031071A (ja) 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
US20080057678A1 (en) Semiconductor on glass insulator made using improved hydrogen reduction process
JP2007234952A (ja) 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
JPH03295235A (ja) エピタキシャルウェーハの製造方法
US7232759B2 (en) Ammonium hydroxide treatments for semiconductor substrates
US20090203212A1 (en) Surface Grinding Method and Manufacturing Method for Semiconductor Wafer
JPS62252140A (ja) InPウエ−ハの洗浄方法
US8076219B2 (en) Reduction of watermarks in HF treatments of semiconducting substrates
JPS59106121A (ja) 半導体基板の表面処理方法
JPH0442893A (ja) シリコンウエーハ
US20040266191A1 (en) Process for the wet-chemical surface treatment of a semiconductor wafer
JPH0786220A (ja) 半導体ウエハの洗浄方法
JP6421505B2 (ja) サファイア基板の製造方法
JP3595681B2 (ja) エピタキシャルウェーハの製造方法
JP4158610B2 (ja) 半導体基板の製造方法
RU2072585C1 (ru) Способ подготовки полупроводниковых подложек
JP6200273B2 (ja) 貼り合わせウェーハの製造方法
JP3359434B2 (ja) エピタキシャルウェーハの製造方法
JPH0319688B2 (ja)
JP2001213696A (ja) エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置
JP2005012076A (ja) 半導体基板の製造方法