KR20080007094A - 결합 계면 안정화를 위한 열처리 - Google Patents

결합 계면 안정화를 위한 열처리 Download PDF

Info

Publication number
KR20080007094A
KR20080007094A KR1020070057483A KR20070057483A KR20080007094A KR 20080007094 A KR20080007094 A KR 20080007094A KR 1020070057483 A KR1020070057483 A KR 1020070057483A KR 20070057483 A KR20070057483 A KR 20070057483A KR 20080007094 A KR20080007094 A KR 20080007094A
Authority
KR
South Korea
Prior art keywords
thin film
substrate
bonding interface
semiconductor material
separation
Prior art date
Application number
KR1020070057483A
Other languages
English (en)
Other versions
KR100890792B1 (ko
Inventor
에릭 네이레
쎄바쓰띠엥 께르다일르
Original Assignee
에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.) filed Critical 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 (에스.에이.)
Publication of KR20080007094A publication Critical patent/KR20080007094A/ko
Application granted granted Critical
Publication of KR100890792B1 publication Critical patent/KR100890792B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

본 발명은 기판 상의 반도체 물질로 구성된 박막을 포함하는 구조를 제조하는 방법에 관한 것이며, 도너 기판의 두께에서 취화 영역을 형성하는 단계; 상기 도너 기판을 지지 기판과 결합하는 단계; 상기 도너 기판의 일부를 상기 지지 기판으로 전이시키고 상기 지지 기판 상에 박막을 형성하기 위하여, 상기 취화 영역의 수준에서 상기 도너 기판을 분리하는 단계; 상기 박막과 상기 지지 기판 사이의 결합 계면을 안정화하기 위하여 상기 지지 기판 상의 상기 박막을 포함하는 구조를 열처리하는 단계;를 포함한다.
열처리, 도너 기판, 지지 기판, 결합 계면, 안정화

Description

결합 계면 안정화를 위한 열처리{Thermal treatment for bonding interface stabilization}
도 1a는 완벽하게 안정화되고 결함을 제공하지 않는 BOX(Buried Oxide) 산화물/실리콘 Si 계면을 나타낸다.
도 1b는 불충분하게 안정화되고 BOX 산화막과 Si 기판 사이에 결함 영역 Zd를 제공하는 BOX/실리콘 Si 계면을 나타낸다.
도 2a는 대표적인 안정화 어닐링을 이행함으로써 안정화되는 결합 계면을 도해한다.
도 2a 내지 2c의 각각은 본 발명에 따른 방법의 가능한 실시예를 이행함으로써 안정화되는 결합 계면을 도해한다.
본 발명은 기판 상의 반도체 물질로 구성된 박막을 포함하는 구조를 제조하는 방법에 관한 것이며,
- 도너(donor) 기판의 두께에서 취화(embrittlement) 영역을 형성하는 단계;
- 상기 도너 기판을 지지 기판과 결합하는 단계;
- 상기 도너 기판의 일부를 상기 지지 기판으로 전이시키고 상기 지지 기판 상에 박막을 형성하기 위하여, 상기 취화 영역의 수준에서 상기 도너 기판을 분리하는 단계;
- 상기 박막과 상기 지지 기판 사이의 결합 계면을 안정화하기 위하여 상기 -지지 기판 상의 상기 박막을 포함하는 구조를 열처리하는 단계;를 포함한다.
본 발명은 또한 그러한 공정에 의해 얻어지는 구조들에 관한 것이다.
상기 언급된 형태의 방법들은 이미 알려져 있다. 예를 들어, 그들은 Smart Cut ™ 타입의 방법들이고, 후자(the latter)는 본 발명의 바람직한 실시예의 모드에 대응한다.
상기 Smart Cut ™ 방법에 관한 추가적인 상세한 내용들은 "Kluwer Academic Publishers," 페이지 50 및 51에서 Jean-Pierre Colinge 이 저자인 "Silicon-on-Insulator Technology: Materials to VLSI, 2nd Edition,"이라는 간행물에서 찾을 수 있다.
상기 방법들은 반도체 물질로 구성된 박막을 포함하는 구조들, 특히 상기 박막과 상기 지지 기판 사이에 절연막이 삽입되는 SeOI(Semiconductor On Insulator) 타입의 구조들,이 지지 기판 상에 유리하게 형성되도록 한다.
상기 방법들에 의해 얻어지는 구조들은 마이크로 전자공학, 광학 및/또는 광전자공학 분야들의 어플리케이션들에 사용되고, 상기 박막은 구성요소들을 형성하기 위한 액티브 막으로서 대표적으로 사용된다.
분리 이후에 얻어지는 구조가 본 발명의 적용 분야들의 요구사항들 및 명세 사항들에 적합하는 기계적 및 전기적 특성들을 제공하기 위해서 상기 박막과 상기 지지 기판 사이의 결합 계면의 안정화가 필요하다.
특히, 이것은 상기 박막과 상기 지지 기판의 강한 부착을 보증한다. 상기 부착이 없는 경우, 전자공학적 구성요소들을 형성하는 후속의 단계들에서 상기 결합 계면의 수준에서 상기 박막의 박리(delamination)가 발생할 수 있는 위험이 존재한다.
이러한 측면에서 상기 결합 계면을 적어도 강화하기 위한 처리를 하지 않는 경우, 분리 직후에 Smart Cut ™ 타입의 방법에 따라 형성된 구조를 HF 배스에 삽입하면 수 마이크론의 방사상 범위에 걸쳐 상기 구조의 주변에서 상기 박막의 분리가 유발되거나 또는 상기 박막의 전면적인 분리까지 유발된다.
부가적으로, 상기 결합 계면의 수준에서 결합의 수준은 상기 박막에서 캐리어들(carriers)의 거동을 변화시킬 수 있다. 따라서 만족스럽고 재현할 수 있는 전기적인 성능을 보증하기 위해서, 결합 계면은 안정화되는 것이 필요하다.
상기 구조의 균열을 형성하고 상기 결합 계면을 Wright 타입의 용액을 사용하여(SiO2/Si 계면의 경우 약 10초 동안) 식각함으로써 박막/지지 기판의 결합 계면의 정확한 안정화의 특성을 나타내는 것이 가능하다. 계면이 안정화되지 않거나 또는 미흡하게 안정화된다면, 상기 식각은 상기 계면의 수준에서 많은 수의 결함들을 나타내게 하거나 상기 계면이 전부 식각될 수도 있다. 반대로, 상기 계면이 완벽하 게 안정화된다면 어떠한 결함도 나타나지 않는다.
더 상세하게는, 본 발명에서 계면이 일단 적절하게 안정화된다고 고려되면, 예를 들어 각각의 필드가 3 μm 의 폭을 가지는 3 필드에 걸쳐 Wright 식각 후의 결합 계면을 주사 전자 현미경(SEM)으로 관찰하면 하나 또는 그 이하의 갯수의 결함들이 각각의 필드 상에서 나타난다.
그러면 3필드(필드당 폭이 3 μm 인)당 결함을 제공하지 않는 계면은 완벽하게 안정화되었다고 고려될 수 있다.
필드(폭이 3 μm 인)당 1개의 결함을 나타내는 계면은 약하게 안정화되었다고 고려될 수 있다. 그러나, 이러한 약한 안정화는 본 발명의 적용 분야들에 있어서 만족할 만한 것이다.
마지막으로, 필드(폭이 3 μm 인)당 1개보다 많은 결함을 나타내는 계면은 불안정하다고 고려될 수 있다.
도 1a는 완벽하게 안정화되고 결함을 제공하지 않는 BOX(Buried Oxide) 산화물/실리콘 Si 계면을 나타낸다. 반면에, 도 1b는 불충분하게 안정화되고 BOX 산화막과 Si 기판 사이에 결함 영역 Zd를 제공하는 BOX/실리콘 Si 계면을 나타내는데, 이러한 결함 영역 Zd는 Wright 식각에 의해 드러나는 결함들(SEM에 의해 관찰되는 필드당 결함의 개수가 1개보다 많은 갯수의)을 제공한다.
결합 계면 안정화 문제에 대한 부분적인 해결책들이 제안되고 있다. 대표적으로 결합 단계와 분리 단계 사이에 열을 주입하거나 결합 단계 이전에 결합되는 일면 및/또는 타면을 준비 처리함으로써, 도너 기판 및 지지 기판 사이에 "강한" 결합을 만들어내는 것을 권하고 있다.
이러한 해결책들은 도너 기판(그리고, 결국 박막의) 및 지지 기판 사이의 결합 에너지를 증가함으로써 결합이 강화되게 한다. 결합 강화는 미시적인 현상이고 결합 에너지는 예를 들어 Maszara blade 기법에 따라 기계적으로 측정될 수 있다.
이러한 기법에 대한 설명은 J. Electrochem. Soc., Vol. 138; No. 1, January 1991.에 수록되고 W.P. Maszara가 저자인 "Silicon-On-Insulator by Wafer Bonding: A Review," 이라는 논문에서 찾을 수 있다.
그러나, 이러한 해결책들은 결합 계면을 안정화시킬 수 없다. 안정화는 전체 계면에 걸쳐 모인 두 개의 기판들 사이에 원자 결합들(공유 결합들)의 균일한 확립을 반영하는 미시적인 현상이다. 앞에서 이미 기술한 것처럼, 이러한 결합들의 미확립은, 심지어 아주 국부적으로도, Wright 용액을 사용하여 화학적으로 식각하여 드러날 수 있다.
즉, 안정화된 결합 계면은 높은 결합 에너지를 필연적으로 제공하지만, 그 역은 참이 아니다.
박막과 지지 기판 사이에 결합 계면의 진정한 안정화를 만들기 위해, 오늘날 통상적으로 도너 기판에서 지지 기판으로 박막의 전이 및 분리 후에 얻어지는 구조 상에 열처리가 수행된다.
더 상세하게는, 이러한 처리는 분리 후에 얻어지는 구조를 적어도 1000℃의 온도에서 몇시간동안 퍼니스 어닐링하는 것이다.
장시간의 열처리의 이러한 형태는 상세한 설명에서 계속하여 "안정화 어닐 링"으로 명명될 수 있다.
예를 들어, SiO2/Si 결합(박막과 Si 지지 기판 사이의 절연막의 역할을 담당하기 위해 존재하는, 도너 기판의 표면 상에 통상적으로 형성되는 SiO2막)의 경우 안정화 어닐링은 분리 후에 얻어진 구조를 1100℃의 온도에서 두 시간동안 노출시키는 단계로 구성된다.
추가로, 그러한 안정화 어닐링의 예를 제공하는 미국 특허등록번호 6,403,450 를 참고할 수 있다.
그러나, 결합 계면을 안정화하기 위해 상기 장시간의 안정화 어닐링을 수행하는 단계로 구성되는 해결책은 충분히 만족스러운 것은 아니다.
우선, 박막이 몇시간 동안의 퍼니스 안정화 어닐링을 견디지 못할 수 있다. 예를 들어, 실리콘 박막 제한에 적용되는 그러한 어닐링은 상기 박막의 두께로 전위 형태의 결함들을 발생시킬 수 있으며 결국 상기 제한이 완화되는 결과를 가져올 수 있다.
또한, 안정화 어닐링은 긴(몇 시간의) 공정이고, 결국 중대한 열적 버짓(온도/지속시간 쌍)을 제공한다. 따라서, 안정화 어닐링은 지지 기판 상의 박막을 포함하는 구조의 제조 공정을 복잡하게 하고 상기 구조의 제조 비용을 증가시킨다.
더욱이, 안정화 어닐링을 수행하기 위해 필요한 설치된 기구들 때문에 안정화 어닐링은 지지 기판 구조 상의 박막의 질을 열화시킬 수 있다. 실제로, 온도가 1000℃를 초과하면, 퍼니스 내의 구조를 지지하기 위한 소자("보트"로 알려져 있 는)와 구조 사이의 접촉점들의 끝들(extremities)의 수준에서 통상적으로 위치하는 제한(constraint) 영역들의 출현 때문에 "슬립 라인" 형태의 결함들이 생성될 수 있다.
더욱이, 이러한 박막의 질의 열화 현상(예를 들어 슬립 라인들의 발생에 기인한)은 안정화 어닐링이 다른 열처리(예를 들어, 미국 2005/0042840특허에서 제안된 것처럼 급속 열적 어닐링)와 결합될 때 확대되는 것으로 알려질 것이다. 그러한 결합은, 실제로, 박막의 질을 열화하기 위해 최종적으로 결합하는 일련의 열 발생 제한(heat origin constraints)들을 만든다.
따라서, 몇 시간동안 적어도 1000℃의 온도의 퍼니스 내에 수행되는 분리 이후의 안정화 어닐링에 대한 대안적인 기술에 대한 요구가 존재하고, 더욱 상세하게는 상기 박막이 전이되는 지지 기판 및 상기 박막 사이의 결합 계면이 앞에서 언급한 단점들을 제공하지 않으면서 안정화되는 기술에 대한 요구가 존재한다.
본 발명의 목적은 이러한 요구에 대응하고자 함이며, 이러한 목적을 위해 본 발명은 기판 상의 반도체 물질로 구성된 박막을 포함하는 구조를 제조하는 방법을 제공하는 것이다.
본 발명의 목적은 이러한 요구에 대응하고자 함이며, 이러한 목적을 위해 본 발명은 기판 상의 반도체 물질로 구성된 박막을 포함하는 구조를 제조하는 방법을 제공하며, 도너 기판의 두께에서 취화 영역을 형성하는 단계; 상기 도너 기판을 지 지 기판과 결합하는 단계; 상기 도너 기판의 일부를 상기 지지 기판으로 전이(transfer)시키고 상기 지지 기판 상에 상기 박막을 형성하기 위하여, 상기 취화 영역의 수준에서 상기 도너 기판을 분리하는 단계; 상기 박막과 상기 지지 기판 사이의 결합 계면을 안정화하기 위하여 분리 후에 얻어진 구조를 열처리하는 단계;를 포함한다.
어떠한 바람직한, 하지만 제한하지 않는, 본 방법의 측면들은 다음과 같다.
- 분리 후에, 이러한 방법은 박막의 씨닝(thinning) 단계를 더 포함한다;
- 재1 급속 열적 어닐링 공정(들) 후에 상기 씨닝 단계가 수행된다;
- 상기 씨닝 단계는 1000℃ 이하의 온도에서 수행되는 열처리 공정을 포함한다;
- 상기 씨닝 단계의 열 공정은 분리 후에 얻어지는 구조를 800℃ 와 1000℃ 사이의 온도에서 바람직하게는 950℃에서 산화하는 공정이다;
- 분리 후에 얻어지는 구조를 산화하는 공정 후에, 상기 산화 공정 동안 형성되는 산화막을 제거하기 위해 탈산화(desoxidation) 공정이 수행된다;
- 결합 계면을 안정화하기 위한 열처리 단계는 적어도 두 개의 급속 열적 어닐링 공정들을 이행함으로서 수행되고, 상기 씨닝 단계는 상기 두 개의 급속 열적 어닐링 공정들 사이에 수행된다;
- 급속 열적 어닐링은 분리 후에 얻어지는 구조를 실질적으로 1200 내지 1250℃ 사이의 온도에서 실질적으로 5 내지 60 초 사이의 지속 시간 동안 받게 함으로써 수행된다.
-더욱이, 상기 방법은 분리 이전에 수행되는 결합 에너지 강화 단계를 포함하고 적어도 하나의 급속 열적 어닐링 공정을 이행함으로써 결합 계면을 안정화하는 열처리 단계를 수행한다.
- 상기 결합 에너지 강화 단계는 결합 이전에 이행되며, 결합되는 일면 및/또는 타면을 플라즈마 처리하는 단계로 구성된다.
- 플라즈마에 노출되는 지속 시간은 5초 내지 60초 사이이며, 바람직하게는 약 30초이다.
- 플라즈마는 150 and 2800 mW/cm2 사이, 바람직하게는 약 750 mW/cm2의 단위 면적당 고주파 전력을 적용하여 초기화하고 유지한다.
- 급속 어닐링 공정은 실질적으로 1200℃와 동일한 온도에서 5 내지 60초 사이, 바람직하게는 약 30초의 지속시간동안 분리 후에 얻어진 구조를 두게 함으로써 수행된다.
첨부된 도면들을 참조하여, 제한하지 않는 예들로써 주어진, 본 발명의 바람직한 실시예들의 다음의 상세한 설명을 참고하면 본 발명의 다른 측면들, 목적들 및 이점들이 보다 더 명확해진다. 상기 도면들에서는, 앞에서 설명된 도 1a 및 1b 이외에, 도 2a는 대표적인 안정화 어닐링을 이행함으로써 안정화되는 결합 계면을 도해하고, 도 2a-2c의 각각은 본 발명에 따른 방법의 가능한 실시예를 이행함으로써 안정화되는 결합 계면을 도해한다.
앞에서 이미 설명한 것처럼, 본 발명은 지지 기판 상에 반도체 물질로 구성 된 박막을 포함하는 구조의 제조에 관한 것이고, 상기 박막은 취화 영역이 이미 형성된 도너 기판의 두께에서 도너 기판의 수준에서 분리에 의해 얻어진다.
취화 영역은, 원자종들의 주입에 의하거나 또는 다공성 막의 형성에 의하거나 또는 도너 기판에 기계적인 결합들을 국부적으로 취약하게 할 수 있는 다른 어떠한 방법에 의해서, 전이될 박막의 두께에 근사하거나 더 큰 깊이에서 도너 기판의 두께에 형성될 수 있다.
그 다음에, 결합은 도너 기판을 지지 기판과 가깝게 접촉하여 분자 결합에 의해서 얻어진다.
다음에, 상기 도너 기판의 일부를 상기 지지 기판으로 전이하고 상기 지지 기판 상에 박막을 형성하기 위하여 대표적으로 열 및/또는 기계적 주입에 의해 도너 기판이 상기 취화 영역의 수준에서 분리된다.
더욱이, 본 발명에 따른 방법은 상기 박막과 상기 지지 기판 사이의 결합 계면을 안정화하기 위하여 분리 후에 얻어진 구조에 대해 열처리하는 단계를 포함한다.
더욱 상세하게는, 본 발명은 안정화 어닐링 즉, 몇 시간동안 적어도 1000℃의 온도에서의 퍼니스 어닐링에 의존하지 않고 결합 계면을 안정화시키는 기술을 지향한다.
이러한 목적을 위하여, 본 발명은 분리 후에 하나 또는 그 이상의 RTA("급속 열적 어닐링") 형태의 공정들을 이행함으로써 결합 계면 안정화를 위한 열처리 단계를 수행하는 것을 제공한다.
출원인은 특히 놀라운 방법으로 지금까지 필요하다고 고려되어 온 것(통상적으로 30분에 걸친 지속 시간동안 1000℃보다 높은 온도에서의 어닐링) 보다 확실히 더 짧은 지속 시간동안 열적 안정화 처리를 수행함으로써 결합 계면을 안정화하는 것이 가능하다는 것을 발견하였다.
본 발명의 의미에서 안정화된 계면은 한계 밀도, 대표적으로 SEM 현미경에 의해 관찰되는 필드(3 μm 폭의)당 1개의 결함,보다 작은 밀도를 가지는 Wright 식각에 뒤따르는 미시적인 결함들을 제공하는 계면을 언급하는 것으로 이해된다고 여기에서 상기된다.
본 발명의 범위에서, 급속 어닐링은 RTA를 수행하기 위해 대표적으로 사용되는 퍼니스들 중의 하나에서 수행될 수 있다. 급속 어닐링은 에피택시 프레임에서 수행될 수도 있다.
급속 어닐링은 조절된 분위기에서 수행된다. 상기 분위기는 수소 및 아르곤의 혼합물을 포함하는 분위기, 순수한 아르곤의 분위기, 순수한 수소의 분위기, 또는 염산을 포함하는 분위기일 수도 있다.
일반적으로, RTA 공정은 최소 버짓(budget)보다 큰 열적 버짓(지속 시간/온도 쌍)을 제공하기 위한 방법으로 수행된다. 또한RTA 온도는 통상적으로 약 몇 초에서 몇 분까지에 걸쳐 1000℃ 이상으로 유지되어야 한다.
안정화 단계는 분리 후에 수행되는 상기 박막의 씨닝 단계와 협력하여 수행되는 것이 바람직하다.
특히 이러한 씨닝 단계는 지지 기판으로 전이되는 상기 박막의 두께를 최종 구조에 바람직한 두께까지 이르게 하기 위해 감소되게 한다.
추가하여, 소위 씨닝 기능 이외에, 특히 후속의 RTA 공정 동안 상기 씨닝 단계는 또한 상기 박막의 표면이 평탄화 측면에서 준비될 수 있도록 할 수 있다.
상기 씨닝 단계는 바람직하게는 안정화 열처리 단계 이후에 이행되지만 여기에 한정되지는 않는다.
상기 씨닝 단계는 상기 박막의 산화 열처리를 수행하고(그래서 상기 박막 상에 산화막이 형성된다) 다음에 탈산화(desoxidation) 공정(산화하는 동안 형성된 산화막을 예를 들어, 상기 구조를 몇 분 동안 10% 또는 20% 불화수소산 용액에 담금으로써 제거하기 위해)을 수행함으로써 이행되는 것이 바람직하다.
산화는 상기 구조를 예를 들어 기체 산소 하에서 가열함으로써 얻어진다. 어떠한 경우에도, 열산화는 1000℃ 이하의 온도에서 구현되며, 예를 들어, 800℃와 1000℃ 사이의 온도에서, 바람직하게는950℃의 온도에서 구현된다.
1000℃ 이하의 온도에서 씨닝 단계를 수행하는 단계는 슬립 라인들의 발생을 억제할 수 있다는 것이 유의될 수 있다.
상기 씨닝 단계는 산화/탈산화 실시예에 한정되는 것은 아니다; 그것은 다른 방법들로, 예를 들어, 1000℃ 이하의 온도에서 식각 분위기(예를 들어, HCl)에서 어닐링을 이행함으로써, 상기 박막을 건식 식각함으로써 수행될 수도 있다.
본 발명에 따른 방법의 바람직한 제1 실시예에 따르면, 장시간의 안정화 어닐링은 적어도 두 RTA(급속 열적 어닐링) 공정들의 이행으로 대체된다.
더욱 상세하게는, 여기에서 두 RTA 공정들은 안정화 어닐링이 통상적으로 수 행되는 온도보다 높은 온도에서 이행된다.
분리 후에 얻어진 구조를 1100℃ 의 온도까지 2시간도안 노출시킴으로써 통상적인SiO2/Si 결합 계면을 안정화하는 예를 든다면, 두 RTA 공정들은 본 발명의 범위 내인 각각의 공정이 1200℃의 온도에서 30초동안 수행된다.
그러나, 본 발명은 RTA 공정들 각각에 대해 이러한 열적 버짓(30초/1200℃)에 한정되지 않고, 1200℃보다 높은, 일반적으로 약 1250℃까지의 온도에서 및/또는 5초 이상의, 일반적으로 60초까지의 지속 시간의 RTA 공정들의 수행에 영향을 미친다는 것에 유의해야 한다.
이러한 제1 실시예의 바람직한 변형의 범위에서, 상기 박막의 씨닝 단계는 각각의 RTA 공정 사이에 수행된다. 여기에서 씨닝 단계는 1000℃이하의 온도에서 열산화를 이행하고 그 후에 탈산화를 이행하여 수행된다.
본 발명에 따른 방법의 바람직한 제2 실시예에 따르면, 안정화 어닐링 단계는 분리 전에 수행되는 결합 에너지 강화 단계; 및 분리 후에 적어도 하나의 급속 열적 어닐링 공정을 이행함으로써 수행되는 결합 계면에 대한 안정화 단계; 와 함께 이행됨으로써 대체될 수 있다.
바람직하게는, 상기 결합 에너지 강화 단계는 결합 단계 이전에 이행되고, 결합되는 일면 및/또는 타면의 플라즈마 처리로 구성된다.
따라서, 이러한 변형의 범위에서는, 도너 기판(박막과 지지 기판 사이에 삽입되는 절연막으로서 사용되는 산화막을 형성하기 위한 방법으로 산화되거나 또는 산화되지 않는) 및/또는 지지 기판(동일한 이유들로 산화되거나 산화되지 않는)이 결합되는 면들이 아주 가깝게 접촉하기 전에 플라즈마에 노출된다.
플라즈마에 노출되는 지속 시간은 5초와 60초 사이이다; 전형적으로는 약 30초이다.
건식 식각을 수행하기 위해 마이크로 전자공학에서 통상적으로 사용되는 장비가 이러한 플라즈마 처리 단계를 수행하기 위하여 사용될 수 있다. 특히, 이러한 장비는 RIE(Reactive Ion Etching) 타입 식각이 수행될 수 있는 장비이다.
플라즈마 처리는 진공 챔버에서 수행될 수 있거나, 대기압에서도 수행될 수 있다.
순수한 기체(대표적으로 O2, 및 가능하면N2, He 또는 Ar), 또는 기체 혼합물이 10에서 200mTorr 사이(대표적으로 50mTorr)의 압력을 형성하도록 50 에서 500sccm 크기의 유량속도를 가지고 챔버 내로 도입된다.
플라즈마는 150-2800 mW/cm2의 범위에서, 대표적으로750 mW/cm2의 크기로, (300mm-직경 웨이퍼의 형태인 기판에서는100-2000W의 범위, 대표적으로500W의 크기로) 단위 표면 당 고주파 전력을 적용함으로써 초기화되고 그리고 유지될 수 있다.
플라즈마 처리는 결합 계면을 온도에서 더욱 쉽게 안정화되도록 한다. 따라서, 결합되는 일면 및/또는 타면을 플라즈마 처리하는 것은 결합하는 단계 이전에 앞에서 설명한 조건들에 따라 이행되는데, 결합 계면 안정화 열처리 단계는 5초와 60초 사이에서, 대표적으로는 약 30초 동안의 지속 시간 동안 1200℃의 RTA 타입 (급속 열적 어닐링)을 수행하는 단계로 구성될 수 있다.
이러한 제2 실시예의 바람직한 변형의 범위에서, 박막의 씨닝 단계는 RTA 공정 이후에 수행될 수 있다. 여기에서 씨닝 단계는 1000℃ 이하의 온도에서 열산화를 이행하고 탈산화하는 단계에 의해 구현된다.
제2 실시예의 일반적인 설명으로 다시 돌아가서, 분리 이전에 결합 에너지 강화 단계를 수행하는 것은 분리 후에 수행되는 급속 열적 어닐링 단계를 통하여 결합 계면을 쉽게 안정화할 수 있는 능력에 영향을 미친다.
따라서, 제1 실시예의 범위에서의 RTA 어닐링보다 더 낮은 열적 버짓을 가지는 RTA 어닐링을 수행하는 것이 가능하다. 제2 실시예의 RTA 어닐링은 따라서 제1 실시예의 RTA 어닐링보다 더 빠르거나(앞에서 제공된 예의 경우에) 더 낮은 온도에서 수행될 수 있다.
부가적으로 제1 실시예의 범위에서 필요한 급속 열적 어닐링 공정의 횟수보다 작은 급속 열적 어닐링의 횟수를 수행함으로써 결합 계면을 고도로 안정화하는 것이 이러한 제2 실시예의 범위에서 가능하다.
이러한 이유에서, 도 2a-2c는 결합 계면의 안정화를 도해하고 각각 다음을 나타낸다.
도 2a : 1100℃에서 두 시간동안 통상적인 안정화 어닐링을 수행함으로써 고도로 안정화된 산화물/실리콘 계면. (도 1a와 유사)
도 2b: 제1 실시예의 바람직한 변형과 일치하는, 1200℃의 온도에서 30초동안의 두 개의, 그 사이에는 1000℃ 이하의 온도에서 열산화에 의해 수행되는 씨닝 단계가 삽입되는, RTA 공정들을 수행함으로써 약하게 안정화되는 산화물/실리콘 계면.
도 2c : 제1 실시예의 바람직한 변형과 일치하는, 분리 이전의 결합 에너지 강화 및 분리 이후의 RTA 순서(1200℃/30초)와 1000℃ 이하의 온도에서 열적 산화의 씨닝 단계 를 수행함으로써 고도로 안정화되는 산화물/실리콘 계면.
도 2b에서는 결합 계면의 안정화(Wright 식각에 의해 노출되는)가 완전하지 않는 것이 관찰된다: 결함들의 낮은 밀도가 실제로 검출되고, 이러한 결함의 낮은 존재는 구현된 안정화가 본 발명의 적용 분야들에서 만족하므로 불리하지 않다.
끝으로, 분리 이후에 수행되는 공정들은(선택적인 RTA/씨닝 단계/RTA 및 플라즈마 + RTA/씨닝 연속 공정들과 같은) 1000℃ 이하의 온도에서 여전히 수행되는 추가적인 단계들(예를 들어, 추가적인 씨닝 단계들, 대표적으로 산화/탈산화의 형태로)에 의해 완성될 수도 있다는 것이 설명된다.
따라서, 방법은 결합 계면을 안정화하기 위한 하나 또는 그 이상의 급속 열적 어닐링 공정들을 제외하고는 1000℃ 또는 바람직하게 950℃보다 높은 온도를 사용한 단계를 포함하지 않는다. 즉, 전체 공정과 결합 계면을 안정화하기 위한 하나 또는 그 이상의 급속 열적 어닐링 사이의 차이에 해당하는 일련의 공정에 대한 온도는 1000℃ 또는 바람직하게 950℃ 보다 낮게 유지된다. 따라서, 1000℃ 보다 높은 온도에서 RTA 단계들에 부가되는 열산화들 및 처리들은 완전히 억제된다. 특히, 취화 영역의 수준에서 도너 기판을 분리한 후에 온도는 1000℃ 또는 바람직하게 950℃ 보다 낮게 유지된다.
본 발명에 의한 기판 상의 반도체 물질로 구성된 박막을 포함하는 구조를 제조하는 방법에 의하면 박막이 전이되는 지지 기판 및 상기 박막 사이의 결합 계면이 안정화될 수 있는 열처리 방법을 제공할 수 있다.

Claims (15)

  1. 도너 기판의 두께에서 취화 영역을 형성하는 단계;
    상기 도너 기판을 지지 기판과 결합하는 단계;
    상기 도너 기판의 일부를 상기 지지 기판으로 전이시키고 상기 지지 기판 상에 박막을 형성하기 위하여, 상기 취화 영역의 수준에서 상기 도너 기판을 분리하는 단계;
    상기 박막과 상기 지지 기판 사이의 결합 계면을 안정화하기 위하여 상기 지지 기판 상의 상기 박막을 포함하는 구조를 열처리하는 단계;를 포함하고, 상기 결합 계면을 안정화하는 상기 열처리 단계는 하나 또는 그 이상의 급속 열적 어닐링 공정들을 이행함으로써 수행되는 것을 특징으로 하는 기판 상의 반도체 물질로 구성된 상기 상기 박막을 포함하는 구조를 제조하는 방법.
  2. 제1항에 있어서, 분리 이후에 상기 박막을 씨닝하는 단계를 더 포함하는 것을 특징으로 하는 기판 상의 반도체 물질로 구성된 상기 박막을 포함하는 구조를 제조하는 방법.
  3. 제2항에 있어서, 상기 씨닝하는 단계는 제1 의 상기 급속 열적 어닐링 공정(들) 이후에 이행되는 것을 특징으로 하는 기판 상의 반도체 물질로 구성된 상기 박막을 포함하는 구조를 제조하는 방법.
  4. 제2항 또는 제3항 중 어느 하나의 항에 있어서, 상기 씨닝하는 단계는1000℃이하의 온도에서 수행되는 열처리 공정을 포함하는 것을 특징으로 하는 기판 상의 반도체 물질로 구성된 상기 박막을 포함하는 구조를 제조하는 방법.
  5. 제4항에 있어서, 상기 씨닝하는 단계에 대한 상기 열적 공정은 분리 이후에 얻어지는 상기 구조를 800℃ 와 1000℃ 사이에서, 바람직하게는 950℃의 온도에서 수행되는 산화하는 공정인 것을 특징으로 하는 기판 상의 반도체 물질로 구성된 상기 박막을 포함하는 구조를 제조하는 방법.
  6. 제5항에 있어서, 분리 이후에 얻어지는 상기 구조를 산화한 후에, 상기 산화 공정 동안 형성된 산화막을 제거하는 탈산화를 수행하는 것을 특징으로 하는 기판 상의 반도체 물질로 구성된 상기 박막을 포함하는 구조를 제조하는 방법.
  7. 제2 항 내지 제6항 중 어느 하나의 항에 있어서, 상기 결합 계면을 안정화하는 상기 열처리 단계는 적어도 두 개의 급속 열적 어닐링 공정들을 이행함으로써 수행되고, 상기 씨닝하는 단계는 상기 두 개의 급속 열적 어닐링 공정들 사이에 수행되는 것을 특징으로 하는 기판 상의 반도체 물질로 구성된 상기 박막을 포함하는 구조를 제조하는 방법.
  8. 제7항에 있어서, 상기 급속 어닐링 공정은 분리 이후에 얻어지는 상기 구조를 실질적으로 1200℃ 와 1250℃ 사이의 온도에서 실질적으로 5초와 60초 사이의 지속 시간 동안 두어 이행되는 것을 특징으로 하는 기판 상의 반도체 물질로 구성된 상기 박막을 포함하는 구조를 제조하는 방법.
  9. 제2항 내지 제6항 중 어느 하나의 항에 있어서, 상기 방법은 분리 이전에 수행되는 결합 에너지 강화 단계를 더 포함하고, 상기 결합 계면을 안정화하는 상기 열처리 단계는 적어도 하나의 급속 열적 어닐링 공정을 이행함으로써 수행되는 것을 특징으로 하는 기판 상의 반도체 물질로 구성된 상기 박막을 포함하는 구조를 제조하는 방법.
  10. 제9항에 있어서, 상기 결합 에너지 강화 단계는 결합 단계 이전에 이행되고 결합되는 일면 및/또는 타면을 플라즈마 처리하는 것으로 구성되는 것을 특징으로 하는 기판 상의 반도체 물질로 구성된 상기 박막을 포함하는 구조를 제조하는 방법.
  11. 제10항에 있어서, 상기 플라즈마에 노출되는 지속 시간은 5초와 60초 사이이며, 바람직하게는 약 30초인 것을 특징으로 하는 기판 상의 반도체 물질로 구성된 상기 박막을 포함하는 구조를 제조하는 방법.
  12. 제10항 또는 제11항 중 어느 하나의 항에 있어서, 상기 플라즈마는 150 mW/cm2 과 2800 mW/cm2 사이, 바람직하게는 약 750 mW/cm2의 단위 면적당 고주파 전력을 적용하여 초기화하고 유지하는 것을 특징으로 하는 기판 상의 반도체 물질로 구성된 상기 박막을 포함하는 구조를 제조하는 방법.
  13. 제9항 내지 제12항 중 어느 하나의 항에 있어서, 상기 급속 어닐링 공정은 분리 후에 얻어진 구조를 실질적으로 1200℃와 동일한 온도에서 5 내지 60초 사이, 바람직하게는 약 30초의 지속시간동안 두게 함으로써 수행되는 것을 특징으로 하는 기판 상의 반도체 물질로 구성된 상기 박막을 포함하는 구조를 제조하는 방법.
  14. 제1항 내지 제13항 중 어느 하나의 항에 있어서, 상기 온도는 상기 결합 계면을 안정화하는 하나 또는 그 이상의 급속 열적 어닐링 공정들 후에 1000℃ 또는 바람직하게는 950℃ 보다 낮게 유지되는 것을 특징으로 하는 기판 상의 반도체 물질로 구성된 상기 박막을 포함하는 구조를 제조하는 방법.
  15. 제14항에 있어서, 전체 공정과 결합 계면을 안정화하기 위한 하나 또는 그 이상의 급속 열적 어닐링 사이의 차이에 해당하는 공정 단계들에 대한 상기 온도는 1000℃ 또는 바람직하게는 950℃ 보다 낮게 유지되는 것을 특징으로 하는 기판 상의 반도체 물질로 구성된 상기 박막을 포함하는 구조를 제조하는 방법.
KR1020070057483A 2006-07-13 2007-06-12 결합 계면 안정화를 위한 열처리 KR100890792B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0606440A FR2903809B1 (fr) 2006-07-13 2006-07-13 Traitement thermique de stabilisation d'interface e collage.
FRFR0606440 2006-07-13

Publications (2)

Publication Number Publication Date
KR20080007094A true KR20080007094A (ko) 2008-01-17
KR100890792B1 KR100890792B1 (ko) 2009-03-31

Family

ID=37745927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070057483A KR100890792B1 (ko) 2006-07-13 2007-06-12 결합 계면 안정화를 위한 열처리

Country Status (8)

Country Link
US (3) US8216916B2 (ko)
EP (2) EP1879225A1 (ko)
JP (1) JP2008021992A (ko)
KR (1) KR100890792B1 (ko)
CN (1) CN101106073B (ko)
FR (1) FR2903809B1 (ko)
SG (1) SG139621A1 (ko)
TW (1) TWI344206B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
FR2903809B1 (fr) * 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
US8119538B1 (en) * 2007-08-09 2012-02-21 Cypress Semiconductor Corporation Oxide formation in a plasma process
US9406574B1 (en) 2007-08-09 2016-08-02 Cypress Semiconductor Corporation Oxide formation in a plasma process
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
FR2938118B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
FR2938119B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2989516B1 (fr) * 2012-04-11 2014-04-18 Soitec Silicon On Insulator Procede de fabrication d'une structure soi mettant en oeuvre deux rta
CN111312852B (zh) * 2019-11-26 2020-10-20 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、日盲光电探测器及制备方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3332137A (en) 1964-09-28 1967-07-25 Rca Corp Method of isolating chips of a wafer of semiconductor material
US3355636A (en) 1965-06-29 1967-11-28 Rca Corp High power, high frequency transistor
US3997381A (en) 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
FR2542500B1 (fr) 1983-03-11 1986-08-29 Thomson Csf Procede de fabrication d'un dispositif semiconducteur du type comprenant au moins une couche de silicium deposee sur un substrat isolant
US4649627A (en) 1984-06-28 1987-03-17 International Business Machines Corporation Method of fabricating silicon-on-insulator transistors with a shared element
US4794217A (en) 1985-04-01 1988-12-27 Qing Hua University Induction system for rapid heat treatment of semiconductor wafers
US4601779A (en) 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US4704785A (en) 1986-08-01 1987-11-10 Texas Instruments Incorporated Process for making a buried conductor by fusing two wafers
US4771016A (en) 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
JPH0729911A (ja) 1993-07-07 1995-01-31 Toshiba Corp 半導体基板とその製造方法
JPH09260618A (ja) 1996-03-19 1997-10-03 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ基板の製造方法
JP3325793B2 (ja) 1996-03-22 2002-09-17 三洋電機株式会社 非晶質半導体及びその製造方法並びに光起電力装置
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6236454B1 (en) * 1997-12-15 2001-05-22 Applied Materials, Inc. Multiple beam scanner for an inspection system
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
EP1114454A2 (en) * 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3951487B2 (ja) 1998-12-25 2007-08-01 信越半導体株式会社 Ｓｏｉ基板及びその製造方法
JP3911901B2 (ja) 1999-04-09 2007-05-09 信越半導体株式会社 Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
KR100730806B1 (ko) 1999-10-14 2007-06-20 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
FR2827078B1 (fr) 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US7084046B2 (en) * 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer
JP4307825B2 (ja) 2002-08-28 2009-08-05 リンテック株式会社 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法
US20040060899A1 (en) * 2002-10-01 2004-04-01 Applied Materials, Inc. Apparatuses and methods for treating a silicon film
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2005005674A (ja) * 2003-05-21 2005-01-06 Canon Inc 基板製造方法及び基板処理装置
FR2855908B1 (fr) 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
WO2005022610A1 (ja) 2003-09-01 2005-03-10 Sumco Corporation 貼り合わせウェーハの製造方法
US7446016B2 (en) * 2003-09-08 2008-11-04 Sumco Corporation Method for producing bonded wafer
US7713838B2 (en) * 2003-09-08 2010-05-11 Sumco Corporation SOI wafer and its manufacturing method
EP1542275A1 (en) * 2003-12-10 2005-06-15 S.O.I.TEC. Silicon on Insulator Technologies S.A. A method for improving the quality of a heterostructure
JP4730581B2 (ja) 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2006013179A (ja) 2004-06-28 2006-01-12 Sumco Corp Ｓｏｉウェーハの製造方法
JP2008526010A (ja) 2004-12-28 2008-07-17 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
FR2903809B1 (fr) * 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.

Also Published As

Publication number Publication date
US20110233720A1 (en) 2011-09-29
US8216916B2 (en) 2012-07-10
TWI344206B (en) 2011-06-21
EP2256798A1 (fr) 2010-12-01
SG139621A1 (en) 2008-02-29
FR2903809A1 (fr) 2008-01-18
KR100890792B1 (ko) 2009-03-31
US8461018B2 (en) 2013-06-11
TW200805625A (en) 2008-01-16
FR2903809B1 (fr) 2008-10-17
JP2008021992A (ja) 2008-01-31
EP1879225A1 (fr) 2008-01-16
US7863158B2 (en) 2011-01-04
US20080014718A1 (en) 2008-01-17
CN101106073A (zh) 2008-01-16
US20080014713A1 (en) 2008-01-17
CN101106073B (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
US7449395B2 (en) Method of fabricating a composite substrate with improved electrical properties
JP4479010B2 (ja) 半導体基板の熱処理方法
KR101057140B1 (ko) 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들
KR101035699B1 (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
JP5064692B2 (ja) Ｓｏｉ基板の製造方法
US8623740B2 (en) Method of detaching semi-conductor layers at low temperature
JPH11307747A (ja) Ｓｏｉ基板およびその製造方法
JP2008124207A (ja) 半導体基板の製造方法
JP2002184960A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
KR101380514B1 (ko) 반도체 기판의 제조 방법
KR20100027947A (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
KR20090042139A (ko) 반도체 기판의 제조 방법
JP2010098167A (ja) 貼り合わせウェーハの製造方法
JP2008177531A (ja) ダブルプラズマｕｔｂｏｘ
JP5019852B2 (ja) 歪シリコン基板の製造方法
JP2020504439A (ja) セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス
JPH10335617A (ja) 半導体基板の製造方法
KR20090107919A (ko) 접합 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150309

Year of fee payment: 7